Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]" ]

[ "(", "sign_extend", ":", "V16HI", "(", "vec_select", ":", "V16QI", "(", "match_operand", ":", "V32QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "(", "mult", ":", "V16HI", "(", "zero_extend", ":", "V16HI", "(", "vec_select", ":", "V16QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "V16HI", "(", "vec_select", ":", "V16QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

[ "let", "immOpNum", "=", "<NUM_LIT>", ";" ]

[ "class", "SpuInst_MovI", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "Operand", "Isrc", ",", "string", "asmstr", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I3", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "return", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";" ]

[ "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "CPI", "<STR_LIT>", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "MO", ".", "getIndex", "(", ")", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_sf2w_chop", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "_", "_", "v16hi", ")", "_", "mm256_avx512_setzero_si256", "(", ")", ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_broadcastw_epi16", "(", "_", "_", "mmask16", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pbroadcastw256_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(" ]

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "fpzz32", ":", "Operand", "<", "f32", ">", ",", "ComplexPattern", "<", "f32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "fpimm", "]", ">", "{", "let", "ParserMatchClass", "=", "fpzero_izero_asmoperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "(", "AU", ")", ";" ]

[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage" ]

[ ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteCvtPD2ILd", "]", ">", ";" ]

[ "def", "CVTPD2DQrm", ":", "SDI", "<", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "f128mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "v4i32", "(", "X86cvtp2Int", "(", "memopv2f64", "addr", ":", "$", "src", ")", ")" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "SDValue", "MSP430TargetLowering", "::", "LowerSETCC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "and", "CC", "=", "false", ";", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "if", "(", "RHSC", "->", "isNullValue", "(", ")", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "||", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", ")", ")", ")", "{", "and", "CC", "=", "true", ";", "}", "}", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "bool", "Invert", "=", "false", ";", "bool", "Shift", "=", "false", ";", "bool", "Convert", "=", "true", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "TargetCC", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "Convert", "=", "false", ";", "break", ";" ]

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_code_attr", "insn_cmp_op", "[", "(", "eq", "<STR_LIT>", ")", "(", "gt", "<STR_LIT>", ")", "(", "gtu", "<STR_LIT>", ")", "(", "ge" ]

[ "&&", "<STR_LIT>", "Not a valid so_imm value!", "<STR_LIT>", ")", ";" ]

[ "void", "ARMInstPrinter", "::", "printSOImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")" ]

[ "<FIXS>", "[", "(", "writeport", "AL", ",", "DX", ")", "]", ">", ",", "Imp", "[", "DX", ",", "AL", "]", ",", "[", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "writeport", "AX", ",", "DX", ")", "]", ">", ",", "Imp", "[", "DX", ",", "AX", "]", ",", "[", "]", ">", ",", "OpSize", ";", "<FIXE>", "<FIXS>", "[", "(", "writeport", "EAX", ",", "DX", ")", "]", ">", ",", "Imp", "[", "DX", ",", "EAX", "]", ",", "[", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "OUT8ir", ":", "Ii8", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", "i16i8imm", ":", "$", "port", ")", ",", "<FIXE>", "<FIXS>", "[", "(", "writeport", "AL", ",", "(", "i16", "immZExt8", ":", "$", "port", ")", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "def", "OUT16ir", ":", "Ii8", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", "i16i8imm", ":", "$", "port", ")", ",", "<FIXE>", "<FIXS>", "[", "(", "writeport", "AX", ",", "(", "i16", "immZExt8", ":", "$", "port", ")", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "def", "OUT32ir", ":", "Ii8", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", "i16i8imm", ":", "$", "port", ")", ",", "<FIXE>", "<FIXS>", "[", "(", "writeport", "EAX", ",", "(", "i16", "immZExt8", ":", "$", "port", ")", ")", "]", ">", ",", "<FIXE>" ]

[ "let", "hasCtrlDep", "=", "<NUM_LIT>", "in", "{", "def", "OUT8rr", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "writeport", "(", "i8", "AL", ")", ",", "(", "i16", "DX", ")", ")", "]", ">", ",", "Imp", "[", "DX", ",", "AL", "]", ",", "[", "]", ">", ";", "<BUGE>", "def", "OUT16rr", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "writeport", "(", "i16", "AX", ")", ",", "(", "i16", "DX", ")", ")", "]", ">", ",", "Imp", "[", "DX", ",", "AX", "]", ",", "[", "]", ">", ",", "OpSize", ";", "<BUGE>", "def", "OUT32rr", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "writeport", "(", "i32", "EAX", ")", ",", "(", "i16", "DX", ")", ")", "]", ">", ",", "Imp", "[", "DX", ",", "EAX", "]", ",", "[", "]", ">", ";", "<BUGE>", "<BUGS>", "def", "OUT8ir", ":", "Ii8", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", "i8imm", ":", "$", "port", ")", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "[", "(", "writeport", "(", "i8", "AL", ")", ",", "(", "i8", "imm", ":", "$", "port", ")", ")", "]", ">", ",", "<BUGE>", "Imp", "[", "AL", "]", ",", "[", "]", ">", ";", "<BUGS>", "def", "OUT16ir", ":", "Ii8", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", "i8imm", ":", "$", "port", ")", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "[", "(", "writeport", "(", "i16", "AX", ")", ",", "(", "i8", "imm", ":", "$", "port", ")", ")", "]", ">", ",", "<BUGE>", "Imp", "[", "AX", "]", ",", "[", "]", ">", ",", "OpSize", ";", "<BUGS>", "def", "OUT32ir", ":", "Ii8", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", "i8imm", ":", "$", "port", ")", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "[", "(", "writeport", "(", "i32", "EAX", ")", ",", "(", "i8", "imm", ":", "$", "port", ")", ")", "]", ">", ",", "<BUGE>", "Imp", "[", "EAX", "]", ",", "[", "]", ">", ";", "}" ]

[ "def", "iobitposn8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{" ]

[ "def", "iobitpos8_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Log2_32", "(", "uint8_t", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";", "def", "iobitposn8_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Log2_32", "(", "uint8_t", "(", "~", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";", "def", "ioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "lowioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "ioaddr16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "iobitpos8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isPowerOf2_32", "(", "uint8_t", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ",", "iobitpos8_XFORM", ">", ";" ]

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_zextpd128_pd256", "(", "_", "_", "m128d", "_", "_", "A", ")", "{", "return", "_", "mm256_insertf128_pd", "(", "_", "mm256_setzero_pd", "(", ")", ",", "_", "_", "A", ",", "<NUM_LIT>", ")", ";" ]

[ "}" ]

[ "let", "ParserMatchClass", "=", "PostIdxImm8s4AsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ")", ";" ]

[ "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vqaddq_uv8hi", "(", "_", "_", "a", ",", "_" ]

[ "(", "TF", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ":lower16:", "<STR_LIT>", ";" ]

[ "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", "Subregs should be eliminated!", "<STR_LIT>", ")", ";", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "ARM", "::", "gsub_0", ")", ";", "}", "O", "<<", "ARMInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'", "#", "'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "lo16", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ":lower16:", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "hi16", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ":upper16:", "<STR_LIT>", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "lo16", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||" ]

[ "<NUM_LIT>", ">", ";" ]

[ "class", "DPSU_H_QBL_ENC", ":", "DPA_W_PH_FMT", "<" ]

[ "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "arm_vddupq_x_n_u8", "(", "uint32_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vddupq_m_n_uv16qi", "(", "_", "_", "arm_vuninitializedq_u8", "(", ")", ",", "_", "_" ]

[ "O", "<<", "<STR_LIT>", "]", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ">", "<STR_LIT>", ")", ";" ]

[ "O", "<<", "markup", "(", "<STR_LIT>", "<mem:", "<STR_LIT>", ")", "<<", "<STR_LIT>", "[", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", "<imm:", "<STR_LIT>", ")", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ">", "<STR_LIT>", ")", ";", "}" ]

[ "unsigned", "N", ")", "const", "{" ]

[ "void", "addMemSrc3Operands", "(", "MCInst", "&", "Inst", "," ]

[ ",", "Msg", ")", ";" ]

[ "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L" ]

[ "}" ]

[ "def", "WHr", ":", "BaseUnscaledConversion", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32", ",", "FPR16", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MemoryNoIndexOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ")", ";" ]

[ "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'", "f", "'", ":", "if", "(", "Subtarget", ".", "hasMSA", "(", ")", "&&", "type", "->", "isVectorTy", "(", ")", "&&", "type", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", "==", "<NUM_LIT>", ")", "weight", "=", "CW_Register", ";", "else", "if", "(", "type", "->", "isFloatTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'", "c", "'", ":", "case", "'", "l", "'", ":", "case", "'", "x", "'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "break", ";", "case", "'", "I", "'", ":", "case", "'", "J", "'", ":", "case", "'", "K", "'", ":", "case", "'", "L", "'", ":", "case", "'", "N", "'", ":", "case", "'", "O", "'", ":", "case", "'", "P", "'", ":", "if", "(", "isa", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "R", "'", ":", "weight", "=", "CW_Memory", ";", "break", ";", "}", "return", "weight", ";", "}" ]

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "<STR_LIT>" ]

[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_EXTRACT", ")", ")" ]

[ ")", ";" ]

[ "C", ".", "CCValid", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "C", ".", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "adjustForFNeg", "(", "C", ")", ";", "}", "else", "{", "C", ".", "CCValid", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "C", ".", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "C", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "C", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "(", "DAG", ".", "SignBitIsZero", "(", "C", ".", "Op0", ")", "&&", "DAG", ".", "SignBitIsZero", "(", "C", ".", "Op1", ")", ")", ")", "C", ".", "ICmpType", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "C", ".", "CCMask", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "C", ".", "ICmpType", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "C", ".", "ICmpType", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "C", ".", "CCMask", "&=", "~", "<STR_LIT>", "::", "<STR_LIT>", ";", "adjustZeroCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";", "adjustSubwordCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";", "adjustForSubtraction", "(", "DAG", ",", "DL", ",", "C", ")", ";", "adjustForLTGFR", "(", "C", ")", ";", "adjustICmpTruncate", "(", "DAG", ",", "DL", ",", "C" ]

[ ",", "SDTARMVSH", ">", ";" ]

[ "def", "NEONvshru", ":", "SDNode", "<", "<STR_LIT>" ]

[ "(", "INTVAL", "(", "op", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")" ]

[ "{", "return", "GET_CODE", "(", "op", ")", "=", "=", "CONST_INT", "&", "&", "IN_RANGE_P" ]

[ "||", "VT", "==", "MVT", "::", "i64", ";" ]

[ "return", "VT", "==", "MVT", "::", "i32" ]

[ ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "(", "_", "_", "v4sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vfnmaddps128_maskz", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", "," ]

[ "CAHP", "<STR_LIT>", ")", ";" ]

[ "RegisterTarget", "<", "Triple", "::", "cahp", ">", "X", "(", "getTheCAHPTarget", "(", ")", ",", "<STR_LIT>", "cahp", "<STR_LIT>", ",", "<STR_LIT>", "CAHP", "<STR_LIT>", ",", "<STR_LIT>" ]

[ ";" ]

[ "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "SrcVT", "==", "MVT", "::", "i64", "||", "DstVT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "ExpandBITCAST called for non-i64 type", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "MVT", "::", "i64", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt" ]

[ "(", "pro", ")", ";" ]

[ "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock2", ")", "clock2", "=", "INSN_TICK" ]

[ ",", "IIC_VecFP", ",", "[", "]", ">", ",", "RegConstraint", "<", "<STR_LIT>", ">", ",", "NoEncode", "<", "<STR_LIT>", ">", ",", "AltVSXFMARel", ";" ]

[ "def", "XSMADDMDP", ":", "XX3Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsfrc", ":", "$", "XT", ")", ",", "(", "ins", "vsfrc", ":", "$", "XTi", ",", "vsfrc", ":", "$", "XA", ",", "vsfrc", ":", "$", "XB", ")", ",", "<STR_LIT>" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AGC DAG->DAG Pattern Instruction Selection", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "void", "sh_mark_label", "(", "rtx", "address", ",", "int", "nuses", ")", "{", "if", "(", "GOTOFF_P", "(", "address", ")", ")", "{", "address", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "address", ")", "==", "PLUS", ")", "address", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "address", "=", "XVECEXP", "(", "address", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "address", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ")", "==", "CODE_LABEL", ")", "LABEL_NUSES", "(", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ")", "+=", "nuses", ";", "}" ]

[ "If", "ADDRESS", "refers", "to", "a", "CODE_LABEL", ",", "add", "NUSES", "to", "the", "number", "of", "times", "that", "label", "is", "used", "." ]

[ "<STR_LIT>", ")", ";" ]

[ "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_Immediate", "||", "Kind", "==", "k_Memri", ")", "&&", "<STR_LIT>", "Invalid access!" ]

[ "if", "(", "BlockNumber", "==", "<NUM_LIT>", "||", "BlockNumber", "==", "<NUM_LIT>", ")", "return", "BlockNumber", ";" ]

[ "if", "(", "SectionName", ".", "startswith", "(", "<STR_LIT>", "BLOCK", "<STR_LIT>", ")", ")", "{", "int64_t", "BlockNumber", "=", "strtoi", "(", "SectionName", ".", "drop_front", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "static", "inline", "unsigned", "ptr_regno_for_savres", "(", "int", "sel", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "return", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "||", "(", "sel", "&", "SAVRES_LR", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}" ]

[ "Return", "the", "register", "number", "used", "as", "a", "pointer", "by", "out-of-line", "save/restore", "functions", "." ]

[ "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "Mips", "::", "SCE_MM", "||", "Inst", ".", "getOpcode", "(", ")", "==", "Mips", "::", "SC_MMR6", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";" ]

[ "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Base", ")", ";" ]

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm0_63Operand", ";" ]

[ "<FIXS>", "MCSymbolRefExpr", "::", "VariantKind", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "const", "MCExpr", "*", "Expr", "=", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "PPC.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/AsmPrinter.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineBasicBlock.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCExpr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCInst.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/Mangler.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "static", "MCOperand", "GetSymbolRef", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MCSymbol", "*", "Symbol", ",", "AsmPrinter", "&", "Printer", ")", "{", "MCContext", "&", "Ctx", "=", "Printer", ".", "OutContext", ";", "<BUGS>", "const", "MCExpr", "*", "Expr", ";", "<BUGE>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown target flag on symbol operand", "<STR_LIT>", ")", ";", "<BUGS>", "case", "<NUM_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "<BUGE>", "break", ";", "#", "if", "<NUM_LIT>", "<BUGS>", "case", "ARMII", "::", "MO_LO16", ":", "<BUGE>", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_ARM_LO16", ",", "Ctx", ")", ";", "break", ";", "#", "endif", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", "," ]

[ "<FIXS>", "IA64_BUILTIN_COPYSIGNQ", ",", "IA64_BUILTIN_FABSQ", ",", "IA64_BUILTIN_FLUSHRS", ",", "IA64_BUILTIN_INFQ", "<FIXE>" ]

[ "enum", "ia64_builtins", "{", "IA64_BUILTIN_BSP", ",", "<BUGS>", "IA64_BUILTIN_FLUSHRS", "<BUGE>", "}", ";", "void" ]

[ "auto", "MO", "=", "*", "MI", ".", "memoperands", "(", ")", ".", "begin", "(", ")", ";" ]

[ "MachineInstr", "&", "MI", "=", "*", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", "||", "MI", ".", "getNumMemOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";" ]

[ "return", "true", ";" ]

[ "bool", "MSP430FrameInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";" ]

[ "(", "ins", "GPR64sp", ":", "$", "Rn", ",", "opr", ":", "$", "offset", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "writeback", ":", "BaseAuthLoad", "<", "M", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64sp", ":", "$", "wback", ",", "GPR64", ":", "$", "Rt", ")", "," ]

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SWI48", "[", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PEXT", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

[ "true", ";" ]

[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "WebAssembly", "::", "I32_WRAP_I64", ")", ",", "Result", ")", ".", "addReg", "(", "Reg", ")", ";", "Reg", "=", "Result", ";", "}", "updateValueMap", "(", "Trunc", ",", "Reg", ")", ";", "return" ]

[ ",", "_", "_", "b", ")", ";" ]

[ "return", "(", "int8x8_t", ")", "_", "_", "builtin_aarch64_srshlv8qi", "(", "_", "_", "a" ]

[ "<FIXS>", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Cond", "=", "X86", "::", "COND_O", ";", "break", ";", "}", "<FIXE>" ]

[ "if", "(", "isOneConstant", "(", "RHS", ")", ")", "{", "<BUGS>", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Cond", "=", "X86", "::", "COND_O", ";", "break", ";", "}", "<BUGE>", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Cond", "=", "X86", "::", "COND_O", ";", "break", ";" ]

[ "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")" ]

[ "(", "le", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

[ "B", ".", "buildInstr", "(", "AMDGPU", "::", "S_XOR_B64_term", ")", ".", "addDef", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "NewExec", ")", ";" ]

[ "unsigned", "NumPieces", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "PieceIdx", "=", "<NUM_LIT>", ";", "PieceIdx", "!=", "NumPieces", ";", "++", "PieceIdx", ")", "{", "unsigned", "UnmergePiece", "=", "Unmerge", ".", "getReg", "(", "PieceIdx", ")", ";", "unsigned", "CurrentLaneOpReg", ";", "if", "(", "Is64", ")", "{", "unsigned", "CurrentLaneOpRegLo", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "unsigned", "CurrentLaneOpRegHi", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "MRI", ".", "setRegClass", "(", "UnmergePiece", ",", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "MRI", ".", "setRegClass", "(", "CurrentLaneOpRegLo", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "MRI", ".", "setRegClass", "(", "CurrentLaneOpRegHi", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "CurrentLaneOpRegLo", ")", ".", "addReg", "(", "UnmergePiece", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "CurrentLaneOpRegHi", ")", ".", "addReg", "(", "UnmergePiece", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ";", "CurrentLaneOpReg", "=", "B", ".", "buildMerge", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "{", "CurrentLaneOpRegLo", ",", "CurrentLaneOpRegHi", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "MRI", ".", "setRegClass", "(", "CurrentLaneOpReg", ",", "&", "AMDGPU", "::", "SReg_64_XEXECRegClass", ")", ";", "if", "(", "OpTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "ReadlanePieces", ".", "push_back", "(", "CurrentLaneOpReg", ")", ";", "}", "else", "{", "ReadlanePieces", ".", "push_back", "(", "CurrentLaneOpRegLo", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurrentLaneOpRegHi", ")", ";", "}", "}", "else", "{", "CurrentLaneOpReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MRI", ".", "setRegClass", "(", "UnmergePiece", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MRI", ".", "setRegClass", "(", "CurrentLaneOpReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "CurrentLaneOpReg", ")", ".", "addReg", "(", "UnmergePiece", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurrentLaneOpReg", ")", ";", "}", "unsigned", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64_XEXECRegClass", ")", ";", "bool", "First", "=", "CondReg", "==", "AMDGPU", "::", "NoRegister", ";", "if", "(", "First", ")", "CondReg", "=", "NewCondReg", ";", "B", ".", "buildInstr", "(", "CmpOp", ")", ".", "addDef", "(", "NewCondReg", ")", ".", "addReg", "(", "CurrentLaneOpReg", ")", ".", "addReg", "(", "UnmergePiece", ")", ";", "if", "(", "!", "First", ")", "{", "unsigned", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64_XEXECRegClass", ")", ";", "B", ".", "buildInstr", "(", "AMDGPU", "::", "S_AND_B64", ")", ".", "addDef", "(", "AndReg", ")", ".", "addReg", "(", "NewCondReg", ")", ".", "addReg", "(", "CondReg", ")", ";", "CondReg", "=", "AndReg", ";", "}", "}", "if", "(", "OpTy", ".", "isVector", "(", ")", ")", "{", "auto", "Merge", "=", "B", ".", "buildBuildVector", "(", "OpTy", ",", "ReadlanePieces", ")", ";", "Op", ".", "setReg", "(", "Merge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "auto", "Merge", "=", "B", ".", "buildMerge", "(", "OpTy", ",", "ReadlanePieces", ")", ";", "Op", ".", "setReg", "(", "Merge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "MRI", ".", "setRegBank", "(", "Op", ".", "getReg", "(", ")", ",", "getRegBank", "(", "AMDGPU", "::", "SGPRRegBankID", ")", ")", ";", "}", "}", "}", "B", ".", "setInsertPt", "(", "*", "LoopBB", ",", "LoopBB", "->", "end", "(", ")", ")", ";", "B", ".", "buildInstr", "(", "AMDGPU", "::", "S_AND_SAVEEXEC_B64", ")", ".", "addDef", "(", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "MRI", ".", "setSimpleHint", "(", "NewExec", ",", "CondReg", ")", ";" ]

[ "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

[ "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Rt", "==", "<NUM_LIT>", "||", "Rt2", "==", "<NUM_LIT>", "||", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "," ]

[ ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QHI", "<NUM_LIT>", "<STR_LIT>" ]

[ "}", "else", "{" ]

[ "MaskConstant", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "SDValue", "DWordAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "TruncValue", ",", "Shift", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "Shift", ")", ";", "SDValue", "Src", "[", "<NUM_LIT>", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "MVT", "::", "v4i32", ",", "Src", ")", ";", "SDValue", "Args", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Value", ".", "getValueType", "(", ")", ".", "bitsGE", "(", "MVT", "::", "i32", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "Truncated and indexed stores not supported yet", "<STR_LIT>", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";", "}", "}", "EVT", "ValueVT", "=", "Value", ".", "getValueType", "(", ")", ";", "if", "(", "StoreNode", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Ret", "=", "AMDGPUTargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "{", "return", "Ret", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", ">", "(", "Subtarget", "->", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "ValueVT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "ValueVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "ValueVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", "(", "NumElemVT", ")", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "<STR_LIT>", "Stack width cannot be greater than ", "<STR_LIT>", "<STR_LIT>", "vector width in load", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{", "unsigned", "Channel", ",", "PtrIncr", ";", "getStackAddress", "(", "StackWidth", ",", "i", ",", "Channel", ",", "PtrIncr", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "PtrIncr", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "ElemVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Stores", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ",", "Elem", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "Channel", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "Stores", ")", ";" ]

[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup151", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup151", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "HWWriteResGroup152", ":", "SchedWriteRes", "[", "HWPort0", ",", "HWPort5", ",", "HWPort015", ",", "HWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

[ ";" ]

[ "def", "VecListTwoDWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>" ]

[ "<FIXS>", "MipsTargetLowering", "::", "emitAtomicBinaryPartword", "(", "MachineInstr", "*", "MI", ",", "<FIXE>" ]

[ "}", "MachineBasicBlock", "*", "<BUGS>", "MipsTargetLowering", "::", "EmitAtomicBinaryPartword", "(", "MachineInstr", "*", "MI", ",", "<BUGE>", "MachineBasicBlock", "*", "BB", ",", "unsigned", "Size", ",", "unsigned", "BinOpcode", ",", "bool", "Nand", ")", "const", "{" ]

[ ">", "Rm", ";" ]

[ "class", "BaseFPCondComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "imm0_15", ":", "$", "nzcv", ",", "ccode", ":", "$", "cond", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>" ]

[ "case", "MVT", "::", "v4i32", ":", "{" ]

[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "BuildVectorSDNode", "*", "BCN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "assert", "(", "BCN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected BuildVectorSDNode in SPU LowerBUILD_VECTOR", "<STR_LIT>", ")", ";", "unsigned", "minSplatBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "minSplatBits", "<", "<NUM_LIT>", ")", "minSplatBits", "=", "<NUM_LIT>", ";", "APInt", "APSplatBits", ",", "APSplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BCN", "->", "isConstantSplat", "(", "APSplatBits", ",", "APSplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "minSplatBits", ")", "||", "minSplatBits", "<", "SplatBitSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SplatBits", "=", "APSplatBits", ".", "getZExtValue", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "CellSPU: Unhandled VT in LowerBUILD_VECTOR, VT = ", "<STR_LIT>", "+", "Twine", "(", "VT", ".", "getEVTString", "(", ")", ")", ")", ";", "case", "MVT", "::", "v4f32", ":", "{", "uint32_t", "Value32", "=", "uint32_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "LowerBUILD_VECTOR: Unexpected floating point vector element.", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "Value32", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "T", ",", "T", ",", "T", ",", "T", ")", ")", ";", "break", ";", "}", "case", "MVT", "::", "v2f64", ":", "{", "uint64_t", "f64val", "=", "uint64_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "LowerBUILD_VECTOR: 64-bit float vector size > 8 bytes.", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "f64val", ",", "MVT", "::", "i64", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "T", ",", "T", ")", ")", ";", "break", ";", "}", "case", "MVT", "::", "v16i8", ":", "{", "unsigned", "short", "Value16", "=", "SplatBits", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "Value16", ",", "MVT", "::", "i16", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v8i16", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ")", ";", "}", "case", "MVT", "::", "v8i16", ":", "{", "unsigned", "short", "Value16", "=", "SplatBits", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "Value16", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "T", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "VT", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}" ]

[ "getKind", "(", ")", ")", ";" ]

[ "if", "(", "!", "getSubExpr", "(", ")", "->", "EvaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ")", "return", "false", ";", "Res", "=", "MCValue", "::", "get", "(", "Res", ".", "getSymA", "(", ")", ",", "Res", ".", "getSymB", "(", ")", ",", "Res", ".", "getConstant", "(", ")", "," ]

[ "return", "true", ";" ]

[ "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "AddrReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "MTCTR8", ")", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "BCTR8", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IB", "->", "getNumSuccessors", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "IB", "->", "getSuccessor", "(", "i", ")", "]", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_minu", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "<STR_LIT>", ";" ]

[ "return", "<STR_LIT>", "::" ]

[ "<STR_LIT>" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SMU", ")", ")", "]" ]

[ "<STR_LIT>" ]

[ "(", "neg", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]

[ ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]

[ ")", ",", "Result", ")", ";" ]

[ "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "getPointerTy", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(" ]

[ "<FIXS>", "def", "LD", ":", "DSForm_1", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "g8rc", ":", "$", "RST", ")", ",", "(", "ins", "memrix", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "IIC_LdStLD", ",", "[", "(", "set", "i64", ":", "$", "RST", ",", "(", "load", "DSForm", ":", "$", "addr", ")", ")", "]", ">", ",", "isPPC64", ";", "<FIXE>" ]

[ "let", "PPC970_Unit", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "LD", ":", "DSForm_1", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "g8rc", ":", "$", "rD", ")", ",", "(", "ins", "memrix", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "IIC_LdStLD", ",", "[", "(", "set", "i64", ":", "$", "rD", ",", "(", "load", "DSForm", ":", "$", "src", ")", ")", "]", ">", ",", "isPPC64", ";", "<BUGE>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "shamt", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ ":", "<NUM_LIT>", ";" ]

[ "static", "unsigned", "computeReturnSaveOffset", "(", "const", "PPCSubtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "isDarwinABI", "(", ")", ")", "return", "STI", ".", "isPPC64", "(", ")", "?", "<NUM_LIT>" ]

[ "return", "<STR_LIT>", "AArch64ISD::GLD1_SXTW_SCALED", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CMGEz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CMGTz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CMLEz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CMLTz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FCMEQz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FCMGEz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FCMGTz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FCMLEz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FCMLTz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SADDV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UADDV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SMINV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UMINV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SMAXV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UMAXV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SMAXV_PRED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UMAXV_PRED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SMINV_PRED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UMINV_PRED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ORV_PRED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::EORV_PRED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ANDV_PRED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CLASTA_N", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CLASTB_N", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LASTA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LASTB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::REV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::TBL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::NOT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::BIT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CBZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CBNZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::TBZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::TBNZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::TC_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::PREFETCH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SITOF", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UITOF", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::NVCAST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SQSHL_I", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UQSHL_I", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SRSHR_I", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::URSHR_I", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SQSHLU_I", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::WrapperLarge", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD2post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD3post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD4post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST2post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST3post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST4post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD1x2post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD1x3post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD1x4post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST1x2post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST1x3post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST1x4post", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD1DUPpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD2DUPpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD3DUPpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD4DUPpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD1LANEpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD2LANEpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD3LANEpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::LD4LANEpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST2LANEpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST3LANEpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST4LANEpost", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SMULL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UMULL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FRECPE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FRECPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FRSQRTE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FRSQRTS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::STG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::STZG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::ST2G", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::STZ2G", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SUNPKHI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SUNPKLO", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UUNPKHI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UUNPKLO", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::INSR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::PTEST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::PTRUE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::GLD1", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::GLD1_SCALED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::GLD1_SXTW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::GLD1_UXTW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "bool", "mep_ipipe_ldc_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ",", "src", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "{", "src", "=", "SET_SRC", "(", "pat", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "UNSPEC", "||", "GET_CODE", "(", "src", ")", "==", "UNSPEC_VOLATILE", ")", "src", "=", "XVECEXP", "(", "src", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "src", ")", ")", "switch", "(", "REGNO", "(", "src", ")", ")", "{", "case", "PSW_REGNO", ":", "case", "LP_REGNO", ":", "case", "SAR_REGNO", ":", "case", "HI_REGNO", ":", "case", "LO_REGNO", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]

[ "Return", "true", "if", "INSN", "is", "an", "ldc", "instruction", "that", "issues", "to", "the", "MeP-h1", "integer", "pipeline", ".", "This", "is", "true", "for", "instructions", "that", "read", "from", "PSW", ",", "LP", ",", "SAR", ",", "HI", "and", "LO", "." ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "set", "(", "mem", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]

[ "class", "Enc_2f2f04", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vuu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vuu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ ")", ";" ]

[ "Value", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Value", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Mov", "=", "DAG", ".", "getNode", "(", "NewOp", ",", "dl", ",", "MovTy", ",", "DAG", ".", "getConstant", "(", "Value", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Mov", ")", ";", "}", "}", "return", "SDValue", "(" ]

[ "rtx", "rs6000_allocate_stack_temp", "(", "machine_mode", "mode", ",", "bool", "offsettable_p", ",", "bool", "reg_reg_p", ")", "{", "rtx", "stack", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "rtx", "addr", "=", "XEXP", "(", "stack", ",", "<NUM_LIT>", ")", ";", "int", "strict_p", "=", "(", "reload_in_progress", "||", "reload_completed", ")", ";", "if", "(", "!", "legitimate_indirect_address_p", "(", "addr", ",", "strict_p", ")", ")", "{", "if", "(", "offsettable_p", "&&", "!", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "addr", ",", "strict_p", ",", "true", ")", ")", "stack", "=", "replace_equiv_address", "(", "stack", ",", "copy_addr_to_reg", "(", "addr", ")", ")", ";", "else", "if", "(", "reg_reg_p", "&&", "!", "legitimate_indexed_address_p", "(", "addr", ",", "strict_p", ")", ")", "stack", "=", "replace_equiv_address", "(", "stack", ",", "copy_addr_to_reg", "(", "addr", ")", ")", ";", "}", "return", "stack", ";", "}" ]

[ "Allocate", "a", "stack", "temp", "and", "fixup", "the", "address", "so", "it", "meets", "the", "particular", "memory", "requirements", "(", "either", "offetable", "or", "REG+REG", "addressing", ")", "." ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

[ ")", ")", "return", "Unpck", ";" ]

[ "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated128Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "scaleShuffleMask", "(", "<NUM_LIT>", ",", "Repeated128Mask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i32", ",", "V1", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG" ]

[ "<STR_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=" ]

[ "const", "char", "*", "X86TargetLowering", "::", "LowerXConstraint", "(", "EVT", "ConstraintVT", ")", "const", "{", "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "<STR_LIT>", "x", "<STR_LIT>", ";", "}", "return", "TargetLowering", "::", "LowerXConstraint", "(", "ConstraintVT", ")", ";", "}" ]

[ "Try", "to", "replace", "an", "X", "constraint", ",", "which", "matches", "anything", ",", "with", "another", "that", "has", "more", "specific", "requirements", "based", "on", "the", "type", "of", "the", "corresponding", "operand", "." ]

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "T_S2op_2_di", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ">", ":", "T_S2op_2", "<", "mnemonic", ",", "<NUM_LIT>", ",", "DoubleRegs", ",", "IntRegs", ",", "MajOp", ",", "MinOp" ]

[ "}" ]

[ "return", "emitRcpIEEE1ULP", "(", "Builder", ",", "Src", ",", "IsNegative", ")", ";", "}", "}", "if", "(", "FMF", ".", "allowReciprocal", "(", ")", ")", "{", "if", "(", "HasFP32DenormalFlush", "||", "FMF", ".", "approxFunc", "(", ")", ")", "{", "Value", "*", "Recip", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "Intrinsic", "::", "amdgcn_rcp", ",", "Den", ")", ";", "return", "Builder", ".", "CreateFMul", "(", "Num", ",", "Recip", ")", ";", "}", "Value", "*", "Recip", "=", "emitRcpIEEE1ULP", "(", "Builder", ",", "Den", ",", "false", ")", ";", "return", "Builder", ".", "CreateFMul", "(", "Num", ",", "Recip", ")", ";", "}", "return", "nullptr", ";" ]

[ ")", ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

[ "int", "avr_vdump", "(", "FILE", "*", "stream", ",", "const", "char", "*", "caller", ",", ".", ".", ".", ")", "{", "va_list", "ap", ";", "if", "(", "stream", "==", "NULL", "&&", "dump_file", ")", "stream", "=", "dump_file", ";", "va_start", "(", "ap", ",", "caller", ")", ";", "if", "(", "stream", ")", "avr_log_vadump", "(", "stream", ",", "caller", ",", "ap", ")", ";", "va_end", "(", "ap", ")", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Wrapper", "for", "avr_log_vadump", ".", "If", "STREAM", "is", "NULL", "we", "are", "called", "by", "avr_dump", ",", "i.e", ".", "output", "to", "dump_file", "if", "available", ".", "The", "2nd", "argument", "is", "__FUNCTION__", ".", "The", "3rd", "argument", "is", "the", "format", "string", "." ]

[ "return", "false", ";" ]

[ "bool", "HexagonAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "hasAddressTaken", "(", ")", ")" ]

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "UNSPEC_DXEX", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "D64_D128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "for", "(", "i", "=", "UNW_REG_BSP", ";", "i", "<", "UNW_NUM_REGS", ";", "++", "i", ")", "uw_update_reg_address", "(", "context", ",", "fs", ",", "i", ")", ";" ]

[ "{", "int", "i", ";", "if", "(", "fs", "->", "when_target", "<", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_PRI_UNAT_GR", "]", ".", "when", ")", "i", "=", "UNW_REG_PRI_UNAT_MEM", ";", "else", "if", "(", "fs", "->", "when_target", "<", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_PRI_UNAT_MEM", "]", ".", "when", ")", "i", "=", "UNW_REG_PRI_UNAT_GR", ";", "else", "if", "(", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_PRI_UNAT_MEM", "]", ".", "when", ">", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_PRI_UNAT_GR", "]", ".", "when", ")", "i", "=", "UNW_REG_PRI_UNAT_MEM", ";", "else", "i", "=", "UNW_REG_PRI_UNAT_GR", ";", "uw_update_reg_address", "(", "context", ",", "fs", ",", "i", ")", ";", "}" ]

[ "case", "X86", "::", "VPCMPQZ256rrik", ":", "case", "X86", "::", "VPCMPUQZ256rrik", ":" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unreachable!", "<STR_LIT>", ")", ";", "case", "X86", "::", "BLENDPDrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "BLENDPSrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "PBLENDWrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VBLENDPDrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VBLENDPSrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VBLENDPDYrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VBLENDPSYrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VPBLENDDrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VPBLENDWrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VPBLENDDYrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VPBLENDWYrri", ":", "Mask", "=", "(", "int8_t", ")", "<NUM_LIT>", ";", "break", ";", "}", "int8_t", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "Mask", ";", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Mask", "^", "Imm", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "X86", "::", "INSERTPSrr", ":", "case", "X86", "::", "VINSERTPSrr", ":", "case", "X86", "::", "VINSERTPSZrr", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "ZMask", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "DstIdx", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "SrcIdx", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "DstIdx", "==", "SrcIdx", "&&", "(", "ZMask", "&", "(", "<NUM_LIT>", "<<", "DstIdx", ")", ")", "==", "<NUM_LIT>", "&&", "countPopulation", "(", "ZMask", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "AltIdx", "=", "findFirstSet", "(", "(", "ZMask", "|", "(", "<NUM_LIT>", "<<", "DstIdx", ")", ")", "^", "<NUM_LIT>", ")", ";", "assert", "(", "AltIdx", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Illegal insertion index", "<STR_LIT>", ")", ";", "unsigned", "AltImm", "=", "(", "AltIdx", "<<", "<NUM_LIT>", ")", "|", "(", "AltIdx", "<<", "<NUM_LIT>", ")", "|", "ZMask", ";", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "setImm", "(", "AltImm", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "return", "nullptr", ";", "}", "case", "X86", "::", "MOVSDrr", ":", "case", "X86", "::", "MOVSSrr", ":", "case", "X86", "::", "VMOVSDrr", ":", "case", "X86", "::", "VMOVSSrr", ":", "{", "assert", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "<STR_LIT>", "Commuting MOVSD/MOVSS requires SSE41!", "<STR_LIT>", ")", ";", "unsigned", "Mask", ",", "Opc", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unreachable!", "<STR_LIT>", ")", ";", "case", "X86", "::", "MOVSDrr", ":", "Opc", "=", "X86", "::", "BLENDPDrri", ";", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "MOVSSrr", ":", "Opc", "=", "X86", "::", "BLENDPSrri", ";", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VMOVSDrr", ":", "Opc", "=", "X86", "::", "VBLENDPDrri", ";", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "VMOVSSrr", ":", "Opc", "=", "X86", "::", "VBLENDPSrri", ";", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "}", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "setDesc", "(", "get", "(", "Opc", ")", ")", ";", "WorkingMI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "X86", "::", "PCLMULQDQrr", ":", "case", "X86", "::", "VPCLMULQDQrr", ":", "case", "X86", "::", "VPCLMULQDQYrr", ":", "case", "X86", "::", "VPCLMULQDQZrr", ":", "case", "X86", "::", "VPCLMULQDQZ128rr", ":", "case", "X86", "::", "VPCLMULQDQZ256rr", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Src1Hi", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "Src2Hi", "=", "Imm", "&", "<NUM_LIT>", ";", "auto", "&", "WorkingMI", "=", "cloneIfNew", "(", "MI", ")", ";", "WorkingMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "(", "Src1Hi", "<<", "<NUM_LIT>", ")", "|", "(", "Src2Hi", ">>", "<NUM_LIT>", ")", ")", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "WorkingMI", ",", "false", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "case", "X86", "::", "VPCMPBZ128rri", ":", "case", "X86", "::", "VPCMPUBZ128rri", ":", "case", "X86", "::", "VPCMPBZ256rri", ":", "case", "X86", "::", "VPCMPUBZ256rri", ":", "case", "X86", "::", "VPCMPBZrri", ":", "case", "X86", "::", "VPCMPUBZrri", ":", "case", "X86", "::", "VPCMPDZ128rri", ":", "case", "X86", "::", "VPCMPUDZ128rri", ":", "case", "X86", "::", "VPCMPDZ256rri", ":", "case", "X86", "::", "VPCMPUDZ256rri", ":", "case", "X86", "::", "VPCMPDZrri", ":", "case", "X86", "::", "VPCMPUDZrri", ":", "case", "X86", "::", "VPCMPQZ128rri", ":", "case", "X86", "::", "VPCMPUQZ128rri", ":", "case", "X86", "::", "VPCMPQZ256rri", ":", "case", "X86", "::", "VPCMPUQZ256rri", ":", "case", "X86", "::", "VPCMPQZrri", ":", "case", "X86", "::", "VPCMPUQZrri", ":", "case", "X86", "::", "VPCMPWZ128rri", ":", "case", "X86", "::", "VPCMPUWZ128rri", ":", "case", "X86", "::", "VPCMPWZ256rri", ":", "case", "X86", "::", "VPCMPUWZ256rri", ":", "case", "X86", "::", "VPCMPWZrri", ":", "case", "X86", "::", "VPCMPUWZrri", ":", "case", "X86", "::", "VPCMPBZ128rrik", ":", "case", "X86", "::", "VPCMPUBZ128rrik", ":", "case", "X86", "::", "VPCMPBZ256rrik", ":", "case", "X86", "::", "VPCMPUBZ256rrik", ":", "case", "X86", "::", "VPCMPBZrrik", ":", "case", "X86", "::", "VPCMPUBZrrik", ":", "case", "X86", "::", "VPCMPDZ128rrik", ":", "case", "X86", "::", "VPCMPUDZ128rrik", ":", "case", "X86", "::", "VPCMPDZ256rrik", ":", "case", "X86", "::", "VPCMPUDZ256rrik", ":", "case", "X86", "::", "VPCMPDZrrik", ":", "case", "X86", "::", "VPCMPUDZrrik", ":", "case", "X86", "::", "VPCMPQZ128rrik", ":", "case", "X86", "::", "VPCMPUQZ128rrik", ":" ]

[ "<FIXS>", "unsigned", "SrcReg2", ",", "int64_t", "ImmValue", ",", "<FIXE>" ]

[ "inline", "static", "bool", "isRedundantFlagInstr", "(", "MachineInstr", "*", "CmpI", ",", "unsigned", "SrcReg", ",", "<BUGS>", "unsigned", "SrcReg2", ",", "int", "ImmValue", ",", "<BUGE>", "MachineInstr", "*", "OI", ")", "{", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&" ]

[ "}" ]

[ "def", "IndirectLong", ":", "AddressingMode", "{", "let", "OperandsStr", "=", "<STR_LIT>", ";", "let", "InOperandList", "=", "(", "ins", "addr8", ":", "$", "param", ")", ";" ]