Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
GCC
iq2000
MD
stmt_completion
CPU
631,700
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,701
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_round_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_3op", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
631,702
[ ")", ";" ]
[ "unsigned", "AlignInRegs", "=", "Align", "/", "<NUM_LIT>", ";", "unsigned", "Waste", "=", "(", "ARM", "::", "R4", "-", "reg", ")", "%", "AlignInRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Waste", ";", "++", "i", ")", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "reg", "!=", "<NUM_LIT>", ")", "{", "unsigned", "excess", "=", "<NUM_LIT>", "*", "(", "ARM", "::", "R4", "-", "reg", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "<NUM_LIT>", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "reg", ";", "unsigned", "ByValRegEnd", "=", "(", "size", "<", "excess", ")", "?", "reg", "+", "size", "/", "<NUM_LIT>", ":", "ARM", "::", "R4", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
631,703
[ "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "datatype", ")", ";" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "DataTypeAsmOperand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
GCC
loongarch
MD
stmt_completion
CPU
631,704
[ "<STR_LIT>", ")" ]
[ "[", "(", "eq" ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,705
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC
rl78
CPP
stmt_completion
MPU
631,706
[ ")", "=", "<NUM_LIT>", ";" ]
[ "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[0m", "<STR_LIT>", ")", ";", "if", "(", "virt_insn_was_frame", ")", "RTX_FRAME_RELATED_P", "(", "r" ]
LLVM
Hexagon
TD
stmt_completion
DSP
631,707
[ "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst" ]
LLVM
ARM
CPP
next_suggestion
CPU
631,708
[ "}" ]
[ "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "initAsmInfo", "(", ")", ";" ]
LLVM
MBlaze
TD
stmt_completion
MPU
631,709
[ "$", "imm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i32", "immSExt16", ":", "$", "imm", ")", ",", "(", "ADDIK", "(", "i32", "R0", ")", ",", "imm", ":" ]
LLVM
Videocore
CPP
stmt_completion
DSP
631,710
[ ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]
[ "void", "VideocoreInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "int", "opc", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "opc", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,711
[ "let", "Defs", "=", "[", "PC", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
LLVM
CSKY
TD
stmt_completion
CPU
631,712
[ "<NUM_LIT>", ">", ";" ]
[ "def", "uimm8_24", ":", "uimm", "<", "<NUM_LIT>", "," ]
LLVM
AArch64
TD
next_suggestion
CPU
631,713
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM
TLCS900
CPP
next_suggestion
MPU
631,714
[ "}" ]
[ "SDValue", "TLCS900TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "TargetCC", ",", "Flag", ")", ";" ]
LLVM
R600
CPP
stmt_completion
GPU
631,715
[ "TRI", "(", "nullptr", ")", "{" ]
[ "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "," ]
GCC
ia64
MD
next_suggestion
CPU
631,716
[ "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "exclusion_set", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,717
[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC
arm
MD
next_suggestion
CPU
631,718
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
TVM
CPP
next_suggestion
Virtual ISA
631,719
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "ValueVTs", ".", "push_back", "(", "RegisterVT", ")", ";" ]
[ "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "VTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Ty", ",", "VTs", ")", ";", "for", "(", "EVT", "VT", ":", "VTs", ")", "{", "unsigned", "NumRegs", "=", "TLI", ".", "getNumRegisters", "(", "F", ".", "getContext", "(", ")", ",", "VT", ")", ";", "MVT", "RegisterVT", "=", "TLI", ".", "getRegisterType", "(", "F", ".", "getContext", "(", ")", ",", "VT", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
631,720
[ "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ", lsl #", "<STR_LIT>", "<<", "ShiftVal", ";" ]
[ "unsigned", "ShiftVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ";", "if", "(", "ExtType", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "ExtType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "(", "Dest", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Src1", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "ExtType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "(", "Dest", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Src1", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "ExtType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{" ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,721
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM
X86
TD
program_repair
CPU
631,722
[ "<FIXS>", "(", "MOVSX32rr8", "(", "EXTRACT_SUBREG", "(", "i32", "(", "COPY_TO_REGCLASS", "GR32", ":", "$", "src", ",", "GR32_ABCD", ")", ")", ",", "<FIXE>", "<FIXS>", "(", "MOVSX16rr8", "(", "EXTRACT_SUBREG", "(", "i16", "(", "COPY_TO_REGCLASS", "GR16", ":", "$", "src", ",", "GR16_ABCD", ")", ")", ",", "<FIXE>" ]
[ "def", ":", "Pat", "(", "sext_inreg", "GR32", ":", "$", "src", ",", "i16", ")", ",", "(", "MOVSX32rr16", "(", "EXTRACT_SUBREG", "GR32", ":", "$", "src", ",", "x86_subreg_16bit", ")", ")", ">", ";", "def", ":", "Pat", "(", "sext_inreg", "GR32", ":", "$", "src", ",", "i8", ")", ",", "<BUGS>", "(", "MOVSX32rr8", "(", "EXTRACT_SUBREG", "(", "COPY_TO_REGCLASS", "GR32", ":", "$", "src", ",", "GR32_ABCD", ")", ",", "<BUGE>", "x86_subreg_8bit", ")", ")", ">", ",", "Requires", "[", "In32BitMode", "]", ">", ";", "def", ":", "Pat", "(", "sext_inreg", "GR16", ":", "$", "src", ",", "i8", ")", ",", "<BUGS>", "(", "MOVSX16rr8", "(", "EXTRACT_SUBREG", "(", "COPY_TO_REGCLASS", "GR16", ":", "$", "src", ",", "GR16_ABCD", ")", ",", "<BUGE>", "x86_subreg_8bit", ")", ")", ">", ",", "Requires", "[", "In32BitMode", "]", ">", ";" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
631,723
[ ",", "COND_UGT", ">", ";" ]
[ "def", "S_CMP_GT_U32", ":", "SOPC_CMP_32", "<", "<STR_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
631,724
[ "return", "IsLegal", ";" ]
[ "return", "false", ";", "}", "Immed", "=", "std", "::", "abs", "(", "Immed", ")", ";", "bool", "IsLegal", "=", "(", "(", "Immed", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "(", "Immed", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Immed", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Is ", "<STR_LIT>", "<<", "Immed", "<<", "<STR_LIT>", " legal add imm: ", "<STR_LIT>", "<<", "(", "IsLegal", "?", "<STR_LIT>", "yes", "<STR_LIT>", ":", "<STR_LIT>", "no", "<STR_LIT>", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
631,725
[ ",", "<NUM_LIT>", ">", ";" ]
[ "class", "ADD_A_H_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC
iq2000
MD
next_suggestion
CPU
631,726
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
631,727
[ "=", "Chain", ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]" ]
GCC
arm
CPP
stmt_completion
CPU
631,728
[ ")", ";" ]
[ "machine_mode", "mode", ";", "if", "(", "crtl", "->", "return_rtx", "!=", "<NUM_LIT>", ")", "mode", "=", "GET_MODE", "(", "crtl", "->", "return_rtx", ")", ";", "else", "mode", "=", "DECL_MODE", "(", "DECL_RESULT", "(", "current_function_decl", ")", ")", ";", "return", "GET_MODE_SIZE", "(", "mode" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
631,729
[ ":", "{" ]
[ "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Op", ")", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "{", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "Op", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ",", "Shift", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Op", ",", "Tmp", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ",", "Shift", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ",", "Tmp", ")", ";", "break", ";", "}", "case", "<NUM_LIT>" ]
GCC
microblaze
MD
next_suggestion
MPU
631,730
[ "<STR_LIT>" ]
[ "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
arm
MD
next_suggestion
CPU
631,731
[ "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM64
TD
stmt_completion
CPU
631,732
[ "MSUBWrrr", ">", ";" ]
[ "def", ":", "MulAccumWAlias", "<", "<STR_LIT>", "," ]
LLVM
ARM
CPP
next_suggestion
CPU
631,733
[ "NumOpsAdded", "=", "<NUM_LIT>", ";" ]
[ "static", "bool", "DisassembleThumb2RFE", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
631,734
[ ")", ";" ]
[ "bool", "isTargetNaCl", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSNaCl", "(" ]
LLVM
XCore
CPP
stmt_completion
MPU
631,735
[ "opNum", "+", "<NUM_LIT>", ")", ";" ]
[ "void", "XCoreAsmPrinter", "::", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ")", "{", "printOperand", "(", "MI", ",", "opNum", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", "+", "<STR_LIT>", ";", "printOperand", "(", "MI", "," ]
LLVM
Hexagon
CPP
stmt_completion
DSP
631,736
[ ")", ";" ]
[ "HexagonSubtarget", "::", "HexagonSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "HexagonGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "OptLevel", "(", "TM", ".", "getOptLevel", "(", ")", ")", ",", "CPUString", "(", "std", "::", "string", "(", "Hexagon_MC", "::", "selectHexagonCPU", "(", "CPU", ")", ")", ")", ",", "TargetTriple", "(", "TT", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "RegInfo", "(", "getHwMode", "(", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "CPUString", ")", ")", "{", "Hexagon_MC", "::", "addArchSubtarget", "(", "this", ",", "FS", ")", ";", "assert", "(", "InstrItins", ".", "Itineraries", "!=", "nullptr", "&&", "<STR_LIT>", "InstrItins not initialized", "<STR_LIT>" ]
GCC
aarch64
MD
next_suggestion
CPU
631,737
[ "<STR_LIT>" ]
[ "(", "ANY_EXTEND", ":", "<", "VWIDE", ">", "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "]" ]
LLVM
AArch64
TD
next_suggestion
CPU
631,738
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "lane", "{", "<NUM_LIT>", "}", ",", "lane", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
631,739
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM
XCore
CPP
stmt_completion
MPU
631,740
[ "::", "i16", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "assert", "(", "!", "ST", "->", "isTruncatingStore", "(", ")", "&&", "<STR_LIT>", "Unexpected store type", "<STR_LIT>", ")", ";", "assert", "(", "ST", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Unexpected store EVT", "<STR_LIT>", ")", ";", "if", "(", "allowsUnalignedMemoryAccesses", "(", "ST", "->", "getMemoryVT", "(", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "ABIAlignment", "=", "getTargetData", "(", ")", "->", "getABITypeAlignment", "(", "ST", "->", "getMemoryVT", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "ST", "->", "getAlignment", "(", ")", ">=", "ABIAlignment", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Chain", "=", "ST", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "ST", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Low", "=", "Value", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "StoreLow", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "Low", ",", "BasePtr", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "i16", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "StoreHigh", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "High", ",", "HighAddr", ",", "ST", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MVT" ]
LLVM
X86
CPP
code_generation
CPU
631,741
[ "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "F", ".", "hasPersonalityFn", "(", ")", ")", "return", "false", ";", "PersonalityFn", "=", "dyn_cast", "<", "Function", ">", "(", "F", ".", "getPersonalityFn", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "PersonalityFn", ")", "return", "false", ";", "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isFuncletEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "bool", "HasPads", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "if", "(", "BB", ".", "isEHPad", "(", ")", ")", "{", "HasPads", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "HasPads", ")", "return", "false", ";", "Type", "*", "Int8PtrType", "=", "Type", "::", "getInt8PtrTy", "(", "TheModule", "->", "getContext", "(", ")", ")", ";", "SetJmp3", "=", "TheModule", "->", "getOrInsertFunction", "(", "<STR_LIT>", "_setjmp3", "<STR_LIT>", ",", "FunctionType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "TheModule", "->", "getContext", "(", ")", ")", ",", "{", "Int8PtrType", ",", "Type", "::", "getInt32Ty", "(", "TheModule", "->", "getContext", "(", ")", ")", "}", ",", "true", ")", ")", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", "no-frame-pointer-elim", "<STR_LIT>", ",", "<STR_LIT>", "true", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "WinEHFuncInfo", "FuncInfo", ";", "addStateStores", "(", "F", ",", "FuncInfo", ")", ";", "PersonalityFn", "=", "nullptr", ";", "Personality", "=", "EHPersonality", "::", "Unknown", ";", "UseStackGuard", "=", "false", ";", "RegNode", "=", "nullptr", ";", "EHGuardNode", "=", "nullptr", ";", "return", "true", ";", "}" ]
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
LLVM
AVR
CPP
program_repair
MPU
631,742
[ "<FIXS>", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "{", "return", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "assert", "(", "getStackAlign", "(", ")", "==", "Align", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported stack alignment", "<STR_LIT>", ")", ";", "if", "(", "Opcode", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Amount", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "fixStackStores", "(", "MBB", ",", "MI", ",", "TII", ")", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "unsigned", "AddOpcode", ";", "if", "(", "isUInt", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "{", "AddOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "AddOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Amount", "=", "-", "Amount", ";", "<FIXE>" ]
[ "unsigned", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "MI", ")", ";", "<BUGS>", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "getStackAlign", "(", ")", "==", "Align", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported stack alignment", "<STR_LIT>", ")", ";", "if", "(", "Opcode", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Amount", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "fixStackStores", "(", "MBB", ",", "MI", ",", "TII", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "unsigned", "addOpcode", ";", "if", "(", "isUInt", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "{", "addOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "addOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Amount", "=", "-", "Amount", ";", "}", "<BUGE>", "<BUGS>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "addOpcode", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Amount", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "<BUGE>", "<BUGS>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "<BUGE>", "}", "}", "return", "MBB", ".", "erase", "(", "MI", ")", ";" ]
LLVM
PowerPC
TD
stmt_completion
CPU
631,743
[ ",", "IIC_FPCompare", ",", "[", "]", ">", ";" ]
[ "def", "XSCMPEQDP", ":", "XX3_XT5_XA5_XB5", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsrc", ",", "vsfrc", ",", "vsfrc" ]
GCC
i386
MD
program_repair
CPU
631,744
[ "<FIXS>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_string", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
bfin
CPP
code_generation
DSP
631,745
[ "static", "void", "expand_interrupt_handler_epilogue", "(", "rtx", "spreg", ",", "e_funkind", "fkind", ")", "{", "int", "i", ";", "rtx", "postinc1", "=", "gen_rtx_POST_INC", "(", "SImode", ",", "spreg", ")", ";", "rtx", "postinc", "=", "gen_rtx_MEM", "(", "SImode", ",", "postinc1", ")", ";", "tree", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "all", "=", "lookup_attribute", "(", "<STR_LIT>", "saveall", "<STR_LIT>", ",", "attrs", ")", "!=", "NULL_TREE", ";", "MEM_VOLATILE_P", "(", "postinc", ")", "=", "<NUM_LIT>", ";", "do_unlink", "(", "spreg", ",", "get_frame_size", "(", ")", ",", "all", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nesting", "<STR_LIT>", ",", "attrs", ")", ")", "{", "rtx", "srcreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "fkind", "==", "EXCPT_HANDLER", "?", "REG_RETX", ":", "fkind", "==", "NMI_HANDLER", "?", "REG_RETN", ":", "REG_RETI", ")", ")", ";", "emit_move_insn", "(", "srcreg", ",", "postinc", ")", ";", "}", "if", "(", "!", "current_function_is_leaf", ")", "all", "=", "true", ";", "for", "(", "i", "=", "REG_CC", "-", "<NUM_LIT>", ";", "i", ">", "REG_P7", ";", "i", "--", ")", "if", "(", "all", "||", "regs_ever_live", "[", "i", "]", "||", "(", "!", "leaf_function_p", "(", ")", "&&", "call_used_regs", "[", "i", "]", ")", ")", "{", "if", "(", "i", "==", "REG_A0", "||", "i", "==", "REG_A1", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "PDImode", ",", "postinc1", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "PDImode", ",", "i", ")", ",", "mem", ")", ";", "}", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ",", "postinc", ")", ";", "}", "expand_epilogue_reg_restore", "(", "spreg", ",", "all", ",", "true", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "REG_ASTAT", ")", ",", "postinc", ")", ";", "if", "(", "fkind", "==", "EXCPT_HANDLER", ")", "emit_insn", "(", "gen_addsi3", "(", "spreg", ",", "spreg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_return_internal", "(", "GEN_INT", "(", "fkind", ")", ")", ")", ";", "}" ]
[ "Generate", "an", "epilogue", "suitable", "for", "a", "function", "of", "kind", "FKIND", ".", "This", "is", "called", "for", "interrupt", "and", "exception", "handler", "epilogues", ".", "SPREG", "contains", "(", "reg", ":", "SI", "REG_SP", ")", "." ]
GCC
i386
MD
program_repair
CPU
631,746
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "zero_extend", ":", "DI", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
631,747
[ "::", "EndOfStatement", ")", ")", "break", ";" ]
[ "bool", "AArch64AsmParser", "::", "parseDirectiveWord", "(", "unsigned", "Size", ",", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken" ]
LLVM
Mips
CPP
next_suggestion
CPU
631,748
[ "}" ]
[ "bool", "isMacro", "(", ")", "{", "return", "macro", ";" ]
GCC
arm
CPP
stmt_completion
CPU
631,749
[ "_", "b", ",", "_", "_", "c", ")", ";" ]
[ "_", "_", "arm_vcmlaq_rot180_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ",", "float16x8_t", "_", "_", "c", ")", "{", "return", "_", "_", "builtin_mve_vcmlaq_rot180_fv8hf", "(", "_", "_", "a", ",", "_" ]
LLVM
Hexagon
TD
program_repair
DSP
631,750
[ "<FIXS>", "opExtentAlign", "=", "<NUM_LIT>", ",", "opExtendable", "=", "<NUM_LIT>", ",", "validSubTargets", "=", "HasV4SubT", "in", "<FIXE>" ]
[ "let", "Defs", "=", "[", "PC", "]", ",", "isBranch", "=", "<NUM_LIT>", ",", "hasSideEffects", "=", "<NUM_LIT>", ",", "hasNewValue", "=", "<NUM_LIT>", ",", "isExtentSigned", "=", "<NUM_LIT>", ",", "opNewValue", "=", "<NUM_LIT>", ",", "isExtendable", "=", "<NUM_LIT>", ",", "opExtentBits", "=", "<NUM_LIT>", ",", "<BUGS>", "opExtentAlign", "=", "<NUM_LIT>", ",", "opExtendable", "=", "<NUM_LIT>", ",", "validSubTargets", "=", "HasV4SubT", ",", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "J4_jumpsetr", ":", "CJInst", "(", "outs", "IntRegs", ":", "$", "Rd", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs", ",", "brtarget", ":", "$", "r9_2", ")", "," ]
GCC
i386
MD
program_repair
CPU
631,751
[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")" ]
GCC
i386
MD
program_repair
CPU
631,752
[ "<FIXS>", "(", "const_int", "-", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "ge", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "<BUGS>", "(", "const_int", "-", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "lt", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "<BUGS>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM
SystemZ
TD
stmt_completion
CPU
631,753
[ ">", "SoftFail", "=", "<NUM_LIT>", ";" ]
[ "class", "InstRIc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
631,754
[ "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
[ "_", "_", "arm_vrmulhq_m", "(", "uint16x8_t", "_", "_", "inactive", ",", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vrmulhq_m_u16", "(", "_", "_", "inactive", ",", "_", "_", "a", "," ]
GCC
i386
MD
stmt_completion
CPU
631,755
[ ")", "]", ")" ]
[ "&", "&", "(", "TARGET_SHIFT1", "|", "|", "optimize_function_for_size_p", "(", "cfun", ")", ")", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
631,756
[ "_", "a", ";" ]
[ "vreinterpret_f16_u8", "(", "uint8x8_t", "_", "_", "a", ")", "{", "return", "(", "float16x4_t", ")", "_" ]
LLVM
HSAIL
TD
next_suggestion
Virtual ISA
631,757
[ "int", "SNAN", "=", "<NUM_LIT>", ";" ]
[ "int", "SLT", "=", "<NUM_LIT>", ";", "int", "SLE", "=", "<NUM_LIT>", ";", "int", "SGT", "=", "<NUM_LIT>", ";", "int", "SGE", "=", "<NUM_LIT>", ";", "int", "SGEU", "=", "<NUM_LIT>", ";", "int", "SEQU", "=", "<NUM_LIT>", ";", "int", "SNEU", "=", "<NUM_LIT>", ";", "int", "SLTU", "=", "<NUM_LIT>", ";", "int", "SLEU", "=", "<NUM_LIT>", ";", "int", "SNUM", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
code_generation
CPU
631,758
[ "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "DataTy", ")", "&&", "cast", "<", "FixedVectorType", ">", "(", "DataTy", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";", "return", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", "||", "(", "(", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", ")", "&&", "ST", "->", "hasBWI", "(", ")", ")", ";", "}" ]
[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]
LLVM
SystemZ
TD
next_suggestion
CPU
631,759
[ "let", "AccessBytes", "=", "bytes", ";" ]
[ "class", "BinaryVRSd", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ">", ":", "InstVRSd", "<", "opcode", ",", "(", "outs", "VR128", ":", "$", "V1", ")", ",", "(", "ins", "GR32", ":", "$", "R3", ",", "bdaddr12only", ":", "$", "BD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "V1", ",", "(", "operator", "GR32", ":", "$", "R3", ",", "bdaddr12only", ":", "$", "BD2", ")", ")", "]", ">", "{", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
631,760
[ "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "const", "TargetRegisterInfo", "*", "RI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegToPrint", "=", "RC", "->", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "Reg", ")", ")", ";", "assert", "(", "RI", "->", "regsOverlap", "(", "RegToPrint", ",", "Reg", ")", ")", ";", "O", "<<", "AArch64InstPrinter", "::", "getRegisterName", "(", "RegToPrint", ",", "isVector", "?", "<STR_LIT>", "::" ]
GCC
i386
CPP
stmt_completion
CPU
631,761
[ "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_comineq_ss", "(", "_", "_", "m128", "_", "_" ]
GCC
i386
CPP
stmt_completion
CPU
631,762
[ "v16si", ")", "_", "_", "X", ",", "(", "_", "_", "v16si", ")", "_", "_", "W", ",", "_", "_", "M", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_permutexvar_epi32", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "X", ",", "_", "_", "m512i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_permvarsi512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "Y", ",", "(", "_", "_" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
631,763
[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "WQM", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "VGPRSpill", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "VOPAsmPrefer32Bit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "VM_CNT", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "EXP_CNT", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "LGKM_CNT", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SALU", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "VALU", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SOP1", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SOP2", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SOPC", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SOPK", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SOPP", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "VOP1", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "VOP2", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "VOP3", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "VOPC", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "MUBUF", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "MTBUF", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SMRD", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "DS", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "MIMG", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "FLAT", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
631,764
[ "U", "]", ".", "Mask", ")", ";" ]
[ "return", "RegisterRef", "(", "UnitInfos", "[", "U", "]", ".", "Reg", ",", "UnitInfos", "[" ]
LLVM
IA64
CPP
program_repair
CPU
631,765
[ "<FIXS>", "MI", "=", "BuildMI", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "MI", "=", "BuildMI", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "if", "(", "FP", ")", "{", "<BUGS>", "MI", "=", "BuildMI", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "MBB", ".", "insert", "(", "MBBI", ",", "MI", ")", ";", "<BUGS>", "MI", "=", "BuildMI", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "MBB", ".", "insert", "(", "MBBI", ",", "MI", ")", ";", "}" ]
GCC
i386
MD
next_suggestion
CPU
631,766
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
631,767
[ "if", "(", "Cand", ".", "SGPRUsage", ">", "<NUM_LIT>", "&&", "tryLess", "(", "TryCand", ".", "SGPRUsage", ",", "Cand", ".", "SGPRUsage", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", ";" ]
[ "void", "SIScheduleBlock", "::", "tryCandidateTopDown", "(", "SISchedCandidate", "&", "Cand", ",", "SISchedCandidate", "&", "TryCand", ")", "{", "if", "(", "!", "Cand", ".", "isValid", "(", ")", ")", "{", "TryCand", ".", "Reason", "=", "NodeOrder", ";", "return", ";", "}" ]
LLVM
AArch64
CPP
stmt_completion
CPU
631,768
[ "Intrinsic", "::", "aarch64_sve_ptrue", ")", "continue", ";" ]
[ "for", "(", "auto", "&", "BB", ":", "*", "F", ")", "{", "SmallSetVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "SVAllPTrues", ";", "SmallSetVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "SVPow2PTrues", ";", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "if", "(", "I", ".", "use_empty", "(", ")", ")", "continue", ";", "auto", "*", "IntrI", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "IntrI", "||", "IntrI", "->", "getIntrinsicID", "(", ")", "!=" ]
GCC
rs6000
CPP
stmt_completion
CPU
631,769
[ "<NUM_LIT>", ")", ";" ]
[ "if", "(", "bitmap_bit_p", "(", "edge_components", ",", "<NUM_LIT>", ")", "&&", "bitmap_bit_p", "(", "DF_LIVE_IN", "(", "e", "->", "dest", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Disqualifying LR because GPR0 is live ", "<STR_LIT>", "<STR_LIT>", "on entry to bb %d\\n", "<STR_LIT>", ",", "e", "->", "dest", "->", "index", ")", ";", "bitmap_clear_bit", "(", "components", "," ]
GCC
nds32
MD
stmt_completion
CPU
631,770
[ ")", ")", ")", "]" ]
[ "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC
xtensa
CPP
program_repair
MPU
631,771
[ "<FIXS>", "build_int_cst", "(", "NULL_TREE", ",", "align", "-", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "build_int_cst", "(", "NULL_TREE", ",", "-", "align", ")", ")", ";", "<FIXE>" ]
[ "int", "align", "=", "TYPE_ALIGN", "(", "type", ")", "/", "BITS_PER_UNIT", ";", "t", "=", "build", "(", "PLUS_EXPR", ",", "integer_type_node", ",", "or", "ig_ndx", ",", "<BUGS>", "build_int_cst", "(", "NULL_TREE", ",", "align", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "build", "(", "BIT_AND_EXPR", ",", "integer_type_node", ",", "t", ",", "<BUGS>", "build_int_cst", "(", "NULL_TREE", ",", "-", "align", ",", "-", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "build", "(", "MODIFY_EXPR", ",", "integer_type_node", ",", "or", "ig_ndx", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
631,772
[ "getRegisterInfo", "(", ")", "const", "{" ]
[ "const", "AMDGPURegisterInfo", "&", "AMDGPUInstrInfo", "::" ]
GCC
sh
CPP
stmt_completion
CPU
631,773
[ "VOIDmode", ",", "op0_preserve_value", ")", ";" ]
[ "static", "void", "sh_canonicalize_comparison", "(", "int", "*", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ",", "bool", "op0_preserve_value", ")", "{", "enum", "rtx_code", "tmp_code", "=", "(", "enum", "rtx_code", ")", "*", "code", ";", "sh_canonicalize_comparison", "(", "tmp_code", ",", "*", "op0", ",", "*", "op1", "," ]
LLVM
X86
CPP
stmt_completion
CPU
631,774
[ ";" ]
[ "bool", "getHasSEHFramePtrSave", "(", ")", "const", "{", "return", "HasSEHFramePtrSave" ]
GCC
s390
CPP
stmt_completion
MPU
631,775
[ ":", "SImode", ";" ]
[ "return", "TARGET_64BIT", "?", "DImode" ]
GCC
i386
MD
program_repair
CPU
631,776
[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]
[ "[", "(", "set", "(", "zero_extract", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
TD
program_repair
CPU
631,777
[ "<FIXS>", "EVEX", ",", "VEX_W", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT8", ">", ",", "Sched", "[", "WriteVecLoad", "]", ">", ";", "<FIXE>" ]
[ "<STR_LIT>", ",", "[", "(", "set", "VR128X", ":", "$", "dst", ",", "(", "v2i64", "(", "scalar_to_vector", "(", "loadi64", "addr", ":", "$", "src", ")", ")", ")", ")", "]", ">", ",", "<BUGS>", "EVEX", ",", "VEX_W", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT8", ">", ",", "Sched", "[", "WriteLoad", "]", ">", ";", "<BUGE>", "}" ]
GCC
m68k
MD
stmt_completion
MPU
631,778
[ ")", ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
arm
CPP
next_suggestion
CPU
631,779
[ "}" ]
[ "vreinterpret_p16_s16", "(", "int16x4_t", "_", "_", "a", ")", "{", "return", "(", "poly16x4_t", ")", "_", "_", "builtin_neon_vreinterpretv4hiv4hi", "(", "_", "_", "a", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,780
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Vv32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
arm
CPP
stmt_completion
CPU
631,781
[ ";", "}", "_", "_", "rv", ";" ]
[ "union", "{", "int32x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ci", "_", "_", "o" ]
LLVM
Videocore
CPP
next_suggestion
DSP
631,782
[ "O", "<<", "<STR_LIT>", "+", "<STR_LIT>", ";" ]
[ "MCOperand", "opnd2", "=", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "opnd2", ".", "isImm", "(", ")", "&&", "opnd2", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "-", "<STR_LIT>", ";", "O", "<<", "(", "int", ")", "opnd2", ".", "getImm", "(", ")", "*", "-", "<NUM_LIT>", ";", "}", "else", "{" ]
GCC
visium
MD
stmt_completion
Virtual ISA
631,783
[ ")", "]", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "nil", ")", "(", "nil" ]
LLVM
X86
CPP
next_suggestion
CPU
631,784
[ "}" ]
[ "case", "ISD", "::", "SETLT", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETOGT", ":", "case", "ISD", "::", "SETUGT", ":", "case", "ISD", "::", "SETGT", ":", "if", "(", "!", "UnsafeFPMath", ")", "break", ";", "case", "ISD", "::", "SETUGE", ":", "case", "ISD", "::", "SETGE", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "LHS", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "RHS", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETOGT", ":", "case", "ISD", "::", "SETUGT", ":", "case", "ISD", "::", "SETGT", ":", "if", "(", "!", "UnsafeFPMath", ")", "break", ";", "case", "ISD", "::", "SETUGE", ":", "case", "ISD", "::", "SETGE", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETOLE", ":", "case", "ISD", "::", "SETULE", ":", "case", "ISD", "::", "SETLE", ":", "if", "(", "!", "UnsafeFPMath", ")", "break", ";", "case", "ISD", "::", "SETOLT", ":", "case", "ISD", "::", "SETLT", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "Opcode", ")", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "TrueC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "FalseC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "bool", "NeedsCondInvert", "=", "false", ";", "if", "(", "TrueC", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "FalseC", "->", "getAPIntValue", "(", ")", ")", "&&", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "||", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "NeedsCondInvert", "=", "true", ";", "std", "::", "swap", "(", "TrueC", ",", "FalseC", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "TrueC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ")", ";", "unsigned", "ShAmt", "=", "TrueC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "ShAmt", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", "==", "TrueC", "->", "getAPIntValue", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", ")", "{", "uint64_t", "Diff", "=", "TrueC", "->", "getZExtValue", "(", ")", "-", "FalseC", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", ")", "Diff", "=", "(", "unsigned", ")", "Diff", ";", "bool", "isFastMultiplier", "=", "false", ";", "if", "(", "Diff", "<", "<NUM_LIT>", ")", "{", "switch", "(", "(", "unsigned", "char", ")", "Diff", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "isFastMultiplier", "=", "true", ";", "break", ";", "}", "}", "if", "(", "isFastMultiplier", ")", "{", "APInt", "Diff", "=", "TrueC", "->", "getAPIntValue", "(", ")", "-", "FalseC", "->", "getAPIntValue", "(", ")", ";", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "if", "(", "Diff", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "Diff", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "!=", "<NUM_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "return", "Cond", ";" ]
GCC
arm
CPP
stmt_completion
CPU
631,785
[ ",", "_", "_", "index", ")", ";" ]
[ "return", "_", "_", "builtin_neon_vbfdot_lanev8bfv2sf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_", "b" ]
GCC
i386
CPP
stmt_completion
CPU
631,786
[ ")", "_", "_", "m1", ",", "(", "_", "_", "v4hi", ")", "_", "_", "m2", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_psubusw", "(", "(", "_", "_", "v4hi" ]
GCC
i386
MD
stmt_completion
CPU
631,787
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
mips
MD
stmt_completion
CPU
631,788
[ "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code" ]
LLVM
AArch64
CPP
next_suggestion
CPU
631,789
[ "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ")", "addPass", "(", "createAArch64CollectLOHPass", "(", ")", ")", ";" ]
[ "if", "(", "BranchRelaxation", ")", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";", "addPass", "(", "createEHContGuardCatchretPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCompressJumpTables", ")", "addPass", "(", "createAArch64CompressJumpTablesPass", "(", ")", ")", ";", "addPass", "(", "createAArch64ExpandHardenedPseudosPass", "(", ")", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
631,790
[ "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";" ]
[ "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "int", "RSrcIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "return", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
631,791
[ "if", "(", "Kind", "!=", "MCExpr", "::", "SymbolRef", ")", "return", "std", "::", "make_pair", "(", "(", "const", "MCSymbolRefExpr", "*", ")", "<NUM_LIT>", ",", "(", "int64_t", ")", "<NUM_LIT>", ")", ";" ]
[ "const", "MCExpr", "*", "LHS", "=", "BE", "->", "getLHS", "(", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "if", "(", "(", "LHS", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "||", "!", "CE", ")", "return", "std", "::", "make_pair", "(", "(", "const", "MCSymbolRefExpr", "*", ")", "<NUM_LIT>", ",", "(", "int64_t", ")", "<NUM_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "cast", "<", "MCSymbolRefExpr", ">", "(", "LHS", ")", ",", "CE", "->", "getValue", "(", ")", ")", ";", "}" ]
GCC
sh
MD
stmt_completion
CPU
631,792
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
631,793
[ "}" ]
[ "class", "VpuInst_MovFlavorT", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "DAGOperand", "Src", ",", "string", "asmstr", ",", "Operand", "Pred", ">", ":", "VpuInst_MovFlavor", "<", "opc", ",", "Rdst", ",", "Src", ",", "asmstr", ",", "Pred", ">", "{", "let", "InOperandList", "=", "(", "ins", "Src", ":", "$", "src", ",", "i8imm", ":", "$", "flavor", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "isAsmParserOnly", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
631,794
[ "}" ]
[ "static", "bool", "isExtendable", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
631,795
[ ":", "$", "src", ",", "GPR32Opnd", ":", "$", "rs", ")", ")", "]", ";" ]
[ "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "GPR32Opnd", ":", "$", "rt", ",", "(", "OpNode", "GPR32Opnd" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
631,796
[ "<NUM_LIT>", ";" ]
[ "return" ]
GCC
c6x
MD
stmt_completion
VLIW
631,797
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
631,798
[ "PtrVT", ")", ";" ]
[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "EVT", "NodeTys", "[", "]", "=", "{", "MVT", "::", "f64", ",", "MVT", "::", "Glue", "}", ";", "SDValue", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "None", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", "," ]
LLVM
ARM64
CPP
stmt_completion
CPU
631,799
[ ";" ]
[ "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "return", "true" ]