Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ "<STR_LIT>", "Fast", "<STR_LIT>", ";" ]

[ "nameString", "+=", "sep", "+", "<STR_LIT>", "NSZ", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", "|", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "FPFastMathMode", "::", "AllowRecip", ")", ")", "return", "<STR_LIT>", "AllowRecip", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "FPFastMathMode", "::", "AllowRecip", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", "AllowRecip", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", "|", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "FPFastMathMode", "::", "Fast", ")", ")", "return", "<STR_LIT>", "Fast", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "FPFastMathMode", "::", "Fast", ")", ")", "{", "nameString", "+=", "sep", "+" ]

[ "}", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "smin", ":", "VALLW", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]

[ "rtx", "r", "=", "gen_reg_rtx", "(", "RFmode", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "rtx", "y", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "b", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "g", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "g1", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "g2", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "g3", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "g4", "=", "gen_reg_rtx", "(", "RFmode", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "minus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "return", "true", ";" ]

[ "if", "(", "val", "==", "trunc_int_for_mode", "(", "val", ",", "QImode", ")", ")", "{", "emit_move_insn", "(", "dest_reg", ",", "GEN_INT", "(", "val", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "!", "three_wide_only", ")", "{", "rtx", "imm_op", "=", "GEN_INT", "(", "val", ")", ";", "if", "(", "satisfies_constraint_J", "(", "imm_op", ")", "||", "satisfies_constraint_K", "(", "imm_op", ")", "||", "satisfies_constraint_N", "(", "imm_op", ")", "||", "satisfies_constraint_P", "(", "imm_op", ")", ")", "{", "emit_move_insn", "(", "dest_reg", ",", "imm_op", ")", ";" ]

[ "Info", "->", "setDebuggerWorkItemIDStackObjectIndex", "(", "i", ",", "ObjectIdx", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "ObjectIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "i", "*", "<NUM_LIT>", ",", "true", ")", ";", "Info", "->", "setDebuggerWorkGroupIDStackObjectIndex", "(", "i", ",", "ObjectIdx", ")", ";", "ObjectIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "true", ")", ";" ]

[ "<FIXS>", "default", ":", "{", "unsigned", "PhysRegSize", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegSizeInBits", "(", "PhysReg", ",", "MRI", ")", ";", "unsigned", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "PhysRegSize", ">", "ValSize", "&&", "LocSize", "==", "ValSize", ")", "{", "auto", "Copy", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "PhysRegSize", ")", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "Copy", ")", ";", "return", ";", "}", "<FIXE>" ]

[ "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "markPhysRegUsed", "(", "PhysReg", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "<BUGS>", "default", ":", "<BUGE>", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "break", ";", "case", "CCValAssign", "::", "LocInfo", "::", "SExt", ":", "case", "CCValAssign", "::", "LocInfo", "::", "ZExt", ":", "case", "CCValAssign", "::", "LocInfo", "::", "AExt", ":", "{" ]

[ "<STR_LIT>", "<NUM_LIT>" ]

[ "(", "define_insn_reservation" ]

[ "<FIXS>", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "false (external weak linkage)\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "<BUGS>", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "<BUGE>", "return", "false", ";", "}" ]

[ "<STR_LIT>", ",", "null_frag", ">", ";" ]

[ "def", "PACGA", ":", "SignAuthTwoOperand", "<", "<NUM_LIT>", "," ]

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "void", "SIInstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ")", "const", "{", "BranchPredicate", "Pred", "=", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "if", "(", "Pred", "==", "VCCZ", "||", "Pred", "==", "SCC_FALSE", ")", "{", "Pred", "=", "static_cast", "<", "BranchPredicate", ">", "(", "-", "Pred", ")", ";", "std", "::", "swap", "(", "TrueReg", ",", "FalseReg", ")", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "unsigned", "DstSize", "=", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", ";", "if", "(", "DstSize", "==", "<NUM_LIT>", ")", "{", "unsigned", "SelOp", "=", "Pred", "==", "SCC_TRUE", "?", "AMDGPU", "::", "S_CSELECT_B32", ":", "AMDGPU", "::", "V_CNDMASK_B32_e32", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SelOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "Pred", "==", "SCC_TRUE", ")", "{", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_CSELECT_B64", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "static", "const", "int16_t", "Sub0_15", "[", "]", "=", "{", "AMDGPU", "::", "sub0", ",", "AMDGPU", "::", "sub1", ",", "AMDGPU", "::", "sub2", ",", "AMDGPU", "::", "sub3", ",", "AMDGPU", "::", "sub4", ",", "AMDGPU", "::", "sub5", ",", "AMDGPU", "::", "sub6", ",", "AMDGPU", "::", "sub7", ",", "AMDGPU", "::", "sub8", ",", "AMDGPU", "::", "sub9", ",", "AMDGPU", "::", "sub10", ",", "AMDGPU", "::", "sub11", ",", "AMDGPU", "::", "sub12", ",", "AMDGPU", "::", "sub13", ",", "AMDGPU", "::", "sub14", ",", "AMDGPU", "::", "sub15", ",", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "AMDGPU", "::", "sub0_sub1", ",", "AMDGPU", "::", "sub2_sub3", ",", "AMDGPU", "::", "sub4_sub5", ",", "AMDGPU", "::", "sub6_sub7", ",", "AMDGPU", "::", "sub8_sub9", ",", "AMDGPU", "::", "sub10_sub11", ",", "AMDGPU", "::", "sub12_sub13", ",", "AMDGPU", "::", "sub14_sub15", ",", "}", ";", "unsigned", "SelOp", "=", "AMDGPU", "::", "V_CNDMASK_B32_e32", ";", "const", "TargetRegisterClass", "*", "EltRC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "const", "int16_t", "*", "SubIndices", "=", "Sub0_15", ";", "int", "NElts", "=", "DstSize", "/", "<NUM_LIT>", ";", "if", "(", "Pred", "==", "SCC_TRUE", ")", "{", "if", "(", "NElts", "%", "<NUM_LIT>", ")", "{", "SelOp", "=", "AMDGPU", "::", "S_CSELECT_B32", ";", "EltRC", "=", "&", "AMDGPU", "::", "SGPR_32RegClass", ";", "}", "else", "{", "SelOp", "=", "AMDGPU", "::", "S_CSELECT_B64", ";", "EltRC", "=", "&", "AMDGPU", "::", "SGPR_64RegClass", ";", "SubIndices", "=", "Sub0_15_64", ";", "NElts", "/", "=", "<NUM_LIT>", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "DstReg", ")", ";", "I", "=", "MIB", "->", "getIterator", "(", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Regs", ";", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "!=", "NElts", ";", "++", "Idx", ")", "{", "Register", "DstElt", "=", "MRI", ".", "createVirtualRegister", "(", "EltRC", ")", ";", "Regs", ".", "push_back", "(", "DstElt", ")", ";", "unsigned", "SubIdx", "=", "SubIndices", "[", "Idx", "]", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SelOp", ")", ",", "DstElt", ")", ".", "addReg", "(", "FalseReg", ",", "<NUM_LIT>", ",", "SubIdx", ")", ".", "addReg", "(", "TrueReg", ",", "<NUM_LIT>", ",", "SubIdx", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "fixImplicitOperands", "(", "*", "Select", ")", ";", "MIB", ".", "addReg", "(", "DstElt", ")", ".", "addImm", "(", "SubIdx", ")", ";", "}", "}" ]

[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VF_128", "(", "vec_merge", ":", "VF_128", "(", "unspec", ":", "VF_128", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIXUPIMM", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VF_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VF_512", "[", "(", "match_operand", ":", "VF_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ROUND", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VF_128", "(", "unspec", ":", "VF_128" ]

[ "}" ]

[ "vabsq_s8", "(", "int8x16_t", "_", "_", "a", ")", "{", "return", "(", "int8x16_t", ")", "_", "_", "builtin_neon_vabsv16qi", "(", "_", "_", "a", ")", ";" ]

[ ")", ")" ]

[ "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")" ]

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ ",", "b", ")", ";" ]

[ "_", "_", "vector", "unsigned", "char", "vmin", ",", "vmax", ",", "vabsdiff", ";", "_", "_", "vector", "signed", "int", "vsum", ";", "const", "_", "_", "vector", "unsigned", "int", "zero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "m64_union", "result", "=", "{", "<NUM_LIT>", "}", ";", "a", "=", "(", "_", "_", "vector", "unsigned", "char", ")", "(", "_", "_", "vector", "unsigned", "long", "long", ")", "{", "<NUM_LIT>", "UL", ",", "_", "_", "A", "}", ";", "b", "=", "(", "_", "_", "vector", "unsigned", "char", ")", "(", "_", "_", "vector", "unsigned", "long", "long", ")", "{", "<NUM_LIT>", "UL", ",", "_", "_", "B", "}", ";", "vmin", "=", "vec_min", "(", "a", ",", "b", ")", ";", "vmax", "=", "vec_max", "(", "a" ]

[ "<FIXS>", "assert", "(", "Subtarget", ".", "isSVEorStreamingSVEAvailable", "(", ")", "&&", "<FIXE>" ]

[ "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "assert", "(", "Subtarget", ".", "hasSVEorSME", "(", ")", "&&", "<BUGE>", "<STR_LIT>", "Unexpected register store without SVE store instructions", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";" ]

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC1", ",", "SA1", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "unsigned", "Offset", "=", "i", "*", "ScalarSize", ";", "SDValue", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Store", "->", "getBasePtr", "(", ")", ",", "TypeSize", "::", "Fixed", "(", "Offset", ")", ",", "DL", ")", ";", "SDValue", "Scl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "StoreSVT", ",", "StoredVal", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "Scl", ",", "Ptr", ",", "Store", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Offset", ")", ",", "Store", "->", "getOriginalAlign", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "Stores", ".", "push_back", "(", "Ch", ")", ";" ]

[ "initialize_p", "ATTRIBUTE_UNUSED", ")", "{" ]

[ "static", "tree", "tilepro_builtin_decl", "(", "unsigned", "code", ",", "bool" ]

[ "return", "Reserved", ";" ]

[ "for", "(", "MCRegAliasIterator", "AI", "(", "X86", "::", "R8", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "X86", "::", "XMM8", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}", "if", "(", "!", "Is64Bit", "||", "!", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX512", "(", ")", ")", "{", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "X86", "::", "XMM0", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ",", "{", "X86", "::", "SIL", ",", "X86", "::", "DIL", ",", "X86", "::", "BPL", ",", "X86", "::", "SPL", ",", "X86", "::", "SIH", ",", "X86", "::", "DIH", ",", "X86", "::", "BPH", ",", "X86", "::", "SPH", "}", ")", ")", ";" ]

[ "getSymbolName", "(", ")", ",", "ARM", "::", "reloc_arm_branch", ")", ";" ]

[ "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getLimitedValue", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "ARM", "::", "reloc_arm_branch", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", "." ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx2", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_round_ri_sat", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_2op", ">", ",", "Enc_a05677", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "(", "Sym", ",", "Expr", ")", ";" ]

[ "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ")", "||", "check", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ",", "L", ",", "<STR_LIT>", "expected expression", "<STR_LIT>", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "addErrorSuffix", "(", "<STR_LIT>", " in '.localentry' directive", "<STR_LIT>", ")", ";", "PPCTargetStreamer", "*", "TStreamer", "=", "static_cast", "<", "PPCTargetStreamer", "*", ">", "(", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "TStreamer", "!=", "nullptr", ")", "TStreamer", "->", "emitLocalEntry" ]

[ ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i32", "(", "quadwOffsetLoad", "iqaddr", ":", "$", "src", ")", ")", ",", "(", "LXV", "memrix16", ":", "$", "src" ]

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "s_or_u", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "s_or_u", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "s_or_u", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "s_or_u", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]", "<STR_LIT>" ]

[ "unsigned", "P2InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "dl", ",", "int", "*", "BytesAdded", ")", "const", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Insert Branch MBB: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MBB", ".", "dump", "(", ")", ")", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", "insertBranch must not be told to insert a fallthrough", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "P2 branch conditions have one component!", "<STR_LIT>", ")", ";", "assert", "(", "!", "BytesAdded", "&&", "<STR_LIT>", "code size not handled", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", "Unconditional branch with multiple successors!", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}", "return", "Count", ";", "}" ]

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "isVerboseAsm", ")", "{" ]

[ "static", "MCTargetStreamer", "*", "createAsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "*", "InstPrint", ",", "bool" ]

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

[ "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "X86MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getNumLocalDynamicTLSAccesses", "(", ")", "<", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "return", "VisitNode", "(", "DT", "->", "getRootNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "<FIXS>", "{", "HOST_WIDE_INT", "flags", "=", "(", "(", "TARGET_DEFAULT", ")", "?", "TARGET_DEFAULT", ":", "processor_target_table", "[", "cpu_index", "]", ".", "target_enable", ")", ";", "rs6000_isa_flags", "|=", "(", "flags", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "}", "<FIXE>" ]

[ "&", "set_masks", ")", ";", "}", "else", "<BUGS>", "rs6000_isa_flags", "|=", "(", "processor_target_table", "[", "cpu_index", "]", ".", "target_enable", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "!", "have_cpu", ")", "rs6000_isa_flags", "|=", "(", "TARGET_DEFAULT", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<BUGE>", "if", "(", "rs6000_tune_index", ">=", "<NUM_LIT>", ")", "tune_index", "=", "rs6000_tune_index", ";" ]

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "class1", "!=", "VR4130_CLASS_ALU", "&&", "recog_memoized", "(", "vr4130_last_insn", ")", ">=", "<NUM_LIT>", "&&", "class1", "==", "get_attr_vr4130_class", "(", "vr4130_last_insn", ")", ")", "return", "true", ";" ]

[ "enum", "attr_vr4130_class", "class2", "=", "get_attr_vr4130_class", "(", "insn2", ")", ";", "if", "(", "class1", "!=", "class2", "||", "class1", "==", "VR4130_CLASS_ALU", ")", "{", "bool", "dep1_p", "=", "vr4130_true_reg_dependence_p", "(", "insn1", ")", ";", "bool", "dep2_p", "=", "vr4130_true_reg_dependence_p", "(", "insn2", ")", ";", "if", "(", "dep1_p", "!=", "dep2_p", ")", "return", "dep1_p", ";" ]

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vfcvt_h_s", "(", "_", "_", "m128", "_", "<NUM_LIT>", ",", "_", "_", "m128", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vfcvt_h_s", "(", "(", "v4f32", ")", "_", "<NUM_LIT>", ",", "(", "v4f32", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "}" ]

[ "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Cond", "=", "X86", "::", "COND_O", ";", "break", ";", "case", "ISD", "::", "UMULO", ":", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sum", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i8", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_O", ",", "MVT", "::", "i32", ")", ",", "SDValue", "(", "Sum", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Sum", ",", "SetCC", ")", ";", "}", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sum", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cond", ",", "MVT", "::", "i32", ")", ",", "SDValue", "(", "Sum", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Sum", ",", "SetCC", ")", ";" ]

[ "}" ]

[ "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "_", "m256i", "_", "_", "B", ",", "const", "int", "_", "_", "imm", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_inserti64x4", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "_" ]

[ "let", "ParserMatchClass", "=", "ShifterOperand", ";" ]

[ "def", "logical_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "<FIXS>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "vec_concat", ":", "VDBL", ">", "(", "unspec", ":", "DX", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_LD4", ")", "<BUGS>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "(", "vec_concat", ":", "VRL2", ">", "(", "vec_concat", ":", "VDBL", ">", "(", "unspec", ":", "DX", "[", "(", "match_dup", "<NUM_LIT>", ")", "]" ]

[ "}" ]

[ "if", "(", "It", "->", "getOpcode", "(", ")", "==", "TVM", "::", "PUSH2", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "MIReplace", ".", "insert", "(", "{", "&", "*", "It", ",", "TVM", "::", "DUP2", "}", ")", ";", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "TVM", "::", "PUSH2", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "MIReplace", ".", "insert", "(", "{", "&", "*", "It", ",", "TVM", "::", "OVER2", "}", ")", ";", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "TVM", "::", "BLKSWAP", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "MIReplace", ".", "insert", "(", "{", "&", "*", "It", ",", "TVM", "::", "ROT", "}", ")", ";", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "TVM", "::", "BLKSWAP", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "MIReplace", ".", "insert", "(", "{", "&", "*", "It", ",", "TVM", "::", "ROTREV", "}", ")", ";", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "TVM", "::", "ROLLREV", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "MIReplace", ".", "insert", "(", "{", "&", "*", "It", ",", "TVM", "::", "ROTREV", "}", ")", ";", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "TVM", "::", "XC2PU", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "MIReplace", ".", "insert", "(", "{", "&", "*", "It", ",", "TVM", "::", "TUCK", "}", ")", ";", "}", "for", "(", "auto", "I", ":", "MIReplace", ")", "{", "BuildMI", "(", "I", ".", "first", ",", "TII", ".", "get", "(", "I", ".", "second", ")", ")", ";", "I", ".", "first", "->", "eraseFromParent", "(", ")", ";", "}", "return", "!", "MIReplace", ".", "empty", "(", ")", ";" ]

[ "<FIXS>", "Register", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "Register", "SRsrcFormatLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcFormatHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "<FIXE>" ]

[ "AMDGPU", "::", "sub0_sub1", ",", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "<BUGS>", "unsigned", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "unsigned", "SRsrcFormatLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcFormatHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "<BUGE>", "uint64_t", "RsrcDataFormat", "=", "TII", ".", "getDefaultRsrcDataFormat", "(", ")", ";" ]

[ "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]

[ "shift_mode", "=", "SIshift", ";", "break", ";", "default", ":", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "}", "switch", "(", "code", ")" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "imm5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]

[ "}" ]

[ "if", "(", "TyAlign", ">", "<NUM_LIT>", ")", "return", "TyAlign", ".", "value", "(", ")", ";", "return", "<NUM_LIT>", ";", "}", "Align", "Alignment", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "getMaxByValAlign", "(", "Ty", ",", "Alignment", ")", ";", "return", "Alignment", ".", "value", "(", ")", ";" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ ")", ")", ")", "]" ]

[ "(", "float_truncate", ":", "DF", "(", "match_operand", ":", "IBM128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

[ "(", ")", "const", "{" ]

[ "unsigned", "AMDGPUPALMetadata", "::", "getType" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "U10", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "r7_2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "U10", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "r7_2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "void", "s390_expand_vec_strlen", "(", "rtx", "target", ",", "rtx", "string", ",", "rtx", "alignment", ")", "{", "rtx", "highest_index_to_load_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "str_reg", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "rtx", "str_addr_base_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "str_idx_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "result_reg", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "rtx", "is_aligned_label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "into_loop_label", "=", "NULL_RTX", ";", "rtx", "loop_start_label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "temp", ";", "rtx", "len", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "rtx", "cond", ";", "rtx", "mem", ";", "s390_load_address", "(", "str_addr_base_reg", ",", "XEXP", "(", "string", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "str_idx_reg", ",", "const0_rtx", ")", ";", "if", "(", "INTVAL", "(", "alignment", ")", "<", "<NUM_LIT>", ")", "{", "emit_cmp_and_jump_insns", "(", "gen_rtx_AND", "(", "Pmode", ",", "str_addr_base_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "Pmode", ",", "<NUM_LIT>", ",", "is_aligned_label", ")", ";", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp", "=", "expand_binop", "(", "Pmode", ",", "and", "_", "optab", ",", "str_addr_base_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "temp", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "gcc_assert", "(", "REG_P", "(", "temp", ")", ")", ";", "highest_index_to_load_reg", "=", "expand_binop", "(", "Pmode", ",", "sub_optab", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "temp", ",", "highest_index_to_load_reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "gcc_assert", "(", "REG_P", "(", "highest_index_to_load_reg", ")", ")", ";", "emit_insn", "(", "gen_vllv16qi", "(", "str_reg", ",", "convert_to_mode", "(", "SImode", ",", "highest_index_to_load_reg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_MEM", "(", "BLKmode", ",", "str_addr_base_reg", ")", ")", ")", ";", "into_loop_label", "=", "gen_label_rtx", "(", ")", ";", "s390_emit_jump", "(", "into_loop_label", ",", "NULL_RTX", ")", ";", "emit_barrier", "(", ")", ";", "}", "emit_label", "(", "is_aligned_label", ")", ";", "LABEL_NUSES", "(", "is_aligned_label", ")", "=", "INTVAL", "(", "alignment", ")", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "emit_move_insn", "(", "highest_index_to_load_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_label", "(", "loop_start_label", ")", ";", "LABEL_NUSES", "(", "loop_start_label", ")", "=", "<NUM_LIT>", ";", "mem", "=", "gen_rtx_MEM", "(", "V16QImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "str_idx_reg", ",", "str_addr_base_reg", ")", ")", ";", "set_mem_align", "(", "mem", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "str_reg", ",", "mem", ")", ";", "if", "(", "into_loop_label", "!=", "NULL_RTX", ")", "{", "emit_label", "(", "into_loop_label", ")", ";", "LABEL_NUSES", "(", "into_loop_label", ")", "=", "<NUM_LIT>", ";", "}", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "str_idx_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "str_idx_reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_insn", "(", "gen_vec_vfenesv16qi", "(", "result_reg", ",", "str_reg", ",", "str_reg", ",", "GEN_INT", "(", "VSTRING_FLAG_ZS", "|", "VSTRING_FLAG_CS", ")", ")", ")", ";", "add_int_reg_note", "(", "s390_emit_ccraw_jump", "(", "<NUM_LIT>", ",", "NE", ",", "loop_start_label", ")", ",", "REG_BR_PROB", ",", "profile_probability", "::", "very_likely", "(", ")", ".", "to_reg_br_prob_note", "(", ")", ")", ";", "emit_insn", "(", "gen_vec_extractv16qiqi", "(", "len", ",", "result_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "cond", "=", "s390_emit_compare", "(", "GT", ",", "convert_to_mode", "(", "Pmode", ",", "len", ",", "<NUM_LIT>", ")", ",", "highest_index_to_load_reg", ")", ";", "s390_load_address", "(", "highest_index_to_load_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "highest_index_to_load_reg", ",", "const1_rtx", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_movdicc", "(", "str_idx_reg", ",", "cond", ",", "highest_index_to_load_reg", ",", "str_idx_reg", ")", ")", ";", "else", "emit_insn", "(", "gen_movsicc", "(", "str_idx_reg", ",", "cond", ",", "highest_index_to_load_reg", ",", "str_idx_reg", ")", ")", ";", "add_reg_br_prob_note", "(", "s390_emit_jump", "(", "is_aligned_label", ",", "cond", ")", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "str_idx_reg", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ",", "str_idx_reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "temp", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "str_idx_reg", ",", "convert_to_mode", "(", "Pmode", ",", "len", ",", "<NUM_LIT>", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "temp", ")", ";", "}" ]

[ "Emit", "the", "instructions", "to", "implement", "strlen", "of", "STRING", "and", "store", "the", "result", "in", "TARGET", ".", "The", "string", "has", "the", "known", "ALIGNMENT", ".", "This", "version", "uses", "vector", "instructions", "and", "is", "therefore", "not", "appropriate", "for", "targets", "prior", "to", "z13", "." ]

[ "}" ]

[ "_", "_", "b", "[", "_", "_", "ARM_LANEQ", "(", "_", "_", "b", ",", "_", "_", "idx", ")", "]", "=", "_", "_", "a", ";", "return", "_", "_", "b", ";" ]

[ "const_string", "<STR_LIT>", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(" ]

[ "(", "REG_B15", "<NUM_LIT>", ")" ]

[ "(", "REG_A22", "<NUM_LIT>", ")", "(", "REG_A23", "<NUM_LIT>", ")", "(", "REG_A24", "<NUM_LIT>", ")", "(", "REG_A25", "<NUM_LIT>", ")", "(", "REG_A26", "<NUM_LIT>", ")", "(", "REG_A27", "<NUM_LIT>", ")", "(", "REG_A28", "<NUM_LIT>", ")", "(", "REG_A29", "<NUM_LIT>", ")", "(", "REG_A30", "<NUM_LIT>", ")", "(", "REG_A31", "<NUM_LIT>", ")", "(", "REG_B0", "<NUM_LIT>", ")", "(", "REG_B1", "<NUM_LIT>", ")", "(", "REG_B2", "<NUM_LIT>", ")", "(", "REG_B3", "<NUM_LIT>", ")", "(", "REG_B4", "<NUM_LIT>", ")", "(", "REG_B5", "<NUM_LIT>", ")", "(", "REG_B6", "<NUM_LIT>", ")", "(", "REG_B7", "<NUM_LIT>", ")", "(", "REG_B8", "<NUM_LIT>", ")", "(", "REG_B9", "<NUM_LIT>", ")", "(", "REG_B10", "<NUM_LIT>", ")", "(", "REG_B11", "<NUM_LIT>", ")", "(", "REG_B12", "<NUM_LIT>", ")", "(", "REG_B13", "<NUM_LIT>", ")", "(", "REG_B14", "<NUM_LIT>", ")", "(", "REG_SP", "<NUM_LIT>", ")" ]

[ ")", "(", "UNSPEC_AESIMC", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_int_attr", "aes_op", "[", "(", "UNSPEC_AESE", "<STR_LIT>", ")", "(", "UNSPEC_AESD", "<STR_LIT>", ")", "]", ")", "(", "define_int_attr", "aesmc_op", "[", "(", "UNSPEC_AESMC", "<STR_LIT>" ]

[ ")", "_", "_", "base", ",", "_", "_", "offset", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vldrhq_gather_offset_uv4si", "(", "(", "_", "_", "builtin_neon_hi", "*" ]

[ "int", "main", "(", "int", "argc", ",", "char", "*", "*", "argv", ")", "{", "progname", "=", "<STR_LIT>", "mkoffload-intelmic", "<STR_LIT>", ";", "gcc_init_libintl", "(", ")", ";", "diagnostic_initialize", "(", "global_dc", ",", "<NUM_LIT>", ")", ";", "if", "(", "atexit", "(", "mkoffload_atexit", ")", "!=", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "atexit failed", "<STR_LIT>", ")", ";", "const", "char", "*", "host_compiler", "=", "getenv", "(", "<STR_LIT>", "COLLECT_GCC", "<STR_LIT>", ")", ";", "if", "(", "!", "host_compiler", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "COLLECT_GCC must be set", "<STR_LIT>", ")", ";", "const", "char", "*", "target_driver_name", "=", "GCC_INSTALL_NAME", ";", "char", "*", "target_compiler", "=", "find_target_compiler", "(", "target_driver_name", ")", ";", "if", "(", "target_compiler", "==", "NULL", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "offload compiler %s not found", "<STR_LIT>", ",", "target_driver_name", ")", ";", "expandargv", "(", "&", "argc", ",", "&", "argv", ")", ";", "for", "(", "int", "i", "=", "argc", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "strncmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-foffload-abi=", "<STR_LIT>", ",", "sizeof", "(", "<STR_LIT>", "-foffload-abi=", "<STR_LIT>", ")", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "strstr", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "ilp32", "<STR_LIT>", ")", ")", "target_ilp32", "=", "true", ";", "else", "if", "(", "!", "strstr", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "lp64", "<STR_LIT>", ")", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "unrecognizable argument of option -foffload-abi", "<STR_LIT>", ")", ";", "break", ";", "}", "const", "char", "*", "target_so_filename", "=", "prepare_target_image", "(", "target_compiler", ",", "argc", ",", "argv", ")", ";", "const", "char", "*", "host_descr_filename", "=", "generate_host_descr_file", "(", "host_compiler", ")", ";", "unsigned", "new", "_", "argc", "=", "<NUM_LIT>", ";", "const", "char", "*", "new", "_", "argv", "[", "<NUM_LIT>", "]", ";", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "<STR_LIT>", "ld", "<STR_LIT>", ";", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "<STR_LIT>", "-m", "<STR_LIT>", ";", "if", "(", "target_ilp32", ")", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "<STR_LIT>", "elf_i386", "<STR_LIT>", ";", "else", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "<STR_LIT>", "elf_x86_64", "<STR_LIT>", ";", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "<STR_LIT>", "--relocatable", "<STR_LIT>", ";", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "host_descr_filename", ";", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "target_so_filename", ";", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "<STR_LIT>", "-o", "<STR_LIT>", ";", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "out_obj_filename", ";", "new", "_", "argv", "[", "new", "_", "argc", "++", "]", "=", "NULL", ";", "fork_execute", "(", "new", "_", "argv", "[", "<NUM_LIT>", "]", ",", "CONST_CAST", "(", "char", "*", "*", ",", "new", "_", "argv", ")", ",", "false", ")", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "objcopy", "<STR_LIT>", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "-L", "<STR_LIT>", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "symbols", "[", "<NUM_LIT>", "]", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "-L", "<STR_LIT>", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "symbols", "[", "<NUM_LIT>", "]", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "-L", "<STR_LIT>", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "symbols", "[", "<NUM_LIT>", "]", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "out_obj_filename", ";", "new", "_", "argv", "[", "<NUM_LIT>", "]", "=", "NULL", ";", "fork_execute", "(", "new", "_", "argv", "[", "<NUM_LIT>", "]", ",", "CONST_CAST", "(", "char", "*", "*", ",", "new", "_", "argv", ")", ",", "false", ")", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCLEZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGEU", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGTZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCLTZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGTU", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VTST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHRs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHRu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHLLs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHLLu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHLLi", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHRN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VRSHRs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VRSHRu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VRSHRN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHLs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHLu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHLsu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHRNs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHRNu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHRNsu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQRSHRNs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQRSHRNu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQRSHRNsu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VGETLANEu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VGETLANEs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMOVIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMVNIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMOVFPIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VDUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VDUPLANE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VREV64", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VREV32", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VREV16", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VZIP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VUZP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VTRN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VTBL1", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VTBL2", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMULLs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMULLu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::UMLAL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::SMLAL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::BUILD_VECTOR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::FMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::FMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::BFI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VORRIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VBICIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VBSL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD2DUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD3DUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD4DUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD1_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD2_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD3_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD4_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD2LN_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD3LN_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD4LN_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD2DUP_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD3DUP_UPD" ]

[ "empty", "(", ")", ")", "{" ]

[ "MachineBasicBlock", "::", "iterator", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "{", "break", ";", "}", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", ")", "{", "return", "true", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "UnCondBrIter", "=", "I", ";", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "::", "<STR_LIT>", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", "." ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", "(", "any_shift", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "any_shift", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "any_shift", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "STriw_shl_V4", ":" ]

[ "int", "NVOpcode", "=", "Hexagon", "::", "getNewValueOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NVOpcode", ">=", "<NUM_LIT>", ")", "return", "NVOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown .new type", "<STR_LIT>", ")", ";", "case", "Hexagon", "::", "STrib_shl_V4", ":", "return", "Hexagon", "::", "STrib_shl_nv_V4", ";", "case", "Hexagon", "::", "STrih_shl_V4", ":", "return", "Hexagon", "::", "STrih_shl_nv_V4", ";", "case", "Hexagon", "::", "STriw_f", ":", "return", "Hexagon", "::", "STriw_nv_V4", ";", "case", "Hexagon", "::", "STriw_indexed_f", ":", "return", "Hexagon", "::", "STriw_indexed_nv_V4", ";", "case", "Hexagon", "::" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";" ]

[ "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "Mips", "::", "SC", "||", "Inst", ".", "getOpcode", "(", ")", "==", "Mips", "::", "SCD", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";" ]

[ "}" ]

[ "Register", "getVGPRForAGPRCopy", "(", ")", "const", "{", "return", "VGPRForAGPRCopy", ";" ]

[ "SrcReg", ")", ",", "SrcSubReg", ")", ";" ]

[ "}", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "DstRC", "==", "&", "AMDGPU", "::", "M0RegRegClass", "||", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "==", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "return", "false", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "MRI", ".", "getRegClass", "(" ]

[ "From", ")", ";" ]

[ "MVT", "::", "SimpleValueType", "From", "=", "getSimpleType", "(", "V", "->", "getType", "(", ")", ")", ";", "MVT", "::", "SimpleValueType", "To", "=", "getLegalType", "(" ]

[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")" ]

[ "}" ]

[ "static", "DecodeStatus", "DecodePredNoALOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", ">=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

[ "RegionEnd", "=", "llvm", "::", "prior", "(", "RegionEnd", ")", ";" ]

[ "}", "}", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "unsigned", "RemainingCount", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "RegionEnd", ";", "for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "RemainingCount", ")", "{", "if", "(", "TII", "->", "isSchedulingBoundary", "(", "llvm", "::", "prior", "(", "I", ")", ",", "MBB", ",", "Fn", ")", ")", "break", ";", "}", "I", "=", "MBB", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "RegionEnd", ")", "{" ]

[ "(", ")", ",", "dl", ",", "MVT", "::", "i16", ")", ";" ]

[ "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "MemOp", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "dl", ",", "MVT", "::", "i16", ")", ";", "MemOp", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "PtrOff", ",", "Arg", ",", "SizeNode", ",", "Flags", ".", "getNonZeroByValAlign", "(", ")", ",", "false", ",", "true", ",", "nullptr", ",", "std", "::", "nullopt", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "else", "{", "MemOp", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "MemOpChains", ".", "push_back", "(", "MemOp", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "SDValue", "InGlue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal" ]

[ "static", "inline", "bool", "bpf_address_base_p", "(", "rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "(", "REGNO", "(", "x", ")", "<", "<NUM_LIT>", "||", "(", "!", "strict", "&&", "REGNO", "(", "x", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", ")", ";", "}" ]

[ "Return", "`", "true", "'", "if", "the", "given", "RTX", "X", "is", "a", "valid", "base", "for", "an", "indirect", "memory", "access", ".", "STRICT", "has", "the", "same", "meaning", "than", "in", "bpf_legitimate_address_p", "." ]

[ ",", "_", "_", "bu", ".", "_", "_", "o", ",", "_", "_", "c", ")", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3_lanev2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a" ]

[ "}", ";" ]

[ "SDValue", "LanaiTargetLowering", "::", "LowerSRL_PARTS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "VTBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "ShOpLo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShOpHi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NegatedPlus32", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "ShAmt", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "i32", ",", "NegatedPlus32", ",", "Zero", ",", "ISD", "::", "SETLE", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "ShOpHi", ",", "ShAmt", ")", ";", "Hi", "=", "DAG", ".", "getSelect", "(", "dl", ",", "MVT", "::", "i32", ",", "SetCC", ",", "Zero", ",", "Hi", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "ShOpLo", ",", "ShAmt", ")", ";", "Lo", "=", "DAG", ".", "getSelect", "(", "dl", ",", "MVT", "::", "i32", ",", "SetCC", ",", "Hi", ",", "Lo", ")", ";", "SDValue", "CarryBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",", "MVT", "::", "i32", ",", "ShOpHi", ",", "NegatedPlus32", ")", ";", "SDValue", "ShiftIsZero", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "i32", ",", "ShAmt", ",", "Zero", ",", "ISD", "::", "SETEQ", ")", ";", "Lo", "=", "DAG", ".", "getSelect", "(", "dl", ",", "MVT", "::", "i32", ",", "ShiftIsZero", ",", "Lo", ",", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "i32", ",", "Lo", ",", "CarryBits", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi" ]

[ "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";" ]

[ "if", "(", "func", "->", "getName", "(", ")", "==", "<STR_LIT>", "printf", "<STR_LIT>", "||", "func", "->", "getName", "(", ")", "==", "<STR_LIT>", "puts", "<STR_LIT>", ")", "{", "decl", "+=", "<STR_LIT>", ".extern .func (.param .b32 __param_1) vprintf (.param .b", "<STR_LIT>", ";", "if", "(", "ST", ".", "is64Bit", "(", ")", ")" ]

[ "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "Reg", ";", "if", "(", "(", "Reg", "=", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", ")", "return", "Reg", ";", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "Accesses", ";", "if", "(", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ ",", "MSA128BOpnd", ">", ";" ]

[ "class", "CLEI_U_B_DESC", ":", "MSA_I5_DESC_BASE", "<", "<STR_LIT>", ",", "vsetule_v16i8", ",", "vsplati8_uimm5" ]

[ "EmitLabel", "(", "FnStart", ")", ";" ]

[ "void", "ARMELFStreamer", "::", "emitFnStart", "(", ")", "{", "assert", "(", "FnStart", "==", "<NUM_LIT>", ")", ";", "FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";" ]

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "bend", ";", "++", "bop", ")", "{" ]

[ "unsigned", "aop_reg", "=", "a", "->", "getOperand", "(", "aop", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "mend", "=", "getLastRealOperand", "(", "m", ")", ";", "for", "(", "unsigned", "mop", "=", "<NUM_LIT>", ";", "mop", "<", "mend", ";", "++", "mop", ")", "{", "bool", "mop_is_reg", "=", "m", "->", "getOperand", "(", "mop", ")", ".", "isReg", "(", ")", ";", "if", "(", "!", "mop_is_reg", ")", "continue", ";", "bool", "mop_is_def", "=", "m", "->", "getOperand", "(", "mop", ")", ".", "isDef", "(", ")", ";", "unsigned", "mop_reg", "=", "m", "->", "getOperand", "(", "mop", ")", ".", "getReg", "(", ")", ";", "if", "(", "aop_is_def", "&&", "(", "mop_reg", "==", "aop_reg", ")", ")", "return", "true", ";", "else", "if", "(", "mop_is_def", "&&", "(", "mop_reg", "==", "aop_reg", ")", ")", "return", "true", ";", "}", "}", "if", "(", "a_is_memory", "&&", "m", "->", "mayStore", "(", ")", ")", "return", "true", ";", "}", "for", "(", "unsigned", "aop", "=", "<NUM_LIT>", ";", "aop", "<", "aend", ";", "++", "aop", ")", "{", "if", "(", "a", "->", "getOperand", "(", "aop", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "aop_reg", "=", "a", "->", "getOperand", "(", "aop", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "bop", "=", "<NUM_LIT>", ";", "bop", "<" ]

[ "}" ]

[ "const", "uint32_t", "*", "SystemZRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "SystemZSubtarget", "*", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "SystemZCallingConventionRegisters", "*", "Regs", "=", "Subtarget", "->", "getSpecialRegisters", "(", ")", ";", "return", "Regs", "->", "getCallPreservedMask", "(", "MF", ",", "CC", ")", ";" ]

[ "MF", ")", ")", ";" ]

[ "Reserved", ".", "set", "(", "Z80", "::", "FLAGS", ")", ";", "Reserved", ".", "set", "(", "getFrameRegister", "(" ]

[ "}" ]

[ "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Fixup", ".", "getValue", "(", ")", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLSCALL", ")", "offset", "=", "<NUM_LIT>", ";", "uint32_t", "signBit", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "I1Bit", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "J1Bit", "=", "(", "I1Bit", "^", "<NUM_LIT>", ")", "^", "signBit", ";", "uint32_t", "I2Bit", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "J2Bit", "=", "(", "I2Bit", "^", "<NUM_LIT>", ")", "^", "signBit", ";", "uint32_t", "imm10HBits", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "imm10LBits", "=", "(", "offset", "&", "<NUM_LIT>", ")", ";", "uint32_t", "FirstHalf", "=", "(", "(", "(", "uint16_t", ")", "signBit", "<<", "<NUM_LIT>", ")", "|", "(", "uint16_t", ")", "imm10HBits", ")", ";", "uint32_t", "SecondHalf", "=", "(", "(", "(", "uint16_t", ")", "J1Bit", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint16_t", ")", "J2Bit", "<<", "<NUM_LIT>", ")", "|", "(", "(", "uint16_t", ")", "imm10LBits", ")", "<<", "<NUM_LIT>", ")", ";", "return", "joinHalfWords", "(", "FirstHalf", ",", "SecondHalf", ",", "Endian", "==", "support", "::", "little", ")", ";", "}", "case", "ARM", "::", "fixup_thumb_adr_pcrel_10", ":", "case", "ARM", "::", "fixup_arm_thumb_cp", ":", "assert", "(", "STI", "!=", "nullptr", ")", ";", "if", "(", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "FeatureThumb2", "]", "&&", "IsResolved", ")", "{", "const", "char", "*", "FixupDiagnostic", "=", "reasonForFixupRelaxation", "(", "Fixup", ",", "Value", ")", ";", "if", "(", "FixupDiagnostic", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "FixupDiagnostic", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "return", "(", "(", "Value", "-", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "ARM", "::", "fixup_arm_thumb_cb", ":", "{", "if", "(", "(", "int64_t", ")", "Value", "<", "<NUM_LIT>", "||", "Value", ">", "<NUM_LIT>", "||", "Value", "&", "<NUM_LIT>", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "out of range pc-relative fixup value", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "uint32_t", "Binary", "=", "(", "Value", "-", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "return", "(", "(", "Binary", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Binary", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "}", "case", "ARM", "::", "fixup_arm_thumb_br", ":", "assert", "(", "STI", "!=", "nullptr", ")", ";", "if", "(", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "FeatureThumb2", "]", "&&", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV8MBaselineOps", "]", ")", "{", "const", "char", "*", "FixupDiagnostic", "=", "reasonForFixupRelaxation", "(", "Fixup", ",", "Value", ")", ";", "if", "(", "FixupDiagnostic", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "FixupDiagnostic", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "return", "(", "(", "Value", "-", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "ARM", "::", "fixup_arm_thumb_bcc", ":", "assert", "(", "STI", "!=", "nullptr", ")", ";", "if", "(", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "FeatureThumb2", "]", ")", "{", "const", "char", "*", "FixupDiagnostic", "=", "reasonForFixupRelaxation", "(", "Fixup", ",", "Value", ")", ";", "if", "(", "FixupDiagnostic", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "FixupDiagnostic", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "return", "(", "(", "Value", "-", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "ARM", "::", "fixup_arm_pcrel_10_unscaled", ":", "{", "Value", "=", "Value", "-", "<NUM_LIT>", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "(", "int64_t", ")", "Value", "<", "<NUM_LIT>", ")", "{", "Value", "=", "-", "Value", ";", "isAdd", "=", "false", ";", "}", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "out of range pc-relative fixup value", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "Value", "=", "(", "Value", "&", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "Value", "|", "(", "isAdd", "<<", "<NUM_LIT>", ")", ";", "}", "case", "ARM", "::", "fixup_arm_pcrel_10", ":", "Value", "=", "Value", "-", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "ARM", "::", "fixup_t2_pcrel_10", ":", "{", "Value", "=", "Value", "-", "<NUM_LIT>", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "(", "int64_t", ")", "Value", "<", "<NUM_LIT>", ")", "{", "Value", "=", "-", "Value", ";", "isAdd", "=", "false", ";", "}", "Value", ">>=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "out of range pc-relative fixup value", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "Value", "|=", "isAdd", "<<", "<NUM_LIT>", ";", "if", "(", "Kind", "==", "ARM", "::", "fixup_t2_pcrel_10", ")", "return", "swapHalfWords", "(", "Value", ",", "Endian", "==", "support", "::", "little", ")", ";", "return", "Value", ";", "}", "case", "ARM", "::", "fixup_arm_pcrel_9", ":", "Value", "=", "Value", "-", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "ARM", "::", "fixup_t2_pcrel_9", ":", "{", "Value", "=", "Value", "-", "<NUM_LIT>", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "(", "int64_t", ")", "Value", "<", "<NUM_LIT>", ")", "{", "Value", "=", "-", "Value", ";", "isAdd", "=", "false", ";", "}", "if", "(", "Value", "&", "<NUM_LIT>", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "invalid value for this fixup", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "Value", ">>=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "out of range pc-relative fixup value", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";" ]

[ "}" ]

[ "static", "SDValue", "getAddOneOp", "(", "const", "SDNode", "*", "V", ")", "{", "if", "(", "V", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "return", "isOneConstant", "(", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "?", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";" ]

[ "<FIXS>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "EmitConstant", "(", "<NUM_LIT>", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "elseEmitConstant", "(", "<NUM_LIT>", "|", "encodeRegisterP0Op", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "EmitConstant", "(", "<NUM_LIT>", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "elseEmitConstant", "(", "<NUM_LIT>", "|", "encodeRegisterOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EmitConstant", "(", "<NUM_LIT>", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", "|", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "EmitConstant", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", "elseEmitConstant", "(", "<NUM_LIT>", "|", "encodeRegisterOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "<FIXE>", "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EmitConstant", "(", "<NUM_LIT>", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "EmitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", "else", "{", "EmitConstant", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EmitConstant", "(", "<NUM_LIT>", "|", "encodeRnOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EmitConstant", "(", "<NUM_LIT>", "|", "encodeRnOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "<FIXE>" ]

[ "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "EmitConstant", "(", "<NUM_LIT>", "|", "encodeRegisterP0Op", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "EmitConstant", "(", "<NUM_LIT>", "|", "encodeRegisterOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "{", "<BUGE>", "EmitConstant", "(", "<NUM_LIT>", "|", "(", "encodeAxOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "EmitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "<BUGS>", "}", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "{", "EmitConstant", "(", "<NUM_LIT>", "|", "encodeRegisterOp", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "<NUM_LIT>", ",", "OS", ")", ";", "<BUGE>", "EmitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "<BUGS>", "}", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";" ]

[ "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "ppc", "<STR_LIT>", ",", "<STR_LIT>", "ppc440", "<STR_LIT>", ",", "<STR_LIT>", "ppc601", "<STR_LIT>", ",", "<STR_LIT>", "ppc602", "<STR_LIT>", ",", "<STR_LIT>", "ppc603", "<STR_LIT>", ",", "<STR_LIT>", "ppc7400", "<STR_LIT>", ",", "<STR_LIT>", "ppc750", "<STR_LIT>", ",", "<STR_LIT>", "ppc970", "<STR_LIT>", ",", "<STR_LIT>", "ppc64", "<STR_LIT>", "}", ";", "unsigned", "Directive", "=", "Subtarget", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Subtarget", ".", "isGigaProcessor", "(", ")", "&&", "Directive", "<", "PPC", "::", "DIR_970", ")", "Directive", "=", "PPC", "::", "DIR_970", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", "&&", "Directive", "<", "PPC", "::", "DIR_7400", ")", "Directive", "=", "PPC", "::", "DIR_7400", ";", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", "&&", "Directive", "<", "PPC", "::", "DIR_64", ")", "Directive", "=", "PPC", "::", "DIR_64", ";", "assert", "(", "Directive", "<=", "PPC", "::", "DIR_64", "&&", "<STR_LIT>", "Directive out of range.", "<STR_LIT>", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.machine ", "<STR_LIT>", "+", "Twine", "(", "CPUDirectives", "[", "Directive", "]", ")", ")", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", "__TEXT", "<STR_LIT>", ",", "<STR_LIT>", "__picsymbolstub1", "<STR_LIT>", ",", "MCSectionMachO", "::" ]

[ "}" ]

[ "static", "bool", "nios2_simple_const_p", "(", "const_rtx", "cst", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "cst", ")", ";", "return", "SMALL_INT", "(", "val", ")", "||", "SMALL_INT_UNSIGNED", "(", "val", ")", "||", "UPPER16_INT", "(", "val", ")", ";" ]

[ "void", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "ARM", "::", "GPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "STRi12", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "ARM", "::", "SPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VSTRS", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unknown reg class!", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "ARM", "::", "DPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VSTRD", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unknown reg class!", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "ARM", "::", "DPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VST1q64", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VSTMQIA", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unknown reg class!", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "ARM", "::", "QQPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VST1d64QPseudo", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VSTMDIA", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_0", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_1", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_2", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_3", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unknown reg class!", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "ARM", "::", "QQQQPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VSTMDIA", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_0", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_1", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_2", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_3", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_4", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_5", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_6", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "dsub_7", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unknown reg class!", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown reg class!", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

[ "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "RFP80RegClass", ")", "{" ]

[ "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "GR16RegClass", ")", "{", "Opc", "=", "X86", "::", "MOV16rm", ";", "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "GR8RegClass", ")", "{", "Opc", "=", "X86", "::", "MOV8rm", ";", "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "GR32_RegClass", ")", "{", "Opc", "=", "X86", "::", "MOV32_rm", ";", "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "GR16_RegClass", ")", "{", "Opc", "=", "X86", "::", "MOV16_rm", ";" ]

[ "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ";" ]

[ "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Can't currently support varsize stack frame", "<STR_LIT>", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", "Can't insert epilogue before non-ret insn", "<STR_LIT>", ")", ";", "const", "TMS320C64XInstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "TMS320C64XSubtarget", ">", "(", ")", ".", "enablePostRAScheduler", "(", ")", ")", "{", "TMS320C64XInstrInfo", "::", "addFormOp", "(", "TMS320C64XInstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "MBBI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "TMS320C64XInstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "TMS320C64XInstrInfo", "::", "addFormOp", "(", "TMS320C64XInstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "}", "else", "{", "TMS320C64XInstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", "," ]

[ "}" ]

[ "class", "FixedCondBranchRI", "<", "CondVariant", "V", ",", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", "=", "null_frag", ">", ":", "InstRIc", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "brtarget16", ":", "$", "RI2", ")", ",", "!", "subst", "(", "<STR_LIT>", ",", "V", ".", "suffix", ",", "mnemonic", ")", "#", "<STR_LIT>", ",", "[", "(", "operator", "bb", ":", "$", "RI2", ")", "]", ">", "{", "let", "isAsmParserOnly", "=", "V", ".", "alternate", ";", "let", "AsmVariantName", "=", "V", ".", "asmvariant", ";", "let", "M1", "=", "V", ".", "ccmask", ";" ]

[ "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";" ]

[ "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "<NUM_LIT>", ")", ";" ]

[ ",", "record_p", ")", ";" ]

[ "default_print_patchable_function_entry", "(", "asm_out_file", ",", "patch_area_size" ]

[ "(", "neg", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "<FIXS>", "boolAMDGPUAsmParser", "::", "validateConstantBusLimitations", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "<FIXE>" ]

[ "}", "}", "<BUGS>", "bool", "AMDGPUAsmParser", "::", "validateConstantBusLimitations", "(", "const", "MCInst", "&", "Inst", ")", "{", "<BUGE>", "const", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "unsigned", "ConstantBusUseCount", "=", "<NUM_LIT>", ";", "unsigned", "NumLiterals", "=", "<NUM_LIT>", ";", "unsigned", "LiteralSize", ";" ]

[ "void", "init", "(", "VLIWMachineScheduler", "*", "dag", ",", "const", "TargetSchedModel", "*", "smodel", ")", "{", "DAG", "=", "dag", ";", "SchedModel", "=", "smodel", ";", "IssueCount", "=", "<NUM_LIT>", ";", "}" ]

[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]

[ "<FIXS>", "const", "TargetRegisterInfo", "*", "TRI", ",", "Register", "VReg", ")", "const", "override", ";", "<FIXE>", "<FIXS>", "const", "TargetRegisterInfo", "*", "TRI", ",", "Register", "VReg", ")", "const", "override", ";", "<FIXE>" ]

[ "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "<BUGS>", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "override", ";", "<BUGE>", "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "<BUGS>", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "override", ";", "<BUGE>", "bool", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "override", ";" ]

[ "&&", "LastMI", ")", ";" ]

[ "const", "SIRegisterInfo", "&", "RI", "=", "TII", ".", "getRegisterInfo", "(", ")", ";", "ArrayRef", "<", "int16_t", ">", "BaseIndices", "=", "RI", ".", "getRegSplitParts", "(", "RC", ",", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineInstr", "*", "FirstMI", "=", "nullptr", ",", "*", "LastMI", "=", "nullptr", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "BaseIndices", ".", "size", "(", ")", ";", "++", "Idx", ")", "{", "int16_t", "SubIdx", "=", "BaseIndices", "[", "Idx", "]", ";", "Register", "Reg", "=", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIdx", ")", ";", "unsigned", "Opcode", "=", "AMDGPU", "::", "S_MOV_B32", ";", "Register", "Src", "=", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ";", "bool", "AlignedDest", "=", "(", "(", "Reg", "-", "AMDGPU", "::", "SGPR0", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "AlignedSrc", "=", "(", "(", "Src", "-", "AMDGPU", "::", "SGPR0", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "AlignedDest", "&&", "AlignedSrc", "&&", "(", "Idx", "+", "<NUM_LIT>", "<", "BaseIndices", ".", "size", "(", ")", ")", ")", "{", "unsigned", "Channel", "=", "RI", ".", "getChannelFromSubReg", "(", "SubIdx", ")", ";", "SubIdx", "=", "RI", ".", "getSubRegFromChannel", "(", "Channel", ",", "<NUM_LIT>", ")", ";", "Opcode", "=", "AMDGPU", "::", "S_MOV_B64", ";", "Idx", "++", ";", "}", "LastMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIdx", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "!", "FirstMI", ")", "FirstMI", "=", "LastMI", ";", "if", "(", "!", "Forward", ")", "I", "--", ";", "}", "assert", "(", "FirstMI" ]

[ "initializeAVRRelaxMemPass", "(", "PR", ")", ";" ]

[ "auto", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeAVRExpandPseudoPass", "(", "PR", ")", ";" ]