Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
LLVM
SystemZ
CPP
stmt_completion
CPU
629,500
[ ")", ";" ]
[ "if", "(", "Cost", "!=", "-", "<NUM_LIT>", ")", "return", "Cost", ";", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind" ]
LLVM
X86
CPP
program_repair
CPU
629,501
[ "<FIXS>", "if", "(", "VT", "==", "MVT", "::", "v2f64", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ")", ";", "<FIXE>" ]
[ "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "&&", "SVOp", "->", "getSplatIndex", "(", ")", "==", "<NUM_LIT>", "&&", "V2IsUndef", ")", "{", "<BUGS>", "if", "(", "VT", "==", "MVT", "::", "v2f64", ")", "{", "<STR_LIT>", "::", "<STR_LIT>", "Opcode", "=", "getSubtarget", "(", ")", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "getTargetShuffleNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ")", ";", "}", "<BUGE>", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ")", ";", "}" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
629,502
[ "(", ")", ";" ]
[ "return", "HasMadMacF32Insts", "||", "!", "isGCN" ]
LLVM
Videocore
CPP
stmt_completion
DSP
629,503
[ "KindToken", ";" ]
[ "virtual", "bool", "isToken", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "Kind", "==" ]
LLVM
CellSPU
TD
stmt_completion
MPU
629,504
[ "<", "GPRC", ">", ";" ]
[ "def", "r128", ":", "LoadAForm" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
629,505
[ ")", ";" ]
[ "void", "SPIRVInstPrinter", "::", "printLoopControl", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{", "unsigned", "e", "=", "static_cast", "<", "unsigned", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "e" ]
LLVM
Hexagon
TD
stmt_completion
DSP
629,506
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
GCC
rs6000
MD
stmt_completion
CPU
629,507
[ "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "VEC_F", "(" ]
GCC
arm
CPP
next_suggestion
CPU
629,508
[ "}" ]
[ "vshrq_n_s32", "(", "int32x4_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vshrs_nv4si", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,509
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
629,510
[ "_", "_", "A", ",", "long", "long", "_", "_", "B", ",", "long", "long", "_", "_", "C", ",", "long", "long", "_", "_", "D", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_set_epi64x", "(", "long", "long" ]
GCC
gcn
MD
next_suggestion
GPU
629,511
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC
rs6000
MD
next_suggestion
CPU
629,512
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_truncate", ":", "SF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
Patmos
CPP
program_repair
VLIW
629,513
[ "<FIXS>", "auto", "target_header", "=", "get_header_of", "(", "dep_edge", "->", "second", ")", ";", "<FIXE>" ]
[ "cond_neg", "=", "target", "!=", "dep_edge", "->", "second", "?", "!", "cond_neg", ":", "cond_neg", ";", "<BUGS>", "auto", "target_header", "=", "get_header_of", "(", "dep_edge", "->", "second", ",", "LI", ")", ";", "<BUGE>" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
629,514
[ ")", ")", ")", ";", "}" ]
[ "bool", "isS17Imm", "(", ")", "const", "{", "return", "Kind", "==", "Expression", "||", "(", "Kind", "==", "Immediate", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
629,515
[ "++", "InsertPos", ";" ]
[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "Changed", "=", "true", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "InsertPos", "->", "isEHLabel", "(", ")", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
629,516
[ "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Pd4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd4", "{", "<NUM_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
629,517
[ "for", "(", "auto", "Table", ":", "Tables", ")", "{" ]
[ "CommentStream", "=", "&", "CS", ";", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "Fail", ";", "Size", "=", "<NUM_LIT>", ";", "uint32_t", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "const", "uint8_t", "*", "Tables", "[", "]", "=", "{", "DecoderTable32", ",", "DecoderTableFallback32", "}", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,518
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vaddub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
629,519
[ "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ",", "i32imm", ")", ";" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "AddSubImmNegOperand", ";" ]
LLVM
CSKY
CPP
program_repair
CPU
629,520
[ "<FIXS>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "emitToStreamer", "(", "Out", ",", "Inst", ")", ";", "<FIXE>" ]
[ "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "<BUGS>", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGE>", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "Register sequence is not valid. 'r4-r7' expected", "<STR_LIT>", ")", ";", "}", "Inst", ".", "setOpcode", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGS>", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGE>", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "msb must be greater or equal to lsb", "<STR_LIT>", ")", ";", "<BUGS>", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGE>", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "msb must be greater or equal to lsb", "<STR_LIT>", ")", ";", "<BUGS>", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGE>", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "||", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<NUM_LIT>", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "n must be in range [0,32]", "<STR_LIT>", ")", ";", "}", "<BUGS>", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "<BUGE>", "return", "false", ";", "}" ]
GCC
sparc
MD
next_suggestion
CPU
629,521
[ "<STR_LIT>" ]
[ "(", "ne", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
629,522
[ "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "_", "_", "builtin_ia32_vcvtph2qq256_mask", "(", "_", "_", "A", ",", "_", "mm256_avx512_setzero_si256", "(", ")", "," ]
GCC
powerpcspe
CPP
next_suggestion
CPU
629,523
[ "return", "(", "(", "qword", ")", "(", "dd", ".", "v", ")", ")", ";" ]
[ "bb", ".", "v", "=", "(", "vec_double2", ")", "(", "b", ")", ";", "cc", ".", "v", "=", "(", "vec_double2", ")", "(", "c", ")", ";", "dd", ".", "d", "[", "<NUM_LIT>", "]", "=", "aa", ".", "d", "[", "<NUM_LIT>", "]", "*", "bb", ".", "d", "[", "<NUM_LIT>", "]", "+", "cc", ".", "d", "[", "<NUM_LIT>", "]", ";", "dd", ".", "d", "[", "<NUM_LIT>", "]", "=", "aa", ".", "d", "[", "<NUM_LIT>", "]", "*", "bb", ".", "d", "[", "<NUM_LIT>", "]", "+", "cc", ".", "d", "[", "<NUM_LIT>", "]", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
629,524
[ "]", ">", ";" ]
[ "def", "VLD1q64HighQPseudo", ":", "VLDQQQQPseudo", "<", "IIC_VLD1x4", ">", ",", "Sched", "<", "[", "WriteVLD4" ]
LLVM
BPF
CPP
stmt_completion
Virtual ISA
629,525
[ "PointeeType", ")", "{" ]
[ "void", "BTFTypeDerived", "::", "setPointeeType", "(", "uint32_t" ]
LLVM
TVM
CPP
next_suggestion
Virtual ISA
629,526
[ "continue", ";" ]
[ "if", "(", "Changes", ".", "empty", "(", ")", ")", "return", ";", "auto", "it", "=", "std", "::", "next", "(", "Changes", ".", "begin", "(", ")", ")", ";", "while", "(", "it", "!=", "Changes", ".", "end", "(", ")", ")", "{", "if", "(", "it", "==", "Changes", ".", "begin", "(", ")", ")", "{", "++", "it", ";", "continue", ";", "}", "auto", "prevIt", "=", "std", "::", "prev", "(", "it", ")", ";", "auto", "cur", "=", "it", "->", "first", ";", "auto", "prev", "=", "prevIt", "->", "first", ";", "if", "(", "auto", "curXchg", "=", "std", "::", "get_if", "<", "xchgTop", ">", "(", "&", "cur", ")", ")", "{", "if", "(", "auto", "topXchg", "=", "std", "::", "get_if", "<", "xchgTop", ">", "(", "&", "prev", ")", ")", "{", "if", "(", "*", "curXchg", "==", "*", "topXchg", ")", "{", "auto", "nextIdx", "=", "prevIt", "-", "Changes", ".", "begin", "(", ")", ";", "Changes", ".", "erase", "(", "prevIt", ",", "std", "::", "next", "(", "it", ")", ")", ";", "it", "=", "Changes", ".", "begin", "(", ")", "+", "nextIdx", ";" ]
LLVM
Mips
TD
next_suggestion
CPU
629,527
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sa", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
629,528
[ "$", "Vd", ",", "V128", ":", "$", "Vn", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "v4i32rz", ")", "V128", ":" ]
GCC
m32r
CPP
stmt_completion
MPU
629,529
[ "==", "LO_SUM", ")", "return", "true", ";" ]
[ "if", "(", "GET_CODE", "(", "addr", ")" ]
GCC
avr
MD
stmt_completion
MPU
629,530
[ "UNSPEC_FMULSU", ")", ")" ]
[ "(", "set", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "unspec", ":", "HI", "[", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "]" ]
LLVM
ARM
CPP
stmt_completion
CPU
629,531
[ ":" ]
[ "case", "ISD", "::", "SETUEQ", ":", "CondCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CondCode2", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGT", ":", "CondCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGE", ":", "CondCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLT", ":", "case", "ISD", "::", "SETULT", ":", "CondCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLE", ":", "case", "ISD", "::", "SETULE", ":", "CondCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETNE" ]
LLVM
AArch64
TD
stmt_completion
CPU
629,532
[ "Re", ",", "OpImm", ":", "$", "Index", ")", ",", "asmop", "#", "<STR_LIT>", "#", "ResS", "#", "<STR_LIT>", "#", "OpS", "#", "<STR_LIT>", "#", "EleOpS", "#", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", "{" ]
[ "class", "NI_2VE", "<", "bit", "q", ",", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ",", "string", "ResS", ",", "string", "OpS", ",", "string", "EleOpS", ",", "Operand", "OpImm", ",", "RegisterOperand", "ResVPR", ",", "RegisterOperand", "OpVPR", ",", "RegisterOperand", "EleOpVPR", ">", ":", "NeonI_2VElem", "<", "q", ",", "u", ",", "size", ",", "opcode", ",", "(", "outs", "ResVPR", ":", "$", "Rd", ")", ",", "(", "ins", "ResVPR", ":", "$", "src", ",", "OpVPR", ":", "$", "Rn", ",", "EleOpVPR", ":", "$" ]
GCC
i386
CPP
stmt_completion
CPU
629,533
[ ",", "(", "_", "_", "v16hi", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_srav_epi16", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psrav16hi_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "B" ]
GCC
aarch64
MD
next_suggestion
CPU
629,534
[ "(", "V3x4BF", "<STR_LIT>", ")", "(", "V3x8BF", "<STR_LIT>", ")" ]
[ "(", "V2x4HF", "<STR_LIT>", ")", "(", "V2x8HF", "<STR_LIT>", ")", "(", "V2x2SF", "<STR_LIT>", ")", "(", "V2x4SF", "<STR_LIT>", ")", "(", "V2x1DF", "<STR_LIT>", ")", "(", "V2x2DF", "<STR_LIT>", ")", "(", "V2x4BF", "<STR_LIT>", ")", "(", "V2x8BF", "<STR_LIT>", ")", "(", "V3x8QI", "<STR_LIT>", ")", "(", "V3x16QI", "<STR_LIT>", ")", "(", "V3x4HI", "<STR_LIT>", ")", "(", "V3x8HI", "<STR_LIT>", ")", "(", "V3x2SI", "<STR_LIT>", ")", "(", "V3x4SI", "<STR_LIT>", ")", "(", "V3x1DI", "<STR_LIT>", ")", "(", "V3x2DI", "<STR_LIT>", ")", "(", "V3x4HF", "<STR_LIT>", ")", "(", "V3x8HF", "<STR_LIT>", ")", "(", "V3x2SF", "<STR_LIT>", ")", "(", "V3x4SF", "<STR_LIT>", ")", "(", "V3x1DF", "<STR_LIT>", ")", "(", "V3x2DF", "<STR_LIT>", ")" ]
GCC
v850
CPP
code_generation
MPU
629,535
[ "static", "tree", "v850_handle_interrupt_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute only applies to functions", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}" ]
[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
629,536
[ "fixup_ppc_br24", ":" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown fixup kind!", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "FK_Data_8", ":", "case", "PPC", "::", "fixup_ppc_toc", ":", "return", "Value", ";", "case", "PPC", "::", "fixup_ppc_lo14", ":", "case", "PPC", "::", "fixup_ppc_toc16_ds", ":", "return", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "case", "PPC", "::", "fixup_ppc_brcond14", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "PPC", "::" ]
GCC
i386
CPP
program_repair
CPU
629,537
[ "<FIXS>", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]
[ "intVOIDmode_compare_op", "(", "op", ",", "mode", ")", "register", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "return", "GET_CODE", "(", "op", ")", "==", "COMPARE", "&&", "GET_MODE", "(", "op", ")", "==", "VOIDmode", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,538
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
629,539
[ "(", "<NUM_LIT>", ")", ";" ]
[ "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "ValToCopy", "=", "Op", ".", "getOperand", "(", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "ST0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "ST1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "i64", ",", "ValToCopy", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "ValToCopy", ")", ";", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "X86MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "{", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "MVT", "::", "i64", ")", ")", ";", "FuncInfo", "->", "setSRetReturnReg", "(", "Reg", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "RAX", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue" ]
GCC
spu
CPP
next_suggestion
MPU
629,540
[ "}" ]
[ "static", "inline", "int", "vec_all_lt", "(", "vec_float4", "a", ",", "vec_float4", "b", ")", "{", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpgt", "(", "b", ",", "a", ")", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
629,541
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
program_repair
CPU
629,542
[ "<FIXS>", "return", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";", "<FIXE>" ]
[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "<BUGS>", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "!", "MFI", ".", "isMaxCallFrameSizeComputed", "(", ")", "||", "MFI", ".", "getMaxCallFrameSize", "(", ")", ">", "DefaultSafeSPDisplacement", ")", "return", "true", ";", "return", "false", ";", "<BUGE>", "}" ]
LLVM
ARM64
TD
stmt_completion
CPU
629,543
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,544
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
629,545
[ "<NUM_LIT>", ";" ]
[ "X86GNULDBackend", "::", "X86GNULDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ",", "GNUInfo", "*", "pInfo", ",", "Relocation", "::", "Type", "pCopyRel", ")", ":", "GNULDBackend", "(", "pConfig", ",", "pInfo", ")", ",", "m_pRelocator", "(", "NULL", ")", ",", "m_pPLT", "(", "NULL", ")", ",", "m_pRelDyn", "(", "NULL", ")", ",", "m_pRelPLT", "(", "NULL", ")", ",", "m_pDynamic", "(", "NULL", ")", ",", "m_pGOTSymbol", "(", "NULL", ")", ",", "m_CopyRel", "(", "pCopyRel", ")", "{", "llvm", "::", "Triple", "::", "ArchType", "arch", "=", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "getArch", "(", ")", ";", "assert", "(", "arch", "==", "llvm", "::", "Triple", "::", "x86", "||", "arch", "==", "llvm", "::", "Triple", "::", "x86_64", ")", ";", "if", "(", "arch", "==", "llvm", "::", "Triple", "::", "x86", "||", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "getEnvironment", "(", ")", "==", "llvm", "::", "Triple", "::", "GNUX32", ")", "{", "m_RelEntrySize", "=" ]
LLVM
AArch64
CPP
stmt_completion
CPU
629,546
[ "<STR_LIT>", ")", ";" ]
[ "if", "(", "!", "SchedModel", ".", "hasInstrSchedModel", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Skipping pass: no machine model present.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "const", "MachineOperand", "*", "BaseOp", ";", "int64_t", "Offset", ";", "bool", "OffsetIsScalable", ";", "if", "(", "TII", "->", "getMemOperandWithOffset", "(", "MI", ",", "BaseOp", ",", "Offset", ",", "OffsetIsScalable", ",", "TRI", ")", "&&", "BaseOp", "->", "isReg", "(", ")", ")", "{", "Register", "BaseReg", "=", "BaseOp", "->", "getReg", "(", ")", ";", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unpairing store ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n" ]
GCC
arm
MD
stmt_completion
CPU
629,547
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
powerpcspe
MD
next_suggestion
CPU
629,548
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
[ "UNSPEC_PREDICATE", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "eq", ":", "VEC_F", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "SI", "(", "reg", ":", "CC", "CR6_REGNO", ")" ]
LLVM
CellSPU
TD
stmt_completion
MPU
629,549
[ ",", "IntegerOp", ",", "pattern", ">", ";" ]
[ "class", "ORHIInst", "<", "dag", "OOL", ",", "dag", "IOL", ",", "list", "<", "dag", ">", "pattern", ">", ":", "RI10Form", "<", "<NUM_LIT>", ",", "OOL", ",", "IOL", ",", "<STR_LIT>" ]
GCC
aarch64
CPP
stmt_completion
CPU
629,550
[ "_", "vec", ",", "const", "int", "_", "_", "lane", ")", "{" ]
[ "vld1q_lane_s32", "(", "const", "int32_t", "*", "_", "_", "src", ",", "int32x4_t", "_" ]
LLVM
SystemZ
CPP
code_generation
CPU
629,551
[ "bool", "SystemZInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "splitMove", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "splitMove", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "splitMove", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "splitMove", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandZExtPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandZExtPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandLOCPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandLOCPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandLOCPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIEPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "bool", "DestIsHigh", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "bool", "SrcIsHigh", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "SrcIsHigh", "==", "DestIsHigh", ")", "MI", ".", "setDesc", "(", "get", "(", "DestIsHigh", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "else", "{", "MI", ".", "setDesc", "(", "get", "(", "DestIsHigh", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "^", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "splitAdjDynAlloc", "(", "MI", ")", ";", "return", "true", ";", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "expandLoadStackGuard", "(", "&", "MI", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}" ]
[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]
LLVM
IA64
TD
stmt_completion
CPU
629,552
[ "GR", ":", "$", "src", ",", "PR", ":", "$", "qp", ")", ",", "<STR_LIT>", ">", ",", "isA", ";" ]
[ "def", "CMOV", ":", "AForm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GR", ":", "$", "dst", ")", ",", "(", "ins", "GR", ":", "$", "src2", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,553
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
program_repair
CPU
629,554
[ "<FIXS>", "SectionKind", "Kind", "=", "CPE", ".", "getSectionKind", "(", "TM", ".", "getDataLayout", "(", ")", ")", ";", "<FIXE>" ]
[ "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MF", "->", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", "[", "CPID", "]", ";", "if", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "<BUGS>", "SectionKind", "Kind", "=", "CPE", ".", "getSectionKind", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "<BUGE>", "const", "Constant", "*", "C", "=", "CPE", ".", "Val", ".", "ConstVal", ";", "if", "(", "const", "MCSectionCOFF", "*", "S", "=", "dyn_cast", "MCSectionCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForConstant", "(", "Kind", ",", "C", ")", ")", ")", "{" ]
LLVM
SPIRV
CPP
program_repair
Virtual ISA
629,555
[ "<FIXS>", "void", "SPIRVEmitIntrinsics", "::", "preprocessCompositeConstants", "(", "IRBuilder", ">", "&", "B", ")", "{", "<FIXE>" ]
[ "}", "}", "<BUGS>", "void", "SPIRVEmitIntrinsics", "::", "preprocessCompositeConstants", "(", ")", "{", "<BUGE>", "std", "::", "queue", "Instruction", "*", ">", "Worklist", ";", "for", "(", "auto", "&", "I", ":", "instructions", "(", "F", ")", ")", "Worklist", ".", "push", "(", "&", "I", ")", ";" ]
GCC
i386
MD
stmt_completion
CPU
629,556
[ ":", "P", "SP_REG", ")", ")", ")", ")", "]", ")" ]
[ "(", "match_scratch", ":", "W", "<NUM_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", "P", "(", "reg", ":", "P", "SP_REG", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "(", "clobber", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "mem", ":", "W", "(", "post_inc", ":", "P", "(", "reg", ":", "P", "SP_REG", ")", ")", ")", ")", "(", "clobber", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "mem", ":", "W", "(", "post_inc", ":", "P", "(", "reg" ]
LLVM
Cpu0
CPP
code_generation
CPU
629,557
[ "void", "Cpu0AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrinterDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isPseudo", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Pseudo opcode found in EmitInstruction()", "<STR_LIT>", ")", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "*", "I", ",", "TmpInst0", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst0", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}" ]
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
LLVM
Hexagon
CPP
stmt_completion
DSP
629,558
[ "(", ")", ";" ]
[ "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">" ]
GCC
rs6000
CPP
stmt_completion
CPU
629,559
[ ";" ]
[ "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "<NUM_LIT>", ";", "return", "RS6000_STARTING_FRAME_OFFSET" ]
GCC
mips
CPP
next_suggestion
CPU
629,560
[ "if", "(", "mips_hard_regno_mode_ok", "(", "FP_REG_FIRST", ",", "mode", ")", ")", "{" ]
[ "if", "(", "hard_reg_set_intersect_p", "(", "left", ",", "reg_class_contents", "[", "(", "int", ")", "ST_REGS", "]", ")", ")", "{", "if", "(", "mips_hard_regno_mode_ok", "(", "ST_REG_FIRST", ",", "mode", ")", ")", "size", "=", "MIN", "(", "size", ",", "<NUM_LIT>", ")", ";", "left", "&=", "~", "reg_class_contents", "[", "ST_REGS", "]", ";", "}", "if", "(", "hard_reg_set_intersect_p", "(", "left", ",", "reg_class_contents", "[", "(", "int", ")", "FP_REGS", "]", ")", ")", "{" ]
LLVM
AArch64
TD
next_suggestion
CPU
629,561
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";" ]
[ "class", "BaseTestBranch", "<", "RegisterClass", "regtype", ",", "Operand", "immtype", ",", "bit", "op", ",", "string", "asm", ",", "SDNode", "node", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt", ",", "immtype", ":", "$", "bit_off", ",", "am_tbrcond", ":", "$", "target", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "node", "regtype", ":", "$", "Rt", ",", "immtype", ":", "$", "bit_off", ",", "bb", ":", "$", "target", ")", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "bit_off", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
mips
MD
stmt_completion
CPU
629,562
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
Mips
CPP
stmt_completion
CPU
629,563
[ ")", ")", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";" ]
[ "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "O", "<<", "utohexstr", "(", "(", "Value", "&", "(", "<NUM_LIT>", "<<", "(", "i", "*", "<NUM_LIT>", ")" ]
LLVM
XCore
CPP
stmt_completion
MPU
629,564
[ "DAG", ")", ";" ]
[ "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "MVT", "::", "i32", ")", ";", "if", "(", "DAG", ".", "isVerifiedDebugInfoDesc", "(", "Op", ")", ")", "return", "GA", ";", "return", "getGlobalAddressWrapper", "(", "GA", ",", "GV", "," ]
LLVM
Lanai
CPP
next_suggestion
CPU
629,565
[ "}" ]
[ "FunctionPass", "*", "llvm", "::", "createLanaiISelDag", "(", "LanaiTargetMachine", "&", "TM", ")", "{", "return", "new", "LanaiDAGToDAGISel", "(", "TM", ")", ";" ]
LLVM
NMX
CPP
next_suggestion
VLIW
629,566
[ "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";" ]
[ "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "support", "::", "little", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}" ]
GCC
s390
MD
next_suggestion
MPU
629,567
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "VI_HW_HSD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEC_PACK", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
629,568
[ "]", ">", ";" ]
[ "def", "Z28", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "Q28", ",", "Z28_HI", "]", ">", ",", "DwarfRegNum", "<", "[", "<NUM_LIT>" ]
LLVM
ECLair
CPP
stmt_completion
MPU
629,569
[ ";" ]
[ "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM" ]
LLVM
CSKY
CPP
next_suggestion
CPU
629,570
[ "}" ]
[ "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "TII", "->", "getBranchDestBlock", "(", "*", "MI", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "IsCond", ")", "return", "fixupUnconditionalBr", "(", "Br", ")", ";", "return", "fixupConditionalBr", "(", "Br", ")", ";" ]
GCC
i386
CPP
next_suggestion
CPU
629,571
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cmpge_epu32_mask", "(", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "X", ",", "_", "_", "m128i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "X", ",", "(", "_", "_", "v4si", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "_", "_", "M", ")", ";" ]
GCC
vax
CPP
stmt_completion
CPU
629,572
[ ")", ";" ]
[ "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "vax_add_reg_cfa_offset", "(", "insn", ",", "<NUM_LIT>", ",", "arg_pointer_rtx", ")", ";", "vax_add_reg_cfa_offset", "(", "insn", ",", "<NUM_LIT>", ",", "frame_pointer_rtx", ")", ";", "vax_add_reg_cfa_offset", "(", "insn", ",", "<NUM_LIT>", ",", "pc_rtx", ")", ";", "offset", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "{", "vax_add_reg_cfa_offset", "(", "insn", ",", "offset", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "frame_pointer_rtx", ",", "offset", ")", ")", ";", "size", "=", "get_frame_size", "(", ")", ";", "size", "-=", "STARTING_FRAME_OFFSET", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")" ]
GCC
cris
MD
stmt_completion
MPU
629,573
[ "]", ")" ]
[ "(", "define_constants", "[", "(", "CRIS_CCR_INTERRUPT_BIT", "<NUM_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,574
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
629,575
[ "MQPR", ":", "$", "val1", ")", ",", "(", "v8i16", "MQPR", ":", "$", "val2", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "ARMVMLALVAu", "tGPREven", ":", "$", "Rda", ",", "tGPROdd", ":", "$", "Rdb", ",", "(", "v8i16", "MQPR", ":", "$", "val1", ")", ",", "(", "v8i16", "MQPR", ":", "$", "val2", ")", ")", ",", "(", "MVE_VMLALDAVau16", "tGPREven", ":", "$", "Rda", ",", "tGPROdd", ":", "$", "Rdb", ",", "(", "v8i16" ]
GCC
alpha
MD
stmt_completion
MPU
629,576
[ "gen_reg_rtx", "(", "DImode", ")" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "DI", "(", "ne", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,577
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC
nds32
MD
next_suggestion
CPU
629,578
[ "emit_insn", "(", "gen_zunpkd810_imp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "emit_insn", "(", "gen_zunpkd810_imp_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
629,579
[ "let", "VectorPred", "=", "<NUM_LIT>", ";" ]
[ "let", "Itinerary", "=", "IIC_LoadComplexOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
sh
MD
stmt_completion
CPU
629,580
[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "plus", ":", "DI", "(", "and", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC
epiphany
MD
next_suggestion
MPU
629,581
[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
[ "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
s390
CPP
next_suggestion
MPU
629,582
[ "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_epilogue_target", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-epilogue-target%> requires integer in range 0-4095", "<STR_LIT>", ")", ";" ]
[ "if", "(", "TARGET_CPU_VX_P", "(", "opts", ")", ")", "opts", "->", "x_target_flags", "|=", "MASK_OPT_VX", ";", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_OPT_VX", ";", "}", "if", "(", "!", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_DFP_P", "(", "opts", ")", ")", "opts", "->", "x_target_flags", "|=", "MASK_HARD_DFP", ";", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_HARD_DFP_P", "(", "opts", "->", "x_target_flags", ")", "&&", "!", "TARGET_DFP_P", "(", "opts", ")", ")", "{", "if", "(", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "!", "TARGET_CPU_DFP_P", "(", "opts", ")", ")", "error", "(", "<STR_LIT>", "hardware decimal floating-point instructions", "<STR_LIT>", "<STR_LIT>", " not available on %s", "<STR_LIT>", ",", "processor_table", "[", "(", "int", ")", "opts", "->", "x_s390_arch", "]", ".", "name", ")", ";", "if", "(", "!", "TARGET_ZARCH_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "hardware decimal floating-point instructions", "<STR_LIT>", "<STR_LIT>", " not available in ESA/390 mode", "<STR_LIT>", ")", ";", "}", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_SOFT_FLOAT_P", "(", "opts_set", "->", "x_target_flags", ")", "&&", "TARGET_SOFT_FLOAT_P", "(", "opts", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", "&&", "TARGET_HARD_DFP_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "%<-mhard-dfp%> cannot be used in conjunction with ", "<STR_LIT>", "<STR_LIT>", "%<-msoft-float%>", "<STR_LIT>", ")", ";", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_BACKCHAIN_P", "(", "opts", "->", "x_target_flags", ")", "&&", "TARGET_PACKED_STACK_P", "(", "opts", "->", "x_target_flags", ")", "&&", "TARGET_HARD_FLOAT_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "%<-mbackchain%> %<-mpacked-stack%> %<-mhard-float%> are not ", "<STR_LIT>", "<STR_LIT>", "supported in combination", "<STR_LIT>", ")", ";", "if", "(", "opts", "->", "x_s390_stack_size", ")", "{", "if", "(", "opts", "->", "x_s390_stack_guard", ">=", "opts", "->", "x_s390_stack_size", ")", "error", "(", "<STR_LIT>", "stack size must be greater than the stack guard value", "<STR_LIT>", ")", ";", "else", "if", "(", "opts", "->", "x_s390_stack_size", ">", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "stack size must not be greater than 64k", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "opts", "->", "x_s390_stack_guard", ")", "error", "(", "<STR_LIT>", "%<-mstack-guard%> implies use of %<-mstack-size%>", "<STR_LIT>", ")", ";", "if", "(", "!", "DISP_IN_RANGE", "(", "(", "<NUM_LIT>", "<<", "param_stack_clash_protection_probe_interval", ")", ")", ")", "param_stack_clash_protection_probe_interval", "=", "<NUM_LIT>", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_prologue_check", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-prologue-check%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_prologue_target", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-prologue-target%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_epilogue_check", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-epilogue-check%> requires integer in range 0-4095", "<STR_LIT>", ")", ";" ]
LLVM
OR1K
CPP
stmt_completion
CPU
629,583
[ "(", ")", "const", "{" ]
[ "virtual", "const", "char", "*", "getPassName" ]
GCC
tilepro
CPP
next_suggestion
VLIW
629,584
[ "emit_insn", "(", "gen_auli_pcrel", "(", "tilepro_got_rtx", "(", ")", ",", "tilepro_got_rtx", "(", ")", ",", "got_symbol", ",", "text_label_symbol", ")", ")", ";" ]
[ "int", "or", "ig_flag_pic", "=", "flag_pic", ";", "rtx", "got_symbol", "=", "tilepro_got_symbol", "(", ")", ";", "rtx", "text_label_symbol", "=", "tilepro_text_label_symbol", "(", ")", ";", "rtx", "text_label_rtx", "=", "tilepro_text_label_rtx", "(", ")", ";", "flag_pic", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_insn_lnk_and_label", "(", "text_label_rtx", ",", "text_label_symbol", ")", ")", ";", "emit_insn", "(", "gen_addli_pcrel", "(", "tilepro_got_rtx", "(", ")", ",", "text_label_rtx", ",", "got_symbol", ",", "text_label_symbol", ")", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,585
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC
s390
MD
next_suggestion
MPU
629,586
[ "(", "unspec", ":", "VI_HW_QHS", "[", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AVR
CPP
next_suggestion
MPU
629,587
[ "OS", ".", "write_zeros", "(", "Count", ")", ";" ]
[ "bool", "AVRAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "assert", "(", "(", "Count", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "NOP instructions must be 2 bytes", "<STR_LIT>", ")", ";" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
629,588
[ ";" ]
[ "class", "Enc64", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst" ]
GCC
rs6000
MD
next_suggestion
CPU
629,589
[ "{" ]
[ "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>" ]
GCC
arm
MD
program_repair
CPU
629,590
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "minus", ":", "SF", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
R600
TD
next_suggestion
GPU
629,591
[ "}" ]
[ "def", "SEL", ":", "OperandWithDefaultOps", "<", "i32", ",", "(", "ops", "(", "i32", "-", "<NUM_LIT>", ")", ")", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,592
[ "}" ]
[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM
R600
CPP
stmt_completion
GPU
629,593
[ ".", "convertToFloat", "(", ")", ";" ]
[ "int32_t", "I", ";", "float", "F", ";", "}", "Imm", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "Imm", ".", "I", "=", "MO", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "Imm", ".", "F", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
629,594
[ "<NUM_LIT>", ">", ";" ]
[ "def", "MVE_VORN", ":", "MVE_bit_ops", "<", "<STR_LIT>", ",", "<NUM_LIT>", "," ]
GCC
pru
CPP
code_generation
CPU
629,595
[ "static", "void", "pru_reorg_loop", "(", "rtx_insn", "*", "insns", ")", "{", "rtx_insn", "*", "insn", ";", "struct", "pru_doloop", "*", "loops", ",", "*", "loop", ";", "struct", "pru_doloop_begin", "*", "begin", ";", "struct", "pru_doloop_end", "*", "end", ";", "size_t", "tmpsz", ";", "if", "(", "cfun", "->", "machine", "->", "doloop_tags", "==", "<NUM_LIT>", ")", "return", ";", "tmpsz", "=", "sizeof", "(", "loops", "[", "<NUM_LIT>", "]", ")", "*", "cfun", "->", "machine", "->", "doloop_tags", ";", "loops", "=", "(", "struct", "pru_doloop", "*", ")", "alloca", "(", "tmpsz", ")", ";", "memset", "(", "loops", ",", "<NUM_LIT>", ",", "sizeof", "(", "loops", "[", "<NUM_LIT>", "]", ")", "*", "cfun", "->", "machine", "->", "doloop_tags", ")", ";", "for", "(", "insn", "=", "insns", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_doloop_begin_internalhi", ":", "case", "CODE_FOR_doloop_begin_internalsi", ":", "insn_extract", "(", "insn", ")", ";", "loop", "=", "&", "loops", "[", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "]", ";", "tmpsz", "=", "sizeof", "(", "struct", "pru_doloop_begin", ")", ";", "begin", "=", "(", "struct", "pru_doloop_begin", "*", ")", "alloca", "(", "tmpsz", ")", ";", "begin", "->", "next", "=", "loop", "->", "begin", ";", "begin", "->", "insn", "=", "insn", ";", "begin", "->", "loop_count", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "begin", "->", "counter", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "loop", "->", "begin", "=", "begin", ";", "break", ";", "case", "CODE_FOR_doloop_end_internalhi", ":", "case", "CODE_FOR_doloop_end_internalsi", ":", "insn_extract", "(", "insn", ")", ";", "loop", "=", "&", "loops", "[", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "]", ";", "tmpsz", "=", "sizeof", "(", "struct", "pru_doloop_end", ")", ";", "end", "=", "(", "struct", "pru_doloop_end", "*", ")", "alloca", "(", "tmpsz", ")", ";", "end", "->", "insn", "=", "insn", ";", "end", "->", "fallthrough", "=", "next_real_insn", "(", "insn", ")", ";", "end", "->", "counter", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "label", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "scratch", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "if", "(", "loop", "->", "end", "!=", "<NUM_LIT>", "&&", "simplejump_p", "(", "end", "->", "fallthrough", ")", ")", "{", "end", "->", "next", "=", "loop", "->", "end", "->", "next", ";", "loop", "->", "end", "->", "next", "=", "end", ";", "}", "else", "{", "end", "->", "next", "=", "loop", "->", "end", ";", "loop", "->", "end", "=", "end", ";", "}", "break", ";", "}", "for", "(", "loop", "=", "loops", ";", "loop", "<", "loops", "+", "cfun", "->", "machine", "->", "doloop_tags", ";", "loop", "++", ")", "if", "(", "pru_repeat_loop_p", "(", "loop", ")", ")", "{", "rtx_code_label", "*", "repeat_label", ";", "rtx", "label_ref", ";", "rtx", "loop_rtx", ";", "repeat_label", "=", "gen_label_rtx", "(", ")", ";", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "repeat_label", ")", ";", "machine_mode", "loop_mode", "=", "GET_MODE", "(", "loop", "->", "begin", "->", "loop_count", ")", ";", "if", "(", "loop_mode", "==", "VOIDmode", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "loop", "->", "begin", "->", "loop_count", ")", ")", ";", "gcc_assert", "(", "UBYTE_INT", "(", "INTVAL", "(", "loop", "->", "begin", "->", "loop_count", ")", ")", ")", ";", "loop_mode", "=", "SImode", ";", "}", "gcc_assert", "(", "loop_mode", "==", "HImode", "||", "loop_mode", "==", "SImode", ")", ";", "loop_rtx", "=", "gen_pruloop", "(", "loop_mode", ",", "loop", "->", "begin", "->", "loop_count", ",", "label_ref", ")", ";", "emit_insn_before", "(", "loop_rtx", ",", "loop", "->", "begin", "->", "insn", ")", ";", "delete", "_", "insn", "(", "loop", "->", "begin", "->", "insn", ")", ";", "pru_insert_loop_label_last", "(", "loop", "->", "end", "->", "insn", ",", "repeat_label", ",", "loop", "->", "end", "->", "next", "!=", "<NUM_LIT>", ")", ";", "emit_insn_before", "(", "gen_pruloop_end", "(", ")", ",", "loop", "->", "end", "->", "insn", ")", ";", "for", "(", "insn", "=", "NEXT_INSN", "(", "loop", "->", "end", "->", "insn", ")", ";", "insn", "!=", "next_real_insn", "(", "loop", "->", "end", "->", "insn", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "LABEL_P", "(", "insn", ")", "&&", "LABEL_NUSES", "(", "insn", ")", ">", "<NUM_LIT>", ")", "emit_insn_before", "(", "gen_nop_loop_guard", "(", ")", ",", "loop", "->", "end", "->", "insn", ")", ";", "}", "delete", "_", "insn", "(", "loop", "->", "end", "->", "insn", ")", ";", "for", "(", "end", "=", "loop", "->", "end", "->", "next", ";", "end", "!=", "<NUM_LIT>", ";", "end", "=", "end", "->", "next", ")", "{", "rtx_insn", "*", "new", "jmp", ";", "new", "jmp", "=", "emit_jump_insn_before", "(", "gen_jump", "(", "repeat_label", ")", ",", "end", "->", "insn", ")", ";", "JUMP_LABEL", "(", "new", "jmp", ")", "=", "repeat_label", ";", "delete", "_", "insn", "(", "end", "->", "insn", ")", ";", "delete", "_", "insn", "(", "end", "->", "fallthrough", ")", ";", "}", "}", "else", "{", "for", "(", "begin", "=", "loop", "->", "begin", ";", "begin", "!=", "<NUM_LIT>", ";", "begin", "=", "begin", "->", "next", ")", "{", "insn", "=", "gen_move_insn", "(", "copy_rtx", "(", "begin", "->", "counter", ")", ",", "copy_rtx", "(", "begin", "->", "loop_count", ")", ")", ";", "emit_insn_before", "(", "insn", ",", "begin", "->", "insn", ")", ";", "delete", "_", "insn", "(", "begin", "->", "insn", ")", ";", "}", "for", "(", "end", "=", "loop", "->", "end", ";", "end", "!=", "<NUM_LIT>", ";", "end", "=", "end", "->", "next", ")", "{", "rtx", "reg", ";", "start_sequence", "(", ")", ";", "reg", "=", "end", "->", "counter", ";", "if", "(", "!", "REG_P", "(", "reg", ")", "||", "REGNO", "(", "reg", ")", ">", "LAST_NONIO_GP_REGNUM", ")", "{", "reg", "=", "end", "->", "scratch", ";", "emit_move_insn", "(", "copy_rtx", "(", "reg", ")", ",", "copy_rtx", "(", "end", "->", "counter", ")", ")", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "copy_rtx", "(", "reg", ")", ",", "copy_rtx", "(", "reg", ")", ",", "constm1_rtx", ")", ")", ";", "if", "(", "reg", "!=", "end", "->", "counter", ")", "emit_move_insn", "(", "copy_rtx", "(", "end", "->", "counter", ")", ",", "copy_rtx", "(", "reg", ")", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_cbranchsi4", "(", "gen_rtx_NE", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ",", "reg", ",", "const0_rtx", ",", "end", "->", "label", ")", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "end", "->", "label", ";", "LABEL_NUSES", "(", "end", "->", "label", ")", "++", ";", "insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "insn", ",", "end", "->", "insn", ")", ";", "delete", "_", "insn", "(", "end", "->", "insn", ")", ";", "}", "}", "}" ]
[ "The", "main", "repeat", "reorg", "function", ".", "See", "comment", "above", "for", "details", "." ]
GCC
msp430
MD
stmt_completion
MPU
629,596
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
code_generation
CPU
629,597
[ "bool", "MipsConstantIslands", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "MaxDisp", ")", "{", "unsigned", "PCAdj", "=", "<NUM_LIT>", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Branch of destination ", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "<STR_LIT>", " from ", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", " max delta=", "<STR_LIT>", "<<", "MaxDisp", "<<", "<STR_LIT>", " from ", "<STR_LIT>", "<<", "getOffsetOf", "(", "MI", ")", "<<", "<STR_LIT>", " to ", "<STR_LIT>", "<<", "DestOffset", "<<", "<STR_LIT>", " offset ", "<STR_LIT>", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "{", "if", "(", "BrOffset", "-", "DestOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return", "false", ";", "}" ]
[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]
LLVM
ARM
TD
next_suggestion
CPU
629,598
[ "}" ]
[ "class", "VST4LNWB", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "DPR", ":", "$", "src4", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST4lnu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
629,599
[ "<STR_LIT>", ";" ]
[ "class", "VpuInst_MOV_DUAL_GROUP", "<", "bits", "<", "<NUM_LIT>", ">", "Opc", ",", "string", "Asmstr", ",", "Operand", "Pred", ">", ":", "VectorInstShort", "<", "Opc", ",", "Asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dst", ")", ";", "let", "InOperandList", "=", "(", "ins", "VRF", ":", "$", "src", ",", "i32imm", ":", "$", "imm", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]