Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtn1_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_f6fe0b", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]

[ "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vmaddwev_d_wu", "(", "_", "_", "m128i", "_", "<NUM_LIT>", "," ]

[ "<FIXS>", "if", "(", "msp430_hwmult_type", "==", "MSP430_HWMULT_AUTO", ")", "<FIXE>" ]

[ "if", "(", "i", "<NUM_LIT>", ")", "{", "<BUGS>", "if", "(", "msp430_hwmult_type", "==", "AUTO", ")", "<BUGE>", "{", "if", "(", "msp430_warn_mcu", ")", "{" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

[ "class", "LoadStore8RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "ins", ",", "outs", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "(", "const", "_", "_", "m256h", "*", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvtneeph_ps" ]

[ "else", "{" ]

[ "}", "else", "{", "rtx", "extension_dst", "=", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "extension_dst", ")", "!=", "SImode", ")", "extension_dst", "=", "simplify_gen_subreg", "(", "SImode", ",", "extension_dst", ",", "GET_MODE", "(", "extension_dst", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "modified_between_p", "(", "extension_dst", ",", "insn", ",", "use_at_insn", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "use_as_extended_reg: dest reg %d of extending insn %d is ", "<STR_LIT>", "<STR_LIT>", "modified, inserting a reg-reg copy\\n", "<STR_LIT>", ",", "REGNO", "(", "extension_dst", ")", ",", "INSN_UID", "(", "insn", ")", ")", ";", "rtx", "r", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn_after", "(", "gen_move_insn", "(", "r", ",", "extension_dst", ")", ",", "insn", ")", ";", "return", "r", ";", "}" ]

[ ")", ";" ]

[ "Attribute", "TuneAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "tune-cpu", "<STR_LIT>", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "CPUAttr", ".", "isValid", "(", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "TuneCPU", "=", "TuneAttr", ".", "isValid", "(", ")", "?", "TuneAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "CPU", ";", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "std", "::", "string", "Key", "=", "CPU", "+", "TuneCPU", "+", "FS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F" ]

[ "override", "{" ]

[ "const", "AArch64InstrInfo", "*", "getInstrInfo", "(", ")", "const" ]

[ "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheX86_32Target", "(", ")", ",", "createX86_32AsmBackend", ")", ";" ]

[ "for", "(", "Target", "*", "T", ":", "{", "&", "getTheX86_32Target", "(", ")", ",", "&", "getTheX86_64Target", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createX86MCAsmInfo", ")", ";", "RegisterMCAdjustCodeGenOptsFn", "Y", "(", "*", "T", ",", "adjustCodeGenOpts", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createX86MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createX86MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "X86_MC", "::", "createX86MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createX86MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createX86MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createX86WinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createX86MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createX86MCRelocationInfo", ")", ";", "}" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "SPIRV OCL Regularizer", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "}", ")" ]

[ "{", "c6x_expand_epilogue", "(", "true", ")", "DONE" ]

[ "emit_insn", "(", "gen_vec_setv2hi_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

[ "gcc_unreachable", "(", ")", "HOST_WIDE_INT", "elem", "=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<", "<", "pos" ]

[ ")", "{" ]

[ "bool", "isMul4", "=", "(", "Bytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "isTwoAddr", "=", "false", ";", "bool", "DstNotEqBase", "=", "false", ";", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "int", "Opc", "=", "<NUM_LIT>", ";", "int", "ExtraOpc", "=", "<NUM_LIT>", ";", "if", "(", "DestReg", "==", "BaseReg", "&&", "BaseReg", "==", "ARM", "::", "SP", ")", "{", "assert", "(", "isMul4", "&&", "<STR_LIT>", "Thumb sp inc / dec size must be multiple of 4!", "<STR_LIT>", ")", ";", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "Opc", "=", "isSub", "?", "ARM", "::", "tSUBspi", ":", "ARM", "::", "tADDspi", ";", "isTwoAddr", "=", "true", ";", "}", "else", "if", "(", "!", "isSub", "&&", "BaseReg", "==", "ARM", "::", "SP", ")", "{", "if", "(", "!", "isMul4", ")", "{", "Bytes", "&=", "~", "<NUM_LIT>", ";", "ExtraOpc", "=", "ARM", "::", "tADDi3", ";", "}", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "Opc", "=", "ARM", "::", "tADDrSPi", ";", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "<NUM_LIT>", ";", "Opc", "=", "isSub", "?", "ARM", "::", "tSUBi8", ":", "ARM", "::", "tADDi8", ";", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "ARM", "::", "SP", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "NumMIs", ">", "Threshold" ]

[ ",", "DAG", ")", ";" ]

[ "int", "BFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "BaseLoc", ")", "->", "getIndex", "(", ")", ";", "int", "FS", "=", "MFI", "->", "getObjectSize", "(", "FI", ")", ";", "int", "BFS", "=", "MFI", "->", "getObjectSize", "(", "BFI", ")", ";", "if", "(", "FS", "!=", "BFS", "||", "FS", "!=", "(", "int", ")", "Bytes", ")", "return", "false", ";", "return", "MFI", "->", "getObjectOffset", "(", "FI", ")", "==", "(", "MFI", "->", "getObjectOffset", "(", "BFI", ")", "+", "Dist", "*", "Bytes", ")", ";", "}", "SDValue", "Base1", "=", "Loc", ",", "Base2", "=", "BaseLoc", ";", "int64_t", "Offset1", "=", "<NUM_LIT>", ",", "Offset2", "=", "<NUM_LIT>", ";", "getBaseWithConstantOffset", "(", "Loc", ",", "Base1", ",", "Offset1", ",", "DAG", ")", ";", "getBaseWithConstantOffset", "(", "BaseLoc", ",", "Base2", ",", "Offset2" ]

[ "(", "XORPSrm", "VR128", ":", "$", "src1", ",", "addr", ":", "$", "src2", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "X86fxor", "VR128", ":", "$", "src1", ",", "(", "memopv4f32", "addr", ":", "$", "src2", ")", ")", "," ]

[ "return", ";" ]

[ "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "else", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "llvm", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "-", "Offset", ")", ";", "else", "BuildMI", "(", "MBB", ",", "llvm", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";" ]

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

[ "}" ]

[ "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "getARMRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "<NUM_LIT>", ")", ";", "Binary", "|=", "<NUM_LIT>", "<<", "RegNum", ";", "}", "emitWordLE", "(", "Binary", ")", ";" ]

[ "CalculateTailCallArgDest", "(", "DAG", ",", "MF", ",", "false", ",", "Arg", ",", "SPDiff", ",", "LocMemOffset", ",", "TailCallArguments", ")", ";" ]

[ "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "TailCallArgumentInfo", ",", "<NUM_LIT>", ">", "TailCallArguments", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "j", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "(", "j", "<", "ByValArgLocs", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", "Index out of bounds!", "<STR_LIT>", ")", ";", "CCValAssign", "&", "ByValVA", "=", "ByValArgLocs", "[", "j", "++", "]", ";", "assert", "(", "(", "VA", ".", "getValNo", "(", ")", "==", "ByValVA", ".", "getValNo", "(", ")", ")", "&&", "<STR_LIT>", "ValNo mismatch!", "<STR_LIT>", ")", ";", "unsigned", "LocMemOffset", "=", "ByValVA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "SDValue", "MemcpyCall", "=", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "SDValue", "NewCallSeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "MemcpyCall", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "CallSeqStart", ".", "getNode", "(", ")", ",", "NewCallSeqStart", ".", "getNode", "(", ")", ")", ";", "Chain", "=", "CallSeqStart", "=", "NewCallSeqStart", ";", "Arg", "=", "PtrOff", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{" ]

[ ")", "{" ]

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Def:\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "DefsIt", ".", "first", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Reachable uses:\\n", "<STR_LIT>", ")", ";", "for", "(", "const", "MachineInstr", "*", "MI", ":", "DefsIt", ".", "second" ]

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=" ]

[ "}" ]

[ "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";" ]

[ ",", "ES", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "TF", ")", ";" ]

[ "if", "(", "const", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "CP", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "TF", ")", ";", "if", "(", "const", "BlockAddressSDNode", "*", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetBlockAddress", "(", "BA", "->", "getBlockAddress", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "<NUM_LIT>", ",", "TF", ")", ";", "if", "(", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "bitcastToAPInt", "(", ")", ")", ";" ]

[ "return", "getFP64Imm", "(", "FPImm", "." ]

[ "}" ]

[ "if", "(", "_", "_", "get_cpuid_max", "(", "_", "_", "ext", ",", "<NUM_LIT>", ")", "<", "_", "_", "leaf", ")", "return", "<NUM_LIT>", ";", "_", "_", "cpuid", "(", "_", "_", "leaf", ",", "*", "_", "_", "eax", ",", "*", "_", "_", "ebx", ",", "*", "_", "_", "ecx", ",", "*", "_", "_", "edx", ")", ";", "return", "<NUM_LIT>", ";" ]

[ "++", ")", "{" ]

[ "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "isSpvIntrinsic", "(", "MI", ",", "Intrinsic", "::", "spv_switch", ")", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SwitchRegs", ".", "insert", "(", "Reg", ")", ";", "DefaultMBBs", "[", "Reg", "]", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ICMP", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "SwitchRegs", ".", "contains", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isPredicate", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "GR", "->", "getSPIRVTypeForVReg", "(", "Dst", ")", "==", "nullptr", ")", "{", "MIB", ".", "setInsertPt", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ")", ";", "Type", "*", "LLVMTy", "=", "IntegerType", "::", "get", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ";", "SPIRVType", "*", "SpirvTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "LLVMTy", ",", "MIB", ")", ";", "MRI", ".", "setRegClass", "(", "Dst", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "SpirvTy", ",", "Dst", ",", "MIB", ".", "getMF", "(", ")", ")", ";", "}", "Register", "CmpReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "PredOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "auto", "CC", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "PredOp", ".", "getPredicate", "(", ")", ")", ";", "assert", "(", "CC", "==", "CmpInst", "::", "ICMP_EQ", "&&", "MRI", ".", "hasOneUse", "(", "Dst", ")", "&&", "MRI", ".", "hasOneDef", "(", "CmpReg", ")", ")", ";", "uint64_t", "Val", "=", "getIConstVal", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "&", "MRI", ")", ";", "MachineInstr", "*", "CBr", "=", "MRI", ".", "use_begin", "(", "Dst", ")", "->", "getParent", "(", ")", ";", "assert", "(", "CBr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "CBr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", ";", "SwitchRegToMBB", "[", "CmpReg", "]", "[", "Val", "]", "=", "CBr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineInstr", "*", "NextMI", "=", "CBr", "->", "getNextNode", "(", ")", ";", "assert", "(", "NextMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "NextMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", ";", "MachineBasicBlock", "*", "NextMBB", "=", "NextMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "assert", "(", "NextMBB", "!=", "nullptr", ")", ";", "if", "(", "NextMBB", "->", "front", "(", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "(", "NextMBB", "->", "front", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "NextMBB", "->", "front", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "CmpReg", ")", ")", "DefaultMBBs", "[", "CmpReg", "]", "=", "NextMBB", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isSpvIntrinsic", "(", "MI", ",", "Intrinsic", "::", "spv_switch", ")", ")", "continue", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NumOp", "=", "MI", ".", "getNumExplicitOperands", "(", ")", ";", "SmallVector", "<", "const", "ConstantInt", "*", ",", "<NUM_LIT>", ">", "Vals", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "MBBs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOp", ";", "i" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

[ "Value", "*", "AArch64TargetLowering", "::", "getIRStackGuard", "(", "IRBuilderBase", "&", "IRB", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isTargetFuchsia", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "-", "<NUM_LIT>", ")", ";", "return", "TargetLowering", "::", "getIRStackGuard", "(", "IRB", ")", ";", "}" ]

[ "If", "the", "target", "has", "a", "standard", "location", "for", "the", "stack", "protector", "cookie", ",", "returns", "the", "address", "of", "that", "location", "." ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(" ]

[ ";" ]

[ "if", "(", "HasSPE", "&&", "IsPPC64", ")", "report_fatal_error", "(", "<STR_LIT>", "SPE is only supported for 32-bit targets.\\n", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "HasSPE", "&&", "(", "HasAltivec", "||", "HasQPX", "||", "HasVSX", "||", "HasFPU", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "SPE and traditional floating point cannot both be enabled.\\n", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "HasSPE", ")", "HasFPU", "=", "true", ";", "IsQPXStackUnaligned", "=", "QPXStackUnaligned", ";", "StackAlignment", "=", "getPlatformStackAlignment", "(", ")" ]

[ "}" ]

[ "*", "base", "=", "addr", ";", "*", "offset", "=", "const0_rtx", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "||", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "*", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";" ]

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

[ "_", "c", ",", "_", "_", "d", ")", ";" ]

[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vmla_lanev8hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

[ "ABI_VZEROUPPER", ")", "]", "UNSPEC_CALLEE_ABI", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "QI", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "unspec", "[", "(", "const_int" ]

[ "mm_set_pi64x", "(", "long", "long", "_", "_", "i", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "static", "void", "c4x_reorg", "(", "void", ")", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "int", "insn_code_number", ";", "rtx", "old", ";", "insn_code_number", "=", "recog_memoized", "(", "insn", ")", ";", "if", "(", "insn_code_number", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "insn_code_number", "==", "CODE_FOR_rptb_end", ")", "c4x_rptb_insert", "(", "insn", ")", ";", "old", "=", "insn", ";", "if", "(", "!", "INSN_DELETED_P", "(", "old", ")", ")", "insn", "=", "try_split", "(", "PATTERN", "(", "old", ")", ",", "old", ",", "<NUM_LIT>", ")", ";", "if", "(", "INSN_DELETED_P", "(", "old", ")", ")", "{", "PUT_CODE", "(", "old", ",", "NOTE", ")", ";", "NOTE_LINE_NUMBER", "(", "old", ")", "=", "NOTE_INSN_DELETED", ";", "NOTE_SOURCE_FILE", "(", "old", ")", "=", "<NUM_LIT>", ";", "}", "}", "}", "}" ]

[ "We", "need", "to", "use", "direct", "addressing", "for", "large", "constants", "and", "addresses", "that", "can", "not", "fit", "within", "an", "instruction", ".", "We", "must", "check", "for", "these", "after", "after", "the", "final", "jump", "optimization", "pass", ",", "since", "this", "may", "introduce", "a", "local_move", "insn", "for", "a", "SYMBOL_REF", ".", "This", "pass", "must", "come", "before", "delayed", "branch", "slot", "filling", "since", "it", "can", "generate", "additional", "instructions", ".", "This", "function", "also", "fixes", "up", "RTPB", "style", "loops", "that", "did", "n't", "get", "RC", "allocated", "as", "the", "loop", "counter", "." ]

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ ")", ",", "(", "_", "_", "mmask64", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_loadu_epi8", "(", "_", "_", "mmask64", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_loaddquqi512_mask", "(", "(", "const", "char", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v64qi", ")", "_", "mm512_setzero_si512", "(" ]

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ ":" ]

[ "return", "{", "AMDGPU", "::", "G_UMIN", ",", "AMDGPU", "::", "G_UMAX", ",", "AMDGPU", "::", "G_AMDGPU_UMED3", "}", ";", "case", "AMDGPU", "::", "G_FMAXNUM", ":", "case", "AMDGPU", "::", "G_FMINNUM", ":", "return", "{", "AMDGPU", "::", "G_FMINNUM", ",", "AMDGPU", "::", "G_FMAXNUM", ",", "AMDGPU", "::", "G_AMDGPU_FMED3", "}", ";", "case", "AMDGPU", "::", "G_FMAXNUM_IEEE" ]

[ "<FIXS>", "}", "<FIXE>" ]

[ "void", "adjustExtendedInstructions", "(", "MCInst", "&", "MCI", ",", "MCInst", "const", "&", "MCB", ")", "const", ";", "void", "addSubinstOperands", "(", "MCInst", "*", "MI", ",", "unsigned", "opcode", ",", "unsigned", "inst", ")", "const", ";", "}", ";", "<BUGS>", "}", "<BUGE>" ]

[ "<FIXS>", "<FIXE>", "<FIXS>", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<FIXE>" ]

[ "}", "<BUGS>", "SDValue", "SITargetLowering", "::", "ResourceDescriptorToi128", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i128", ")", "{", "return", "Op", ";", "}", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i128", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "}", "<BUGE>", "SDValue", "SITargetLowering", "::", "LowerSampleIntrinsic", "(", "unsigned", "Opcode", ",", "const", "SDValue", "&", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "ResourceDescriptorToi128", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ",", "<BUGE>", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}" ]

[ "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "SwiftWriteP1TwelveCyc", "]", ",", "(", "instregex" ]

[ "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VSHLL_imm", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bit", "th", ",", "Operand", "immtype", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_shift_imm", "<", "(", "outs", "MQPR", ":", "$", "Qd", ")", ",", "(", "ins", "MQPR", ":", "$", "Qm", ",", "immtype", ":", "$", "imm", ")", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "vpred_r", ",", "<STR_LIT>", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "VectorPred", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "PredAddress", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "VectorPred", ";" ]

[ "<STR_LIT>", "invalid conversion to %<__fpreg%>", "<STR_LIT>", ")", ";" ]

[ "if", "(", "TYPE_MODE", "(", "totype", ")", "==", "RFmode", "&&", "TYPE_MODE", "(", "fromtype", ")", "!=", "RFmode", ")", "return", "N_", "(" ]

[ "cfun", "->", "has_nonlocal_label", ")", ")", ";" ]

[ "if", "(", "!", "cfun", ")", "return", "TARGET_ACCUMULATE_OUTGOING_ARGS", ";", "return", "(", "TARGET_ACCUMULATE_OUTGOING_ARGS", "&&", "!", "(", "cfun", "->", "calls_setjmp", "||" ]

[ "const", "RegisterBank", "&", "RBCCR", "=", "getRegBank", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "const", "RegisterBank", "&", "RBFPR", "=", "getRegBank", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "(", "void", ")", "RBFPR", ";", "assert", "(", "RBFPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBFPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBFPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBFPR", ".", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "FPRs should hold up to 512-bit via QQQQ sequence", "<STR_LIT>", ")", ";", "createRegisterBank", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "CCR", "<STR_LIT>", ")", ";", "addRegBankCoverage", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ";" ]

[ "bool", "SITargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "const", "Function", "*", "ParentFn", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "AMDGPU", "::", "isEntryFunctionCC", "(", "ParentFn", "->", "getCallingConv", "(", ")", ")", ")", "return", "false", ";", "auto", "Attr", "=", "ParentFn", "->", "getFnAttribute", "(", "<STR_LIT>", "disable-tail-calls", "<STR_LIT>", ")", ";", "return", "(", "Attr", ".", "getValueAsString", "(", ")", "!=", "<STR_LIT>", "true", "<STR_LIT>", ")", ";", "}" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "==", "Instruction", "::", "UIToFP", ")", "{" ]

[ "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "{", "if", "(", "SrcScalarBits", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumUnpacks", "=", "getElSizeLog2Diff", "(", "Src", ",", "Dst", ")", ";", "unsigned", "NumSrcVectorOps", "=", "(", "NumUnpacks", ">", "<NUM_LIT>", "?", "(", "NumDstVectors", "-", "NumSrcVectors", ")", ":", "(", "NumDstVectors", "/", "<NUM_LIT>", ")", ")", ";", "return", "(", "NumUnpacks", "*", "NumDstVectors", ")", "+", "NumSrcVectorOps", ";", "}", "else", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", "||", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", "{", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "||", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "{", "if", "(", "SrcScalarBits", "==", "DstScalarBits", ")", "return", "NumDstVectors", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", "+", "NumDstVectors", ";", "}", "unsigned", "ScalarCost", "=", "getCastInstrCost", "(", "Opcode", ",", "Dst", "->", "getScalarType", "(", ")", ",", "Src", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "TotCost", "=", "VF", "*", "ScalarCost", ";", "bool", "NeedsInserts", "=", "true", ",", "NeedsExtracts", "=", "true", ";", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", ")", ")", "NeedsInserts", "=", "false", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", ")", "NeedsExtracts", "=", "false", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "Src", ",", "false", ",", "NeedsExtracts", ")", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "Dst", ",", "NeedsInserts", ",", "false", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "TotCost", "*=", "<NUM_LIT>", ";", "return", "TotCost", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPTrunc", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "VF", "+", "getScalarizationOverhead", "(", "Dst", ",", "true", ",", "false", ")", ";", "else", "return", "VF", "/", "<NUM_LIT>", "+", "std", "::", "max", "(", "<NUM_LIT>", "U", ",", "VF", "/", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPExt", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "{", "return", "VF", "*", "<NUM_LIT>", ";", "}", "return", "VF", "+", "getScalarizationOverhead", "(", "Src", ",", "false", ",", "true", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "Dst", "->", "isVectorTy", "(", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode" ]

[ "}" ]

[ "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "CONSTM1_RTX", "(", "<", "VPRED", ">", "mode", ")" ]

[ "}" ]

[ "return", "false", ";", "}", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "BranchInstrs", ";", "MachineInstr", "*", "LastInst", "=", "&", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "BranchInstrs", ".", "push_back", "(", "LastInst", ")", ";", "if", "(", "!", "getAnalyzableBrOpc", "(", "LastOpc", ")", ")", "return", "true", ";", "unsigned", "SecondLastOpc", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "SecondLastInst", "=", "nullptr", ";", "++", "I", ";", "while", "(", "I", "!=", "REnd", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "REnd", ")", "{", "SecondLastInst", "=", "&", "*", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "isUnpredicatedTerminator", "(", "*", "SecondLastInst", ")", "&&", "!", "getAnalyzableBrOpc", "(", "SecondLastOpc", ")", ")", "return", "true", ";", "}", "if", "(", "!", "SecondLastOpc", "||", "(", "SecondLastOpc", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "SecondLastOpc", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "SecondLastOpc", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "if", "(", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "AnalyzeCondBr", "(", "LastInst", ",", "LastOpc", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "if", "(", "++", "I", "!=", "REnd", "&&", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "return", "true", ";", "BranchInstrs", ".", "insert", "(", "BranchInstrs", ".", "begin", "(", ")", ",", "SecondLastInst", ")", ";", "if", "(", "SecondLastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "return", "true", ";", "}", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastInst", "->", "eraseFromParent", "(", ")", ";", "BranchInstrs", ".", "pop_back", "(", ")", ";", "return", "false", ";" ]

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "M2_mpyd_nac_ll_s0", ":", "T_M2_mpyd_acc", "<", "<NUM_LIT>", "," ]

[ "define_attr", "<STR_LIT>" ]

[ "(" ]

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtui_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "if", "(", "!", "no_rtl", ")", "{", "alias_set_type", "set", "=", "get_varargs_alias_set", "(", ")", ";", "rtx", "tmp", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "\\", "virtual_incoming_args_rtx", ",", "-", "STACK_POINTER_OFFSET", "-", "UNITS_PER_WORD", "*", "(", "TILEPRO_NUM_ARG_REGS", "-", "first_reg", ")", ")", ")", ";", "MEM_NOTRAP_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "tmp", ",", "set", ")", ";", "move_block_from_reg", "(", "first_reg", ",", "tmp", ",", "TILEPRO_NUM_ARG_REGS", "-", "first_reg", ")", ";" ]

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ ",", "FPR8", ":", "$", "Rn", ",", "sub_8", ")", ",", "shr_imm8", ":", "$", "Imm", ")", ",", "sub_8", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v1i8", "(", "srl", "(", "v1i8", "FPR8", ":", "$", "Rn", ")", ",", "(", "v1i8", "(", "Neon_vdup", "(", "i32", "(", "shr_imm8", ":", "$", "Imm", ")", ")", ")", ")", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "USHRvvi_8B", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")" ]

[ "}" ]

[ "const", "BPFRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";" ]

[ "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";" ]

[ "if", "(", "!", "X86SelectAddress", "(", "Ptr", ",", "AM", ")", ")", "return", "false", ";", "const", "X86InstrInfo", "&", "XII", "=", "(", "const", "X86InstrInfo", "&", ")", "TII", ";", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "LI", "->", "getType", "(", ")", ")", ";", "unsigned", "Alignment", "=", "LI", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "LI", "->", "getType", "(", ")", ")", ";" ]

[ ")", ")" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "ALLI", "[", "(", "not", ":", "ALLI", "(", "and", ":", "ALLI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_ATOMIC_OP" ]

[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineMemOperand.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/MC/MCDwarf.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Pass.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/CodeGen.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "#", "include", "algorithm", ">", "#", "include", "cassert", ">", "#", "include", "cstdint", ">", "#", "include", "iterator", ">", "#", "include", "limits", ">", "#", "include", "map", ">", "#", "include", "new", ">", "#", "include", "utility", ">", "#", "include", "vector", ">", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "HexagonRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "HexagonSubtarget.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "HexagonTargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/BitVector.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/PostOrderIterator.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/LivePhysRegs.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineDominators.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunction.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunctionPass.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineModuleInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachinePostDominators.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/RegisterScavenging.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/IR/Function.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/IR/Type.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/CommandLine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetInstrInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetOptions.h", "<STR_LIT>", "<BUGE>" ]

[ "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]

[ "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]

[ "_", "_", "a", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vcvtnq_sv8hi", "(" ]

[ "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_punpcklbw256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "A", ",", "(", "_", "_", "v32qi", ")", "_", "_", "B", ",", "(", "_", "_", "v32qi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")" ]

[ "<NUM_LIT>", ";" ]

[ "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "{", "if", "(", "reg_referenced_p", "(", "reg", ",", "PATTERN", "(", "insn", ")", ")", "||", "find_reg_fusage", "(", "insn", ",", "USE", ",", "reg", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "dead_or_set_p", "(", "insn", ",", "reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", ")", "{", "if", "(", "reg_referenced_p", "(", "reg", ",", "PATTERN", "(", "insn", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "dead_or_set_p", "(", "insn", ",", "reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "return" ]

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

[ ",", "SDNPOutGlue", "]", ">", ";" ]

[ "def", "callseq_end", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_CallSeqEnd", ",", "[", "SDNPHasChain", ",", "SDNPOptInGlue" ]

[ "(", "int16x8_t", ")", "_", "_", "b", ")", ";" ]

[ "_", "_", "arm_vcmpneq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcmpneq_v8hi", "(", "(", "int16x8_t", ")", "_", "_", "a", "," ]

[ "else", "{" ]

[ "Register", "SPIRVInstructionSelector", "::", "buildI32Constant", "(", "uint32_t", "Val", ",", "MachineInstr", "&", "I", ",", "const", "SPIRVType", "*", "ResType", ")", "const", "{", "const", "SPIRVType", "*", "SpvI32Ty", "=", "ResType", "?", "ResType", ":", "GR", ".", "getOrCreateSPIRVIntegerType", "(", "<NUM_LIT>", ",", "I", ",", "TII", ")", ";", "Register", "NewReg", ";", "NewReg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "MI", ";", "MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "MI", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "NewReg", ")", ".", "addUse", "(", "GR", ".", "getSPIRVTypeID", "(", "SpvI32Ty", ")", ")", ";", "}" ]

[ "<FIXS>", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", "operand is not an integer, invalid ", "<STR_LIT>", "<STR_LIT>", "operand code 'K'", "<STR_LIT>", ")", ";", "return", ";", "}", "<FIXE>" ]

[ "break", ";", "case", "'", "K", "'", ":", "<BUGS>", "gcc_assert", "(", "CONST_INT_P", "(", "x", ")", ")", ";", "<BUGE>", "if", "(", "INTVAL", "(", "x", ")", "&", "IX86_HLE_ACQUIRE", ")", "#", "ifdef", "HAVE_AS_IX86_HLE" ]

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "V", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEC_STORE_LEN", ")", ")", "]" ]

[ ";" ]

[ "bool", "isSpvIntrinsic", "(", "const", "MachineInstr", "&", "MI", ",", "Intrinsic", "::", "ID", "IntrinsicID", ")", "{", "if", "(", "const", "auto", "*", "GI", "=", "dyn_cast", "<", "GIntrinsic", ">", "(", "&", "MI", ")", ")", "return", "GI", "->", "is", "(", "IntrinsicID", ")", ";", "return", "false" ]

[ "Op", ".", "Reg", ".", "RegNum", "=", "DoubleRegs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";" ]

[ "unsigned", "regIdx", "=", "Reg", "-", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "regIdx", "%", "<NUM_LIT>", "||", "regIdx", ">", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "ADD64rr_alt", ":", "RI", "<", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins" ]

[ "return", "<STR_LIT>", "ARMISD::VLD2_UPD", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGEZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCLEZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGEU", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGTZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCLTZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGTU", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VTST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHRs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHRu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHLLs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHLLu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHLLi", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VSHRN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VRSHRs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VRSHRu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VRSHRN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHLs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHLu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHLsu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHRNs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHRNu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQSHRNsu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQRSHRNs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQRSHRNu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VQRSHRNsu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VGETLANEu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VGETLANEs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMOVIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMVNIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VDUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VDUPLANE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VREV64", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VREV32", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VREV16", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VZIP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VUZP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VTRN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMULLs", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VMULLu", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::BUILD_VECTOR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::FMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::FMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::BFI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VORRIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VBICIMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD2DUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD3DUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD4DUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VLD1_UPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "}" ]

[ "if", "(", "Fast", ")", "{", "*", "Fast", "=", "!", "Subtarget", "->", "isMisaligned128StoreSlow", "(", ")", "||", "Ty", ".", "getSizeInBytes", "(", ")", "!=", "<NUM_LIT>", "||", "Alignment", "<=", "<NUM_LIT>", "||", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "return", "true", ";" ]

[ "if", "(", "IsZeroV1", ")", "return", "V2", ";" ]

[ "bool", "IsZeroV1", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "V1", ".", "getNode", "(", ")", ")", ";", "bool", "IsZeroV2", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "V2", ".", "getNode", "(", ")", ")", ";", "if", "(", "IsZeroV1", "&&", "IsZeroV2", ")", "return", "getZeroVector", "(", "ResVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "ZeroIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "unsigned", "NumElems", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "ShiftBits", "=", "DAG", ".", "getConstant", "(", "NumElems", "/", "<NUM_LIT>", ",", "MVT", "::", "i8", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "ResVT", ",", "Undef", ",", "V2", ",", "ZeroIdx", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "V2", ",", "ShiftBits", ")", ";" ]

[ "r", ";" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "fnmsub %0,%1,%2,%3", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "d", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "z", ")", ")", ";", "return" ]

[ ",", "operands", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "V4SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V2SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "rtx", "dst", "=", "ix86_fixup_binary_operands", "(", "UNKNOWN", ",", "V4SFmode" ]

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_paddif", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "Enc_e38e1f", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "<FIXS>", "FeatureDoesNotSupportSRAMECC", ",", "FeatureImageGather4D16Bug", "]", ">", ";", "<FIXE>" ]

[ "FeatureLDSBankCount32", ",", "FeatureCodeObjectV3", ",", "FeatureDoesNotSupportXNACK", ",", "<BUGS>", "FeatureDoesNotSupportSRAMECC", "]", ">", ";", "<BUGE>", "def", "FeatureISAVersion9_0_2", ":", "FeatureSet", "[", "FeatureGFX9", "," ]

[ "<FIXS>", "if", "(", "arm_const_double_rtx", "(", "x", ")", "||", "vfp3_const_double_rtx", "(", "x", ")", ")", "<FIXE>" ]

[ "return", "<NUM_LIT>", ";", "case", "CONST_DOUBLE", ":", "<BUGS>", "if", "(", "arm_const_double_rtx", "(", "x", ")", ")", "<BUGE>", "return", "outer", "==", "SET", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer", "==", "COMPARE", "||", "outer", "==", "PLUS", ")", "&&", "neg_const_double_rtx_ok_for_fpa", "(", "x", ")", ")" ]

[ "<FIXS>", "else", "if", "(", "STI", ".", "isGPRegisterReserved", "(", "<NUM_LIT>", ")", ")", "<FIXE>" ]

[ "if", "(", "STI", ".", "isRWPI", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGS>", "else", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "<BUGE>", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else" ]

[ ")", ")", ")", ")", ",", "(", "VLD1DUPd32", "addrmode6", ":", "$", "addr", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f32", "(", "NEONvdup", "(", "f32", "(", "load", "addrmode6dup", ":", "$", "addr" ]

[ "<FIXS>", "void", "addPreEmitPass", "(", ")", "override", ";", "<FIXE>", "<FIXS>", "void", "addPreRegAlloc", "(", ")", "override", ";", "<FIXE>" ]

[ "void", "addIRPasses", "(", ")", "override", ";", "bool", "addInstSelector", "(", ")", "override", ";", "void", "addMachineSSAOptimization", "(", ")", "override", ";", "<BUGS>", "bool", "addPreEmitPass", "(", ")", "override", ";", "<BUGE>", "<BUGS>", "bool", "addPreRegAlloc", "(", ")", "override", ";", "<BUGE>", "}", ";", "}" ]

[ ")", ";" ]

[ "static", "DecodeStatus", "DecodeAddrRegExtendOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "OptionHiS", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "(", "OptionHiS", "&", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "OptionHiS", ")" ]

[ ";" ]

[ "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "LogicalImm32Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "LogicalImm64Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "logical_imm32", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "ARM64_AM", ":", ":", "isLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "]", ",", "logical_imm32_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "LogicalImm32Operand" ]

[ "let", "SubRegIndices", "=", "[", "hi16", ",", "lo16", "]", ";" ]

[ "class", "Rii", "<", "bits", "<", "<NUM_LIT>", ">", "group", ",", "bits", "<", "<NUM_LIT>", ">", "num", ",", "string", "n", ",", "list", "<", "Register", ">", "subs", ">", ":", "BlackfinReg", "<", "n", ">", "{", "let", "SubRegs", "=", "subs", ";" ]