Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ "short_integer_type_node", ";", "break", ";" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "s16builtins", "[", "i", "]", ".", "name", ";", "i", "++", ")", "{", "args", "=", "void_list_node", ";", "for", "(", "a", "=", "strlen", "(", "s16builtins", "[", "i", "]", ".", "arg_types", ")", "-", "<NUM_LIT>", ";", "a", ">=", "<NUM_LIT>", ";", "a", "--", ")", "{", "switch", "(", "s16builtins", "[", "i", "]", ".", "arg_types", "[", "a", "]", ")", "{", "case", "'", "s", "'", ":", "arg", "=" ]

[ "return", "AVX_U128_DIRTY", ";" ]

[ "if", "(", "reg", "&&", "ix86_check_avx_upper_register", "(", "reg", ")", ")" ]

[ ")", "&&", "(", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}" ]

[ "bool", "isS16ImmX16", "(", ")", "const", "{", "return", "Kind", "==", "Expression", "||", "(", "Kind", "==", "Immediate", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")" ]

[ "<<", "Id", ";" ]

[ "void", "ARMAsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "PC", "<STR_LIT>" ]

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

[ "assemble_name", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",4(%Rap)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tjmp ", "<STR_LIT>", ")", ";" ]

[ ";" ]

[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "EFSCFD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "isVSFRCRegClass", "(", "RC", ")", ")", "{", "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "VSSRCRegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "XSRSP", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "{", "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "F4RCRegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "FRSP", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "updateValueMap", "(", "I", ",", "DestReg", ")", ";", "return", "true" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]

[ "}" ]

[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isAdd", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", ")", ")", ";" ]

[ "bool", "ValidTypeForStoreFltAsInt", "=", "(", "Op1VT", "==", "MVT", "::", "i32", "||", "Op1VT", "==", "MVT", "::", "i64", "||", "(", "Subtarget", ".", "hasP9Vector", "(", ")", "&&", "(", "Op1VT", "==", "MVT", "::", "i16", "||", "Op1VT", "==", "MVT", "::", "i8", ")", ")", ")", ";", "if", "(", "ResVT", "==", "MVT", "::", "ppcf128", "||", "!", "Subtarget", ".", "hasP8Altivec", "(", ")", "||", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "isTruncatingStore", "(", ")", "||", "!", "ValidTypeForStoreFltAsInt", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ResVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f64", ",", "Val", ")", ";", "DCI", ".", "AddToWorklist", "(", "Val", ".", "getNode", "(", ")", ")", ";", "}", "unsigned", "ConvOpcode", "=", "(", "Opcode", "==", "ISD", "::", "FP_TO_SINT", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Val", "=", "DAG", ".", "getNode", "(", "ConvOpcode", ",", "dl", ",", "ResVT", "==", "MVT", "::", "f128", "?", "MVT", "::", "f128", ":", "MVT", "::", "f64", ",", "Val", ")", ";", "DCI", ".", "AddToWorklist", "(", "Val", ".", "getNode" ]

[ "<NUM_LIT>", "}", "=", "op", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ac", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

[ "}" ]

[ "if", "(", "TARGET_64BIT", ")", "insn", "=", "gen_movdi", "(", "gen_rtx_REG", "(", "Pmode", ",", "first", ")", ",", "addr", ")", ";", "else", "insn", "=", "gen_movsi", "(", "gen_rtx_REG", "(", "Pmode", ",", "first", ")", ",", "addr", ")", ";", "return", "insn", ";", "}", "insn", "=", "gen_load_multiple", "(", "gen_rtx_REG", "(", "Pmode", ",", "first", ")", ",", "addr", ",", "GEN_INT", "(", "last", "-", "first", "+", "<NUM_LIT>", ")", ")", ";", "return", "insn", ";" ]

[ "<FIXS>", "if", "(", "ISD", "::", "isNON_EXTLoad", "(", "V2", ")", "||", "WillBeConstantPoolLoad", "(", "V2", ")", ")", "<FIXE>" ]

[ "return", "false", ";", "<BUGS>", "if", "(", "ISD", "::", "isNON_EXTLoad", "(", "V2", ")", ")", "<BUGE>", "return", "false", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";" ]

[ "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven1", ",", "GPREven1", "+", "(", "sizeof", "(", "GPREven1", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";" ]

[ "static", "const", "unsigned", "GPROdd2", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R9", ",", "ARM", "::", "R11", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R10", "}", ";", "static", "const", "unsigned", "GPREven3", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R9", "}", ";", "static", "const", "unsigned", "GPROdd3", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R9", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", "}", ";", "static", "const", "unsigned", "GPREven4", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R10", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", ",", "ARM", "::", "R11", "}", ";", "static", "const", "unsigned", "GPROdd4", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R11", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R10", "}", ";", "static", "const", "unsigned", "GPREven5", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R10", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R11", "}", ";", "static", "const", "unsigned", "GPROdd5", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R11", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R10", "}", ";", "static", "const", "unsigned", "GPREven6", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", "}", ";", "static", "const", "unsigned", "GPROdd6", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", "}", ";", "if", "(", "HintType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "allocation_order_begin", "(", "MF", ")", ",", "RC", "->", "allocation_order_end", "(", "MF", ")", ")", ";", "if", "(", "!", "STI", ".", "isTargetDarwin", "(", ")", "&&", "!", "hasFP", "(", "MF", ")", ")", "{" ]

[ "Offset out of range", "<STR_LIT>", ")", ";" ]

[ "static", "bool", "matchShiftAndToMak", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "std", "::", "tuple", "<", "Register", ",", "uint32_t", ",", "uint32_t", ">", "&", "MatchInfo", ")", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_SHL", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getType", "(", "DstReg", ")", ".", "isScalar", "(", ")", ")", "return", "false", ";", "Register", "AndReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OfsReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Offset", ";", "if", "(", "!", "mi_match", "(", "OfsReg", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "false", ";", "Register", "SrcReg", ";", "int64_t", "Mask", ";", "if", "(", "!", "mi_match", "(", "AndReg", ",", "MRI", ",", "m_GAnd", "(", "m_Reg", "(", "SrcReg", ")", ",", "m_ICst", "(", "Mask", ")", ")", ")", ")", "return", "false", ";", "uint64_t", "MaskWidth", ",", "MaskOffset", ";", "if", "(", "!", "isShiftedMask", "(", "Mask", ",", "MaskWidth", ",", "MaskOffset", ")", "||", "MaskOffset", "!=", "<NUM_LIT>", ")", "return", "false", ";", "assert", "(", "MaskWidth", ">=", "<NUM_LIT>", "&&", "MaskWidth", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Width out of range", "<STR_LIT>", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "Offset", "<", "<NUM_LIT>", "&&", "<STR_LIT>" ]

[ "}" ]

[ "def", "_H", ":", "sve_int_perm_dup_i", "<", "{", "?", ",", "?", ",", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "sve_elm_idx_extdup_h", ",", "asm", ",", "ZPR16", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ ")", ";" ]

[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(" ]

[ "<FIXS>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV8Ops", "]", ")", "{", "<FIXE>" ]

[ "O", "<<", "<STR_LIT>", "\\tsev", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "<BUGS>", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "ARM", "::", "HasV8Ops", ")", ")", "{", "<BUGE>", "O", "<<", "<STR_LIT>", "\\tsevl", "<STR_LIT>", ";", "break", ";", "}" ]

[ "_", "_", "v2df", ")", "_", "_", "B", ")", ";" ]

[ "static", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_max_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_maxpd", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(" ]

[ "if", "(", "Gen", ">=", "AMDGPUSubtarget", "::", "R700", ")", "return", "TrigVal", ";" ]

[ "SDValue", "FractPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "Arg", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "MVT", "::", "f32", ")", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "MVT", "::", "f32", ")", ")", ")", ";", "unsigned", "TrigNode", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "FCOS", ":", "TrigNode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "FSIN", ":", "TrigNode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wrong trig opcode", "<STR_LIT>", ")", ";", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "(", "TrigNode", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "FractPart", ",", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "MVT", "::", "f32", ")", ")", ")", ";" ]

[ ")", ";" ]

[ "ggc_add_rtx_root", "(", "&", "hppa_compare_op1", ",", "<NUM_LIT>", ")", ";", "ggc_add_root", "(", "&", "deferred_plabels", ",", "<NUM_LIT>", ",", "sizeof", "(", "&", "deferred_plabels", ")", ",", "&", "mark_deferred_plabels" ]

[ ")" ]

[ "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "<FIXS>", "||", "rs6000_cpu_attr", "==", "CPU_POWER8", ")", "<FIXE>" ]

[ "if", "(", "rs6000_cpu_attr", "==", "CPU_POWER6", "||", "rs6000_cpu_attr", "==", "CPU_POWER7", "<BUGS>", "||", "rs6000_cpu_attr", "==", "CPU_POWER8", "||", "rs6000_cpu_attr", "==", "CPU_POWER9", ")", "<BUGE>", "{", "nop", "=", "gen_group_ending_nop", "(", ")", ";", "emit_insn_before", "(", "nop", ",", "next_insn", ")", ";" ]

[ "<FIXS>", "def", "VSPLTB", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "VD", ")", ",", "(", "ins", "u5imm", ":", "$", "VA", ",", "vrrc", ":", "$", "VB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "(", "set", "v16i8", ":", "$", "VD", ",", "(", "vspltb_shuffle", ":", "$", "VA", "v16i8", ":", "$", "VB", ",", "(", "undef", ")", ")", ")", "]", ">", ";", "def", "VSPLTH", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "VD", ")", ",", "(", "ins", "u5imm", ":", "$", "VA", ",", "vrrc", ":", "$", "VB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "(", "set", "v16i8", ":", "$", "VD", ",", "(", "vsplth_shuffle", ":", "$", "VA", "v16i8", ":", "$", "VB", ",", "(", "undef", ")", ")", ")", "]", ">", ";", "def", "VSPLTW", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "VD", ")", ",", "(", "ins", "u5imm", ":", "$", "VA", ",", "vrrc", ":", "$", "VB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "(", "set", "v16i8", ":", "$", "VD", ",", "(", "vspltw_shuffle", ":", "$", "VA", "v16i8", ":", "$", "VB", ",", "(", "undef", ")", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "VSPLTBs", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "VD", ")", ",", "(", "ins", "u5imm", ":", "$", "VA", ",", "vfrc", ":", "$", "VB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "]", ">", ";", "def", "VSPLTHs", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "VD", ")", ",", "(", "ins", "u5imm", ":", "$", "VA", ",", "vfrc", ":", "$", "VB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "]", ">", ";", "<FIXE>" ]

[ "def", "VSLH", ":", "VX1_Int_Ty", "<NUM_LIT>", ",", "<STR_LIT>", ",", "int_ppc_altivec_vslh", ",", "v8i16", ">", ";", "def", "VSLW", ":", "VX1_Int_Ty", "<NUM_LIT>", ",", "<STR_LIT>", ",", "int_ppc_altivec_vslw", ",", "v4i32", ">", ";", "<BUGS>", "def", "VSPLTB", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "vD", ")", ",", "(", "ins", "u5imm", ":", "$", "UIMM", ",", "vrrc", ":", "$", "vB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "(", "set", "v16i8", ":", "$", "vD", ",", "(", "vspltb_shuffle", ":", "$", "UIMM", "v16i8", ":", "$", "vB", ",", "(", "undef", ")", ")", ")", "]", ">", ";", "def", "VSPLTH", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "vD", ")", ",", "(", "ins", "u5imm", ":", "$", "UIMM", ",", "vrrc", ":", "$", "vB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "(", "set", "v16i8", ":", "$", "vD", ",", "(", "vsplth_shuffle", ":", "$", "UIMM", "v16i8", ":", "$", "vB", ",", "(", "undef", ")", ")", ")", "]", ">", ";", "def", "VSPLTW", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "vD", ")", ",", "(", "ins", "u5imm", ":", "$", "UIMM", ",", "vrrc", ":", "$", "vB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "(", "set", "v16i8", ":", "$", "vD", ",", "(", "vspltw_shuffle", ":", "$", "UIMM", "v16i8", ":", "$", "vB", ",", "(", "undef", ")", ")", ")", "]", ">", ";", "<BUGE>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ",", "hasSideEffects", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "VSPLTBs", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "vD", ")", ",", "(", "ins", "u5imm", ":", "$", "UIMM", ",", "vfrc", ":", "$", "vB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "]", ">", ";", "def", "VSPLTHs", ":", "VXForm_1", "<NUM_LIT>", ",", "(", "outs", "vrrc", ":", "$", "vD", ")", ",", "(", "ins", "u5imm", ":", "$", "UIMM", ",", "vfrc", ":", "$", "vB", ")", ",", "<STR_LIT>", ",", "IIC_VecPerm", ",", "[", "]", ">", ";", "<BUGE>", "}", "def", "VSR", ":", "VX1_Int_Ty", "<NUM_LIT>", ",", "<STR_LIT>", ",", "int_ppc_altivec_vsr", ",", "v4i32", ">", ";" ]

[ "<STR_LIT>" ]

[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

[ "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";" ]

[ "EVT", "OpVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "OpVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpVT", ".", "is256BitVector", "(", ")", "||", "OpVT", ".", "is128BitVector", "(", ")", ")", "return", "Subtarget", "->", "hasVLX", "(", ")", ";", "return", "true", ";", "}" ]

[ "_operand", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "pred", ",", "neon_mod_shift_imm_XFORM", ">", "{" ]

[ "if", "(", "!", "HasShift", ")", "return", "SDValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ShiftImm", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "defm", "neon_mov_imm_LSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_MSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_LSLH", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "multiclass", "neon_mov_imm_shift_operands", "<", "string", "PREFIX", ",", "string", "HALF", ",", "string", "ISHALF", ",", "code", "pred", ">", "{", "def" ]

[ ";" ]

[ "int", "AddrOffset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Descl", ".", "TSFlags", ")", ";", "assert", "(", "AddrOffset", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected Memory Operand", "<STR_LIT>", ")", ";", "AddrOffset", "+=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Descl", ")", ";", "return", "AddrOffset" ]

[ "]", ";" ]

[ "if", "(", "code", ">=", "ARRAY_SIZE", "(", "loongarch_builtins", ")", ")", "return", "error_mark_node", ";", "return", "loongarch_builtin_decls", "[", "code" ]

[ ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "bool", "HCE", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", ": skipping ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", " due to exception handling\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Before ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "'", "\\n", "'", ",", "nullptr", ")", ")", ";", "HST", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "HII", "=", "HST", "->", "getInstrInfo", "(", ")", ";", "HRI", "=", "HST", "->", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AssignmentMap", "IMap", ";", "collect", "(", "MF", ")", ";", "llvm", "::", "sort", "(", "Extenders", ",", "[", "this", "]", "(", "const", "ExtDesc", "&", "A", ",", "const", "ExtDesc", "&", "B", ")", "{", "ExtValue", "VA", "(", "A", ")", ",", "VB", "(", "B", ")", ";", "if", "(", "VA", "!=", "VB", ")", "return", "VA", "<", "VB", ";", "const", "MachineInstr", "*", "MA", "=", "A", ".", "UseMI", ";", "const", "MachineInstr", "*", "MB", "=", "B", ".", "UseMI", ";", "if", "(", "MA", "==", "MB", ")", "{", "return", "A", ".", "OpNum", "<", "B", ".", "OpNum", ";", "}", "const", "MachineBasicBlock", "*", "BA", "=", "MA", "->", "getParent", "(", ")", ";", "const", "MachineBasicBlock", "*", "BB", "=", "MB", "->", "getParent", "(", ")", ";", "assert", "(", "BA", "->", "getNumber", "(", ")", "!=", "-", "<NUM_LIT>", "&&", "BB", "->", "getNumber", "(", ")", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "BA", "!=", "BB", ")", "return", "BA", "->", "getNumber", "(", ")", "<", "BB", "->", "getNumber", "(", ")", ";", "return", "MDT", "->", "dominates", "(", "MA", ",", "MB", ")", ";", "}", ")", ";", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Collected ", "<STR_LIT>", "<<", "Extenders", ".", "size", "(", ")", "<<", "<STR_LIT>", " extenders\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Extenders", ".", "size", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "unsigned", "B", "=", "I", ";", "const", "ExtRoot", "&", "T", "=", "Extenders", "[", "B", "]", ".", "getOp", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "ExtRoot", "(", "Extenders", "[", "I", "]", ".", "getOp", "(", ")", ")", "==", "T", ")", "++", "I", ";", "IMap", ".", "clear", "(", ")", ";", "assignInits", "(", "T", ",", "B", ",", "I", ",", "IMap", ")", ";", "Changed", "|=", "replaceExtenders", "(", "IMap", ")", ";", "}", "LLVM_DEBUG", "(", "{", "if", "(", "Changed", ")", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "After ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "'", "\\n", "'", ",", "nullptr", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "No changes\\n", "<STR_LIT>", ";", "}", ")", ";", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_INEXACT", ")", ";" ]

[ "if", "(", "getTargetID", "(", ")", "->", "isXnackSupported", "(", ")", ")", "OS", "<<", "<STR_LIT>", "\\t\\t.amdhsa_reserve_xnack_mask ", "<STR_LIT>", "<<", "getTargetID", "(", ")", "->", "isXnackOnOrAny", "(", ")", "<<", "'", "\\n", "'", ";", "break", ";", "}", "}", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_float_round_mode_32", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_float_round_mode_16_64", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_float_denorm_mode_32", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_float_denorm_mode_16_64", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_dx10_clamp", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_ieee_mode", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", ")", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_fp16_overflow", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FP16_OVFL", ")", ";", "if", "(", "AMDGPU", "::", "isGFX90A", "(", "STI", ")", ")", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_tg_split", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc3", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC3_GFX90A_TG_SPLIT", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", ")", "{", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_workgroup_processor_mode", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_WGP_MODE", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_memory_ordered", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_MEM_ORDERED", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_forward_progress", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FWD_PROGRESS", ")", ";", "}", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_exception_fp_ieee_invalid_op", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_INVALID_OPERATION", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_exception_fp_denorm_src", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_FP_DENORMAL_SOURCE", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_exception_fp_ieee_div_zero", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_DIVISION_BY_ZERO", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_exception_fp_ieee_overflow", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_OVERFLOW", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_exception_fp_ieee_underflow", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_UNDERFLOW", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ".amdhsa_exception_fp_ieee_inexact", "<STR_LIT>", ",", "KD" ]

[ "minipool_obstack", ",", "<NUM_LIT>", ")", ";" ]

[ "static", "void", "csky_add_gc_roots", "(", "void", ")", "{", "gcc_obstack_init", "(", "&", "minipool_obstack", ")", ";", "minipool_startobj", "=", "(", "char", "*", ")", "obstack_alloc", "(", "&" ]

[ "<FIXS>", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "SelOpc", ")", ",", "t2", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "t4", ")", "<FIXE>" ]

[ "unsigned", "SelOpc", "=", "getPseudoCMOVOpc", "(", "VT", ")", ";", "X86", "::", "CondCode", "CC", "=", "X86", "::", "getCondFromCMovOpc", "(", "CMOVOpc", ")", ";", "assert", "(", "CC", "!=", "X86", "::", "COND_INVALID", "&&", "<STR_LIT>", "Invalid atomic-load-op transformation!", "<STR_LIT>", ")", ";", "<BUGS>", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "SelOpc", ")", ",", "t1", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "AccReg", ")", "<BUGE>", ".", "addImm", "(", "CC", ")", ";", "mainMBB", "=", "EmitLoweredSelect", "(", "MIB", ",", "mainMBB", ")", ";", "}" ]

[ "FrameLowering", ";" ]

[ "const", "SPIRVFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&" ]

[ "}" ]

[ "for", "(", "MachineFunction", "::", "iterator", "I", "=", "mf", ".", "begin", "(", ")", ",", "E", "=", "mf", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "processMachineBasicBlock", "(", "I", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";" ]

[ "<FIXS>", "bool", "IsPermutedLoad", "=", "false", ";", "const", "SDValue", "*", "InputLoad", "=", "getNormalLoadInput", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "IsPermutedLoad", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "BVNIsConstantSplat", "||", "SplatBitSize", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "const", "SDValue", "*", "InputLoad", "=", "getNormalLoadInput", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "if", "(", "InputLoad", "&&", "DAG", ".", "isSplatValue", "(", "Op", ",", "true", ")", ")", "{" ]

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "NumTerminators", ";" ]

[ "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MI", "!=", "End", "&&", "!", "MI", "->", "isTerminator", "(", ")", ")", "{", "Block", ".", "Size", "+=", "getInstSizeInBytes", "(", "*", "MI", ",", "TII", ")", ";", "++", "MI", ";", "}", "skipNonTerminators", "(", "Position", ",", "Block", ")", ";", "while", "(", "MI", "!=", "End", ")", "{", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "{", "assert", "(", "MI", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Terminator followed by non-terminator", "<STR_LIT>", ")", ";", "Terminators", ".", "push_back", "(", "describeTerminator", "(", "*", "MI", ")", ")", ";", "skipTerminator", "(", "Position", ",", "Terminators", ".", "back", "(", ")", ",", "false", ")", ";", "++", "Block", "." ]

[ "Rt32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]

[ "<NUM_LIT>", ";" ]

[ "static", "int", "mn10300_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "iclass", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "enum", "reg_class", "rclass", "=", "(", "enum", "reg_class", ")", "iclass", ";", "if", "(", "rclass", "==", "FP_REGS", ")", "return", "<NUM_LIT>", ";", "return" ]

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "]", ">", ";" ]

[ "def", "r123", ":", "GR", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ",", "DwarfRegNum", "<", "[", "<NUM_LIT>" ]

[ "if", "(", "!", "IdxOn", "||", "!", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_B32_e32", "&&", "I", "->", "hasRegisterImplicitUseOperand", "(", "AMDGPU", "::", "M0", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_B32_indirect", ")", ")", "return", "false", ";" ]

[ "IdxOn", "=", "false", ";", "ToRemove", ".", "push_back", "(", "&", "*", "I", ")", ";", "break", ";", "default", ":", "if", "(", "I", "->", "modifiesRegister", "(", "AMDGPU", "::", "M0", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IdxReg", "&&", "I", "->", "modifiesRegister", "(", "IdxReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "I", "->", "operands", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", "{" ]

[ ",", "_", "_", "b", ")", ";" ]

[ "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vshru_nv2di", "(", "(", "int64x2_t", ")", "_", "_", "a" ]

[ "<STR_LIT>", ")", ";" ]

[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_TBREL", ":", "assert", "(", "SymA", ".", "isFunction", "(", ")", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_MBREL", ":", "assert", "(", "SymA", ".", "isData", "(", ")", ")", ";", "return", "is64Bit", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "switch", "(", "unsigned", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "case", "WebAssembly", "::", "fixup_sleb128_i32", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "WebAssembly", "::", "fixup_sleb128_i64", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "WebAssembly", "::", "fixup_uleb128_i32", ":", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isEvent", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isTable", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "WebAssembly", "::", "fixup_uleb128_i64", ":", "assert", "(", "SymA", ".", "isData", "(", ")", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "FK_Data_4", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "auto", "Section", "=", "static_cast", "<", "const", "MCSectionWasm", "*", ">", "(", "getFixupSection", "(", "Fixup", ".", "getValue", "(", ")", ")", ")", ")", "{", "if", "(", "Section", "->", "getKind", "(", ")", ".", "isText", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "Section", "->", "isWasmData", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "FK_Data_8", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "unimplemented R_WASM_GLOBAL_INDEX_I64" ]

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "UNSPECV_DELAY_CYCLES", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]" ]

[ ",", "VT", ")", ";" ]

[ "if", "(", "(", "VT", "==", "MVT", "::", "f32", "&&", "Subtarget", ".", "hasFRSQRTES", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "f64", "&&", "Subtarget", ".", "hasFRSQRTE", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v4f32", "&&", "Subtarget", ".", "hasAltivec", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v2f64", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v4f32", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v4f64", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", ")", "{", "TargetRecip", "Recips", "=", "DCI", ".", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "Reciprocals", ";", "std", "::", "string", "RecipOp", "=", "getRecipOp", "(", "<STR_LIT>", "sqrt", "<STR_LIT>" ]

[ "}" ]

[ "pmovmskb_u", "(", "uint8x8_t", "s", ")", "{", "return", "_", "_", "builtin_loongson_pmovmskb_u", "(", "s", ")", ";" ]

[ "]" ]

[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "pc", ")", ")", ")" ]

[ "WaitEventMaskForInst", "[", "T", "]", ";" ]

[ "unsigned", "Events", "=", "PendingEvents", "&" ]

[ ")", ")", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

[ "if", "(", "RC", "==", "&", "WebAssembly", "::", "EXNREFRegClass", ")", "return", "WebAssembly", "::", "COPY_EXNREF", ";" ]

[ "if", "(", "RC", "==", "&", "WebAssembly", "::", "FUNCREFRegClass", ")", "return", "WebAssembly", "::", "COPY_FUNCREF", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "EXTERNREFRegClass", ")", "return", "WebAssembly", "::", "COPY_EXTERNREF", ";" ]

[ "$", "Rd", ",", "dsub", ")", ",", "V128", ":", "$", "Rn", ",", "vecshiftR64Narrow", ":", "$", "imm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "concat_vectors", "(", "v2i32", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v2i64", "V128", ":", "$", "Rn", ")", ",", "vecshiftR64Narrow", ":", "$", "imm", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", ",", "V64", ":" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "def", "BWWriteResGroup39", ":", "SchedWriteRes", "<", "[", "BWPort0", ",", "BWPort1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

[ "target", ",", "GEN_INT", "(", "d1", ")", ")", ")", ";" ]

[ "emit_move_insn", "(", "target", ",", "GEN_INT", "(", "d4", ")", ")", ";", "if", "(", "d3", ")", "emit_move_insn", "(", "target", ",", "gen_rtx_PLUS", "(", "DImode", ",", "target", ",", "GEN_INT", "(", "d3", ")", ")", ")", ";", "}", "else", "emit_move_insn", "(", "target", ",", "GEN_INT", "(", "d3", ")", ")", ";", "emit_move_insn", "(", "target", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "target", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "d2", ")", "emit_move_insn", "(", "target", ",", "gen_rtx_PLUS", "(", "DImode", ",", "target", ",", "GEN_INT", "(", "d2", ")", ")", ")", ";", "if", "(", "d1", ")", "emit_move_insn", "(", "target", ",", "gen_rtx_PLUS", "(", "DImode", "," ]

[ "_", "artificial__", ")", ")", "_", "_", "TM_failure_address", "(", "void", "*", "const", "TM_buff", ")", "{" ]

[ "extern", "_", "_", "inline", "long", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_" ]

[ "Value", ";" ]

[ "case", "Mips", "::", "fixup_Mips_26", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "Mips", "::", "fixup_Mips_HI16", ":", "case", "Mips", "::", "fixup_Mips_GOT_Local", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "}", "return" ]

[ "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{" ]

[ "static", "MCDisassembler", "*", "createCpu0elDisassembler", "(", "const", "Target", "&", "T", "," ]

[ "}" ]

[ "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-v", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "verbose", "++", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "--version", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "stdout", ",", "<STR_LIT>", "VMS Linker\\n", "<STR_LIT>", ")", ";", "exit", "(", "EXIT_SUCCESS", ")", ";", "}", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "--help", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "stdout", ",", "<STR_LIT>", "VMS Linker\\n", "<STR_LIT>", ")", ";", "exit", "(", "EXIT_SUCCESS", ")", ";", "}", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-g0", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "addarg", "(", "<STR_LIT>", "/notraceback", "<STR_LIT>", ")", ";", "else", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-g", "<STR_LIT>", ")", ")", "{", "addarg", "(", "<STR_LIT>", "/debug", "<STR_LIT>", ")", ";", "debug", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-static", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "staticp", "=", "<NUM_LIT>", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-map", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "char", "*", "buff", ",", "*", "ptr", ";", "buff", "=", "(", "char", "*", ")", "xstrdup", "(", "exefullfilename", ")", ";", "ptr", "=", "strrchr", "(", "buff", ",", "'", ".", "'", ")", ";", "if", "(", "ptr", ")", "*", "ptr", "=", "<NUM_LIT>", ";", "strcat", "(", "buff", ",", "<STR_LIT>", ".map", "<STR_LIT>", ")", ";", "addarg", "(", "<STR_LIT>", "/map=", "<STR_LIT>", ")", ";", "addarg", "(", "buff", ")", ";", "addarg", "(", "<STR_LIT>", ".map", "<STR_LIT>", ")", ";", "addarg", "(", "<STR_LIT>", "/full", "<STR_LIT>", ")", ";", "free", "(", "buff", ")", ";" ]

[ "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "not", "(", "match_test" ]

[ "int32x4_t", "_", "_", "b", ")", "{" ]

[ "vhsubq_s32", "(", "int32x4_t", "_", "_", "a", "," ]

[ ")", "(", "V8DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "extract_type_2", "[", "(", "V16SF", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>" ]

[ "]", ")" ]

[ "(", "define_mode_iterator", "VDQ_SI", "[", "V2SI", "V4SI" ]

[ "{" ]

[ "[", "(", "set", "(", "match_operand", ":", "VALL_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VALL_F16", "(", "vec_duplicate", ":", "VALL_F16", "(", "vec_select", ":", "<", "VEL", ">", "(", "match_operand", ":", "VALL_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "match_operand", ":", "VALL_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

[ "<STR_LIT>", "<NUM_LIT>" ]

[ "(", "define_insn_reservation" ]

[ "_", "c", ")", "{" ]

[ "vbslq_s64", "(", "uint64x2_t", "_", "_", "a", ",", "int64x2_t", "_", "_", "b", ",", "int64x2_t", "_" ]

[ "checkMAIHazards", "(", "MI", ")", ")", ";" ]

[ "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "DS_WRITE_ADDTID_B32", "||", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "DS_READ_ADDTID_B32", ")", ")", "||", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", ")", "||", "(", "ST", ".", "hasReadM0LdsDmaHazard", "(", ")", "&&", "isLdsDma", "(", "*", "MI", ")", ")", "||", "(", "ST", ".", "hasReadM0LdsDirectHazard", "(", ")", "&&", "MI", "->", "readsRegister", "(", "AMDGPU", "::", "LDS_DIRECT", ",", "nullptr", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isMAI", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", "," ]

[ "}" ]

[ "cfun", "->", "machine", "->", "all_noreorder_p", "=", "true", ";", "if", "(", "current_function_profile", ")", "cfun", "->", "machine", "->", "all_noreorder_p", "=", "false", ";", "if", "(", "TARGET_FIX_VR4120", ")", "cfun", "->", "machine", "->", "all_noreorder_p", "=", "false", ";", "if", "(", "TARGET_FIX_VR4130", "&&", "!", "ISA_HAS_MACCHI", ")", "cfun", "->", "machine", "->", "all_noreorder_p", "=", "false", ";", "last_insn", "=", "<NUM_LIT>", ";", "hilo_delay", "=", "<NUM_LIT>", ";", "delayed_reg", "=", "<NUM_LIT>", ";", "lo_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "LO_REGNUM", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", "!=", "<NUM_LIT>", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "mips_avoid_hazard", "(", "last_insn", ",", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "i", ")", ",", "&", "hilo_delay", ",", "&", "delayed_reg", ",", "lo_reg", ")", ";", "else", "mips_avoid_hazard", "(", "last_insn", ",", "insn", ",", "&", "hilo_delay", ",", "&", "delayed_reg", ",", "lo_reg", ")", ";", "last_insn", "=", "insn", ";", "}" ]

[ ")", ",", "(", "VFDIVSvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfdivs_vvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl" ]

[ ")", ";" ]

[ "static", "inline", "unsigned", "getAM4ModeImm", "(", "AMSubMode", "SubMode", ",", "bool", "WB", "=", "false", ")", "{", "return", "(", "int", ")", "SubMode", "|", "(", "(", "int", ")", "WB", "<<", "<NUM_LIT>" ]

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ne", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "}" ]

[ "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "AMDGPU", "::", "SReg_32RegClass", ",", "*", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "bool", "Is64", "=", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "SrcRC", ",", "IdxReg", ",", "DstTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "*", "KB", ")", ";", "if", "(", "SrcRB", "->", "getID", "(", ")", "==", "AMDGPU", "::", "SGPRRegBankID", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "Is64", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "IdxReg", ")", ";", "unsigned", "Opc", "=", "Is64", "?", "AMDGPU", "::", "S_MOVRELS_B64", ":", "AMDGPU", "::", "S_MOVRELS_B32", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRB", "->", "getID", "(", ")", "!=", "AMDGPU", "::", "VGPRRegBankID", "||", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "STI", ".", "useVGPRIndexMode", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "IdxReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_MOVRELS_B32_e32", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", ".", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "SrcRC", ")", ",", "true", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "GPRIDXDesc", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "IdxReg", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]

[ "::", "<STR_LIT>", ";" ]

[ "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>" ]

[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", "{" ]

[ "}" ]

[ "vcvtq_low_bf16_f32", "(", "float32x4_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_neon_vbfcvtv4sfv8bf", "(", "_", "_", "a", ")", ";" ]

[ "<STR_LIT>", ")", ";" ]

[ "Work_ItemSSID", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "<STR_LIT>", "work_item", "<STR_LIT>", ")", ";", "WorkGroupSSID", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "<STR_LIT>", "workgroup", "<STR_LIT>", ")", ";", "DeviceSSID", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "<STR_LIT>", "device", "<STR_LIT>", ")", ";", "AllSVMDevicesSSID", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "<STR_LIT>", "all_svm_devices" ]

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]

[ "}" ]

[ "def", "brtarget", ":", "Operand", "<", "OtherVT", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "}" ]

[ "bool", "AMDGPUInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "return", "MI", "->", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ";" ]

[ "<FIXS>", "if", "(", "flag_shrink_wrap", "&&", "save_reg_p", "(", "info", "->", "first_altivec_reg_save", "+", "i", ")", ")", "<FIXE>" ]

[ "RTVEC_ELT", "(", "p", ",", "j", "++", ")", "=", "gen_frame_load", "(", "reg", ",", "frame_reg_rtx", ",", "info", "->", "altivec_save_offset", "+", "<NUM_LIT>", "*", "i", ")", ";", "<BUGS>", "if", "(", "flag_shrink_wrap", ")", "<BUGE>", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "cfa_restores", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "info", "->", "first_fp_reg_save", "+", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")" ]

[ "return", "GenericOpc", ";" ]

[ "switch", "(", "SrcSize", ")", "{", "case", "<NUM_LIT>", ":", "switch", "(", "GenericOpc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "default", ":", "return", "GenericOpc", ";", "}", "case", "<NUM_LIT>", ":", "switch", "(", "GenericOpc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "default", ":", "return", "GenericOpc", ";", "}", "default", ":", "return", "GenericOpc", ";", "}", "default", ":", "return", "GenericOpc", ";", "}", ";" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

[ "res", ";" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "fcmpun.s\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=f", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "f", "<STR_LIT>", "(", "fg", ")", ",", "<STR_LIT>", "f", "<STR_LIT>", "(", "fh", ")", ")", ";", "return" ]

[ "MCDisassembler", "::", "Fail", ";" ]

[ "case", "ARM", "::", "LDMIA", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "RFEIA", ")", ";", "break", ";", "case", "ARM", "::", "LDMIA_UPD", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "RFEIA_UPD", ")", ";", "break", ";", "case", "ARM", "::", "LDMIB", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "RFEIB", ")", ";", "break", ";", "case", "ARM", "::", "LDMIB_UPD", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "RFEIB_UPD", ")", ";", "break", ";", "case", "ARM", "::", "STMDA", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "SRSDA", ")", ";", "break", ";", "case", "ARM", "::", "STMDA_UPD", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "SRSDA_UPD", ")", ";", "break", ";", "case", "ARM", "::", "STMDB", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "SRSDB", ")", ";", "break", ";", "case", "ARM", "::", "STMDB_UPD", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "SRSDB_UPD", ")", ";", "break", ";", "case", "ARM", "::", "STMIA", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "SRSIA", ")", ";", "break", ";", "case", "ARM", "::", "STMIA_UPD", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "SRSIA_UPD", ")", ";", "break", ";", "case", "ARM", "::", "STMIB", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "SRSIB", ")", ";", "break", ";", "case", "ARM", "::", "STMIB_UPD", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "SRSIB_UPD", ")", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "MCDisassembler", "::", "Fail", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "S", ";", "}", "return", "DecodeRFEInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "return" ]

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

[ "(", "LLVMBaseTy", ",", "Val", ")", ";" ]

[ "const", "Type", "*", "LLVMTy", "=", "getTypeForSPIRVType", "(", "SpvType", ")", ";", "assert", "(", "LLVMTy", "->", "isVectorTy", "(", ")", ")", ";", "const", "FixedVectorType", "*", "LLVMVecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "LLVMTy", ")", ";", "Type", "*", "LLVMBaseTy", "=", "LLVMVecTy", "->", "getElementType", "(", ")", ";", "assert", "(", "LLVMBaseTy", "->", "isFloatingPointTy", "(", ")", ")", ";", "auto", "*", "ConstVal", "=", "ConstantFP", "::", "get" ]

[ "<NUM_LIT>", ";" ]

[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "IsPredicated", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "OutOfSlotData", ";", "bits", "<", "<NUM_LIT>", ">", "hasImmField", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasImmField", ";", "bits", "<", "<NUM_LIT>", ">", "startBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "startBit", ";", "bits", "<", "<NUM_LIT>", ">", "endBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "endBit", ";", "bits", "<", "<NUM_LIT>", ">", "immOpNum", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immOpNum", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OType", ";", "bits", "<", "<NUM_LIT>", ">", "ImmOpCount", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "FirstImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmBits", "=" ]

[ "::", "ADD32rr", ";" ]

[ "return", "M680x0" ]

[ "*", "RM", ":", "Reloc", "::", "Static", ";" ]

[ "return", "RM", ".", "hasValue", "(", ")", "?" ]

[ "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", ")", "return", "Reloc", "::", "PIC_", ";" ]

[ "if", "(", "RM", ".", "hasValue", "(", ")", ")", "return", "*", "RM", ";", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "DynamicNoPIC", ";" ]

[ ";" ]

[ "if", "(", "label_anchor", ")", "{", "label_node_t", "*", "last_lp", "=", "label_anchor", ";", "while", "(", "last_lp", "->", "label_next", ")", "last_lp", "=", "last_lp", "->", "label_next", ";", "last_lp", "->", "label_next", "=", "free_anchor", ";", "free_anchor", "=", "label_anchor", ";", "}", "label_anchor", "=", "<NUM_LIT>" ]

[ "}" ]

[ "}", "UseImm", "=", "isThumb2", "?", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ":", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "MVT", "::", "f32", "||", "SrcVT", "==", "MVT", "::", "f64", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "MVT", "::", "f32", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "ARM", "::", "VCMPEZS", ":", "ARM", "::", "VCMPES", ";", "break", ";", "case", "MVT", "::", "f64", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "ARM", "::", "VCMPEZD", ":", "ARM", "::", "VCMPED", ";", "break", ";", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "needsExt", "=", "true", ";", "case", "MVT", "::", "i32", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "ARM", "::", "t2CMPrr", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "ARM", "::", "t2CMNri", ":", "ARM", "::", "t2CMPri", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "ARM", "::", "CMPrr", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "ARM", "::", "CMNri", ":", "ARM", "::", "CMPri", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "def", "_S", ":", "sve_int_perm_dup_i", "<", "{", "?", ",", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "sve_elm_idx_extdup_s", ",", "asm", ",", "ZPR32", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "const", "ARMSubtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "||", "Subtarget", ".", "isTargetMachO", "(", ")", "||", "Subtarget", ".", "isTargetWindows", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ARMTargetLowering", "&", "TLI", "=", "*", "Subtarget", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ ")", ";" ]

[ "const", "MCRegisterInfo", "*", "TRI", "=", "Context", ".", "getRegisterInfo", "(", ")", ";", "GPR32RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "Mips", "::", "GPR32RegClassID", ")", ")", ";", "GPR64RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "Mips", "::", "GPR64RegClassID", ")", ")", ";", "FGR32RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "Mips", "::", "FGR32RegClassID", ")", ")", ";", "FGR64RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "Mips", "::", "FGR64RegClassID", ")" ]