Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

[ "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType" ]

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "int", "Idx", ")", "{" ]

[ "void", "setROPProtectionHashSaveIndex", "(" ]

[ "return", "FALSE", ";" ]

[ "static", "int", "try_issue_insn", "(", "struct", "bundle_state", "*", "curr_state", ",", "rtx", "insn", ")", "{", "if", "(", "insn", "&&", "state_transition", "(", "curr_state", "->", "dfa_state", ",", "insn", ")", ">=", "<NUM_LIT>", ")", "{", "free_bundle_state", "(", "curr_state", ")", ";" ]

[ "Rx32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]

[ "O", "<<", "SPARCCondCodeToString", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "CC", ")", ";" ]

[ "void", "SparcAsmPrinter", "::", "printCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "int", "CC", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getImm", "(", ")", ";" ]

[ ")", "&", "&", "(", "Imm", "!", "=", "<NUM_LIT>", ")", ")", ";" ]

[ "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "int64_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "immZExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "LO16", ">", ";", "def", "immNonAllOneAnyExt8", ":", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "-", "<NUM_LIT>", ")", ")", "|", "|", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "InstVRRe", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "V4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "<NUM_LIT>", ")", ";" ]

[ "return", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":" ]

[ "return", "false", ";" ]

[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", ")" ]

[ "}" ]

[ "static", "unsigned", "computeReturnSaveOffset", "(", "const", "PPCSubtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "isDarwinABI", "(", ")", "||", "STI", ".", "isAIXABI", "(", ")", ")", "return", "STI", ".", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "STI", ".", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

[ "(", "match_code", "<STR_LIT>", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]

[ ";" ]

[ "def", "F2_conv_d2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "_", "p", ")", ";" ]

[ "_", "_", "arm_vaddq_m_s16", "(", "int16x8_t", "_", "_", "inactive", ",", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vaddq_m_sv8hi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_" ]

[ "<FIXS>", "intptr_t", "Disp", "=", "<NUM_LIT>", ",", "intptr_t", "PCAdj", "=", "<NUM_LIT>", ",", "<FIXE>", "<FIXS>", "void", "emitConstPoolAddress", "(", "unsigned", "CPI", ",", "unsigned", "Reloc", ",", "intptr_t", "Disp", "=", "<NUM_LIT>", ",", "<FIXE>" ]

[ "private", ":", "void", "emitPCRelativeBlockAddress", "(", "MachineBasicBlock", "*", "MBB", ")", ";", "void", "emitGlobalAddress", "(", "GlobalValue", "*", "GV", ",", "unsigned", "Reloc", ",", "<BUGS>", "int", "Disp", "=", "<NUM_LIT>", ",", "intptr_t", "PCAdj", "=", "<NUM_LIT>", ",", "<BUGE>", "bool", "NeedStub", "=", "false", ",", "bool", "IsLazy", "=", "false", ")", ";", "void", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", ";", "<BUGS>", "void", "emitConstPoolAddress", "(", "unsigned", "CPI", ",", "unsigned", "Reloc", ",", "int", "Disp", "=", "<NUM_LIT>", ",", "<BUGE>", "intptr_t", "PCAdj", "=", "<NUM_LIT>", ")", ";", "void", "emitJumpTableAddress", "(", "unsigned", "JTI", ",", "unsigned", "Reloc", ",", "intptr_t", "PCAdj", "=", "<NUM_LIT>", ")", ";" ]

[ "<FIXS>", "extern", "void", "expand_cbranchsi4", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "comparison", ")", ";", "<FIXE>" ]

[ "extern", "void", "sh_expand_setmem", "(", "rtx", "*", ")", ";", "extern", "enum", "rtx_code", "prepare_cbranch_operands", "(", "rtx", "*", ",", "machine_mode", "mode", ",", "enum", "rtx_code", "comparison", ")", ";", "<BUGS>", "extern", "void", "expand_cbranchsi4", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "comparison", ",", "int", ")", ";", "<BUGE>", "extern", "bool", "expand_cbranchdi4", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "comparison", ")", ";", "extern", "void", "sh_emit_scc_to_t", "(", "enum", "rtx_code", ",", "rtx", ",", "rtx", ")", ";", "extern", "void", "sh_emit_compare_and_branch", "(", "rtx", "*", ",", "machine_mode", ")", ";" ]

[ "<FIXS>", "unsigned", "AArch64FastISel", "::", "emitAdd", "(", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ",", "bool", "SetFlags", ",", "bool", "WantResult", ",", "bool", "IsZExt", ")", "{", "return", "emitAddSub", "(", "true", ",", "RetVT", ",", "LHS", ",", "RHS", ",", "SetFlags", ",", "WantResult", ",", "IsZExt", ")", ";", "<FIXE>", "<FIXS>", "unsigned", "AArch64FastISel", "::", "emitSub", "(", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ",", "bool", "SetFlags", ",", "bool", "WantResult", ",", "bool", "IsZExt", ")", "{", "return", "emitAddSub", "(", "false", ",", "RetVT", ",", "LHS", ",", "RHS", ",", "SetFlags", ",", "WantResult", ",", "IsZExt", ")", ";", "<FIXE>", "<FIXS>", "return", "emitAddSub_rr", "(", "false", ",", "RetVT", ",", "LHSReg", ",", "LHSIsKill", ",", "RHSReg", ",", "RHSIsKill", ",", "true", ",", "WantResult", ")", ";", "<FIXE>" ]

[ "return", "true", ";", "}", "<BUGS>", "unsigned", "AArch64FastISel", "::", "emitAdds", "(", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ",", "bool", "IsZExt", ",", "bool", "WantResult", ")", "{", "return", "emitAddsSubs", "(", "true", ",", "RetVT", ",", "LHS", ",", "RHS", ",", "IsZExt", ",", "WantResult", ")", ";", "<BUGE>", "}", "<BUGS>", "unsigned", "AArch64FastISel", "::", "emitSubs", "(", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ",", "bool", "IsZExt", ",", "bool", "WantResult", ")", "{", "return", "emitAddsSubs", "(", "false", ",", "RetVT", ",", "LHS", ",", "RHS", ",", "IsZExt", ",", "WantResult", ")", ";", "<BUGE>", "}", "unsigned", "AArch64FastISel", "::", "emitSubs_rr", "(", "MVT", "RetVT", ",", "unsigned", "LHSReg", ",", "bool", "LHSIsKill", ",", "unsigned", "RHSReg", ",", "bool", "RHSIsKill", ",", "bool", "WantResult", ")", "{", "<BUGS>", "return", "emitAddsSubs_rr", "(", "false", ",", "RetVT", ",", "LHSReg", ",", "LHSIsKill", ",", "RHSReg", ",", "RHSIsKill", ",", "WantResult", ")", ";", "<BUGE>", "}", "unsigned", "AArch64FastISel", "::", "emitSubs_rs", "(", "MVT", "RetVT", ",", "unsigned", "LHSReg", "," ]

[ "Chain", "=", "SDValue", "(", "LROpOut", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "SPDiff", ")", "{", "EVT", "VT", "=", "PPCSubTarget", ".", "isPPC64", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "LROpOut", "=", "getReturnAddrFrameIndex", "(", "DAG", ")", ";", "LROpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "LROpOut", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "}", "else", "if", "(", "foldX86XALUIntrinsic", "(", "CC", ",", "I", ",", "Cond", ")", ")", "{" ]

[ "EVT", "CmpVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CmpLHS", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "X86FastEmitCompare", "(", "CmpLHS", ",", "CmpRHS", ",", "CmpVT", ",", "CI", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "if", "(", "SETFOpc", ")", "{", "Register", "FlagReg1", "=", "createResultReg", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "Register", "FlagReg2", "=", "createResultReg", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "SETCCr", ")", ",", "FlagReg1", ")", ".", "addImm", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "SETCCr", ")", ",", "FlagReg2", ")", ".", "addImm", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "auto", "const", "&", "II", "=", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ")", "{", "Register", "TmpReg", "=", "createResultReg", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "TmpReg", ")", ".", "addReg", "(", "FlagReg2", ")", ".", "addReg", "(", "FlagReg1", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "FlagReg2", ")", ".", "addReg", "(", "FlagReg1", ")", ";", "}", "}", "NeedTest", "=", "false", ";" ]

[ "]", ")" ]

[ "(", "define_code_attr", "SMINMAX", "\t", "[", "(", "smin", "<STR_LIT>", ")", "(", "smax", "<STR_LIT>", ")" ]

[ "N", "->", "getNumOperands", "(", ")", ")", ";" ]

[ "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", ")", ";", "return", "::", "isSHUFPMask", "(", "N", "->", "op_begin", "(", ")", "," ]

[ "}" ]

[ "unsigned", "DstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "Is32Bit", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ";", "unsigned", "FinalOpcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "DstReg", "==", "SrcReg", ")", "{", "ATReg", "=", "getATReg", "(", "Inst", ".", "getLoc", "(", ")", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "FinalDstReg", "=", "DstReg", ";", "DstReg", "=", "ATReg", ";", "}", "if", "(", "!", "loadImmediate", "(", "ImmValue", ",", "DstReg", ",", "Mips", "::", "NoRegister", ",", "Is32Bit", ",", "false", ",", "Inst", ".", "getLoc", "(", ")", ",", "Out", ",", "STI", ")", ")", "{", "switch", "(", "FinalOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unimplemented expansion", "<STR_LIT>", ")", ";", "case", "(", "Mips", "::", "ADDi", ")", ":", "FinalOpcode", "=", "Mips", "::", "ADD", ";", "break", ";", "case", "(", "Mips", "::", "ADDiu", ")", ":", "FinalOpcode", "=", "Mips", "::", "ADDu", ";", "break", ";", "case", "(", "Mips", "::", "ANDi", ")", ":", "FinalOpcode", "=", "Mips", "::", "AND", ";", "break", ";", "case", "(", "Mips", "::", "NORImm", ")", ":", "FinalOpcode", "=", "Mips", "::", "NOR", ";", "break", ";", "case", "(", "Mips", "::", "ORi", ")", ":", "FinalOpcode", "=", "Mips", "::", "OR", ";", "break", ";", "case", "(", "Mips", "::", "SLTi", ")", ":", "FinalOpcode", "=", "Mips", "::", "SLT", ";", "break", ";", "case", "(", "Mips", "::", "SLTiu", ")", ":", "FinalOpcode", "=", "Mips", "::", "SLTu", ";", "break", ";", "case", "(", "Mips", "::", "XORi", ")", ":", "FinalOpcode", "=", "Mips", "::", "XOR", ";", "break", ";", "}", "if", "(", "FinalDstReg", "==", "Mips", "::", "NoRegister", ")", "TOut", ".", "emitRRR", "(", "FinalOpcode", ",", "DstReg", ",", "DstReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "else", "TOut", ".", "emitRRR", "(", "FinalOpcode", ",", "FinalDstReg", ",", "FinalDstReg", ",", "DstReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "return", "true", ";" ]

[ "SelectCode", "(", "N", ")", ";" ]

[ "SDNode", "*", "PIC16DAGToDAGISel", "::", "Select", "(", "SDValue", "N", ")", "{", "SDNode", "*", "ResNode", "=" ]

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>" ]

[ "}" ]

[ "const", "MipsMCExpr", "*", "HiExpr", "=", "MipsMCExpr", "::", "createGpOff", "(", "MipsMCExpr", "::", "MEK_HI", ",", "MCSymbolRefExpr", "::", "create", "(", "&", "Sym", ",", "MCA", ".", "getContext", "(", ")", ")", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "const", "MipsMCExpr", "*", "LoExpr", "=", "MipsMCExpr", "::", "createGpOff", "(", "MipsMCExpr", "::", "MEK_LO", ",", "MCSymbolRefExpr", "::", "create", "(", "&", "Sym", ",", "MCA", ".", "getContext", "(", ")", ")", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "emitRX", "(", "Mips", "::", "LUi", ",", "Mips", "::", "GP", ",", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ",", "SMLoc", "(", ")", ",", "&", "STI", ")", ";", "emitRRX", "(", "Mips", "::", "ADDiu", ",", "Mips", "::", "GP", ",", "Mips", "::", "GP", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "SMLoc", "(", ")", ",", "&", "STI", ")", ";", "emitRRR", "(", "Mips", "::", "DADDu", ",", "Mips", "::", "GP", ",", "Mips", "::", "GP", ",", "RegNo", ",", "SMLoc", "(", ")", ",", "&", "STI", ")", ";" ]

[ "getTheJ2Target", "(", ")", ")", ";" ]

[ "void", "LLVMInitializeJ2Target", "(", ")", "{", "RegisterTargetMachine", "<", "J2TargetMachine", ">", "X", "(" ]

[ ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i64", "(", "load", "am_unscaled128", ":", "$", "addr", ")", ")", ",", "(", "LDURQi", "am_unscaled128", ":", "$", "addr" ]

[ "getImm", "(", ")", ";" ]

[ "O", "<<", "'", "#", "'", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", "." ]

[ "}" ]

[ "void", "addIndirectSymAddr", "(", "void", "*", "SymAddr", ",", "intptr_t", "IndSymAddr", ")", "{", "Sym2IndirectSymMap", ".", "insert", "(", "std", "::", "make_pair", "(", "SymAddr", ",", "IndSymAddr", ")", ")", ";" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "xor", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]

[ "<FIXS>", "a29k_asm_named_section", "(", "name", ",", "flags", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "}", "static", "void", "<BUGS>", "a29k_asm_named_section", "(", "name", ",", "flags", ",", "align", ")", "<BUGE>", "const", "char", "*", "name", ";", "unsigned", "int", "flags", "ATTRIBUTE_UNUSED", ";", "<BUGS>", "unsigned", "int", "align", "ATTRIBUTE_UNUSED", ";", "<BUGE>", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.sect %s, bss\\n\\t.use %s\\n", "<STR_LIT>", ",", "name", ",", "name", ")", ";" ]

[ "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", "&&", "crtl", "->", "uses_pic_offset_table", ")", "return", "true", ";" ]

[ "if", "(", "reg", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", "&&", "!", "TARGET_SINGLE_PIC_BASE", ")", "{", "if", "(", "crtl", "->", "calls_eh_return", "&&", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", ")", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", ")", "||", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", ")", ")", ")", "return", "true", ";", "if", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", "&&", "!", "constant_pool_empty_p", "(", ")", ")", "return", "true", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "flag_pic", "==", "<NUM_LIT>", "||", "(", "flag_pic", "&&", "TARGET_SECURE_PLT", ")", ")", "&&", "df_regs_ever_live_p", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ")", "return", "true", ";" ]

[ ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

[ "<NUM_LIT>", ")", ";" ]

[ "def", "tvecshiftL64", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "<NUM_LIT>", ">", ";" ]

[ "def", ":", "PState", "<", "<STR_LIT>", "," ]

[ ")", ")", ")" ]

[ "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

[ ")", "]" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]" ]

[ "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "In2L", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "In2H", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ";", "if", "(", "!", "SelectAddr", "(", "Node", ",", "In1", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "return", "nullptr", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "In2L", ",", "In2H", ",", "Chain", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "Node", ")", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ",", "Ops", ")", ";" ]

[ "INSTD", "FPR64", ":", "$", "Rn", ",", "neon_uimm0", ":", "$", "Imm", ")", ">", ";" ]

[ "class", "Neon_Scalar2SameMisc_cmpz_D_V1_size_patterns", "<", "CondCode", "CC", ",", "Instruction", "INSTD", ">", ":", "Pat", "<", "(", "v1i64", "(", "Neon_cmpz", "(", "v1i64", "FPR64", ":", "$", "Rn", ")", ",", "(", "i32", "neon_uimm0", ":", "$", "Imm", ")", ",", "CC", ")", ")", ",", "(" ]

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "int", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "return", "TTI", "::", "TCC_Basic", ";", "}" ]

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ ",", "MVT", "::", "i8", ")", ",", "EFLAGS", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i8", ",", "DAG", ".", "getTargetConstant", "(", "Cond", ",", "dl" ]

[ "getNextStackOffset", "(", ")", "==", "<NUM_LIT>", ")", "{" ]

[ "PendingMembers", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ".", "getOrigAlign", "(", ")", ")", ")", ";", "if", "(", "!", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "return", "true", ";", "auto", "&", "DL", "=", "State", ".", "getMachineFunction", "(", ")", ".", "getDataLayout", "(", ")", ";", "unsigned", "StackAlign", "=", "DL", ".", "getStackAlignment", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "PendingMembers", "[", "<NUM_LIT>", "]", ".", "getExtraInfo", "(", ")", ",", "StackAlign", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "MVT", "::", "i32", ":", "{", "RegList", "=", "RRegList", ";", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "unsigned", "RegAlign", "=", "alignTo", "(", "Align", ",", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "while", "(", "RegIdx", "%", "RegAlign", "!=", "<NUM_LIT>", "&&", "RegIdx", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ";", "break", ";", "}", "case", "MVT", "::", "f32", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "MVT", "::", "f64", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "MVT", "::", "v2f64", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected member type for block aggregate", "<STR_LIT>", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "LocVT", "==", "MVT", "::", "i32", "&&", "State", "." ]

[ "sw", ";" ]

[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "OpType", ";", "let", "Switches", "=" ]

[ ")", ";" ]

[ "SDValue", "VBias", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "f64", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "MVT", "::", "v4i64", ",", "ZExtIn", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64", ",", "VBias", ")", ")", ";", "Or", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4f64", ",", "Or", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FSUB", ",", "DL", ",", "{", "MVT", "::", "v4f64", ",", "MVT", "::", "Other", "}", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Or", ",", "VBias", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FSUB", ",", "DL", ",", "MVT", "::", "v4f64", ",", "Or", ",", "VBias", ")", ";", "}", "bool", "Is128", "=", "VecIntVT", "==", "MVT", "::", "v4i32", ";", "MVT", "VecFloatVT", "=", "Is128", "?", "MVT", "::", "v4f32", ":", "MVT", "::", "v8f32", ";", "if", "(", "VecFloatVT", "!=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VecCstLow", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstHigh", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstShift", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstShift", ")", ";", "SDValue", "Low", ",", "High", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "MVT", "VecI16VT", "=", "Is128", "?", "MVT", "::", "v8i16", ":", "MVT", "::", "v16i16", ";", "SDValue", "VecCstLowBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstLow", ")", ";", "SDValue", "VecBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "V", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VecI16VT", ",", "VecBitcast", ",", "VecCstLowBitcast", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "VecCstHighBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstHigh", ")", ";", "SDValue", "VecShiftBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "HighShift", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VecI16VT", ",", "VecShiftBitcast", ",", "VecCstHighBitcast", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "else", "{", "SDValue", "VecCstMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "LowAnd", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstMask", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VecIntVT", ",", "LowAnd", ",", "VecCstLow", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VecIntVT", ",", "HighShift", ",", "VecCstHigh", ")", ";", "}", "SDValue", "VecCstFSub", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "DL", ",", "VecFloatVT", ")", ";", "SDValue", "HighBitcast", "=", "DAG", ".", "getBitcast", "(", "VecFloatVT", ",", "High", ")", ";", "SDValue", "LowBitcast", "=", "DAG", ".", "getBitcast", "(", "VecFloatVT", ",", "Low", ")", ";", "if", "(", "IsStrict", ")", "{", "SDValue", "FHigh", "=", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FSUB", ",", "DL", ",", "{", "VecFloatVT", ",", "MVT", "::", "Other", "}", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighBitcast", ",", "VecCstFSub", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FADD", ",", "DL", ",", "{", "VecFloatVT", ",", "MVT", "::", "Other", "}", ",", "{", "FHigh", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "LowBitcast", ",", "FHigh", "}", ")", ";", "}", "SDValue", "FHigh", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FSUB", ",", "DL", ",", "VecFloatVT", ",", "HighBitcast", ",", "VecCstFSub", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "DL", ",", "VecFloatVT", ",", "LowBitcast", ",", "FHigh" ]

[ "Imm", ")", ";" ]

[ "void", "HexagonInstPrinter", "::", "prints3_6ImmOperand", "(", "MCInst", "const", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "int64_t", "Imm", ";", "bool", "Success", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getExpr", "(", ")", "->", "evaluateAsAbsolute", "(", "Imm", ")", ";", "Imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(" ]

[ "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "SP", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]

[ "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "ARM", "::", "D8", "&&", "Reg", "<", "ARM", "::", "D8", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "ARM", "::", "PC", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2LDMIA_RET", ":", "ARM", "::", "LDMIA_RET", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2LDMIA_UPD", ":", "ARM", "::", "LDMIA_UPD", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{" ]

[ "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "MF", ".", "begin", "(", ")", ",", "FE", "=", "MF", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";" ]

[ "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";" ]

[ "}" ]

[ "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_288_Align2RegClass", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_320_Align2RegClass", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_352_Align2RegClass", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_384_Align2RegClass", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_512_Align2RegClass", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_1024_Align2RegClass", ";", "return", "nullptr", ";" ]

[ "_", "_", "i", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_mve_vld4qv16qi", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "addr", ")", ";", "return", "_", "_", "rv", "." ]

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_cmpgtup", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

[ ",", "<NUM_LIT>", ">", ";" ]

[ "class", "HADD_U_W_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

[ "k_Immediate", ";" ]

[ "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==" ]

[ "(", ")", ";" ]

[ "Module", "*", "M", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Constant", "*", "Int", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "bswap", ",", "Tys", ",", "<NUM_LIT>", ")", ";", "Value", "*", "Op", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op", "=", "CallInst", "::", "Create", "(", "Int", ",", "Op", ",", "CI", "->", "getName", "(", ")", ",", "CI", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "Op", ")", ";", "CI", "->", "eraseFromParent" ]

[ "(", "Dt", ",", "<STR_LIT>", ")", ",", "v4i32", ",", "v4i16", ",", "OpNode", ",", "Commutable", ">", ";" ]

[ "def", "v4i32", ":", "N3VL", "<", "op24", ",", "op23", ",", "<NUM_LIT>", ",", "op11_8", ",", "op4", ",", "itin16", ",", "OpcodeStr", ",", "!", "strconcat" ]

[ "}" ]

[ "def", "PPCRegSPE4RCAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_pand", "(", "_", "_", "m64", "_", "_", "m1", ",", "_", "_", "m64", "_", "_", "m2", ")", "{", "return", "_", "mm_and_si64", "(", "_", "_", "m1", ",", "_", "_", "m2", ")", ";" ]

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "BX_RET", ":", "AI", "<", "(", "outs", ")", ",", "(", "ins", ")", ",", "BrMiscFrm", ",", "IIC_Br", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "ARMretflag", ")", "]", ">", ",", "Requires", "<", "[", "IsARM", ",", "HasV4T", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

[ "TARGET_AM33_2", ")", "{" ]

[ "static", "void", "mn10300_conditional_register_usage", "(", "void", ")", "{", "unsigned", "int", "i", ";", "if", "(", "!", "TARGET_AM33", ")", "{", "for", "(", "i", "=", "FIRST_EXTENDED_REGNUM", ";", "i", "<=", "LAST_EXTENDED_REGNUM", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "!" ]

[ "}" ]

[ "vsubl_s32", "(", "int32x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ")", "{", "return", "(", "int64x2_t", ")", "_", "_", "builtin_neon_vsublsv2si", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

[ "uint8_t", "OSABI", ")", "{" ]

[ "MCObjectWriter", "*", "llvm", "::", "createSystemZObjectWriter", "(", "raw_pwrite_stream", "&", "OS", "," ]

[ "}" ]

[ "Value", "*", "X86IREmitter", "::", "visitSMUL", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitSMUL Unimplemented X86 visit...", "<STR_LIT>", ")", ";", "return", "NULL", ";" ]

[ "}" ]

[ "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "R", ")", ";", "return", "RC", "==", "&", "Hexagon", "::", "PredRegsRegClass", ";" ]

[ "static", "void", "restore_saved_cr", "(", "rtx", "reg", ",", "int", "using_mfcr_multiple", ",", "bool", "exit_func", ")", "{", "int", "count", "=", "<NUM_LIT>", ";", "int", "i", ";", "if", "(", "using_mfcr_multiple", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "save_reg_p", "(", "CR0_REGNO", "+", "i", ")", ")", "count", "++", ";", "gcc_assert", "(", "count", ")", ";", "}", "if", "(", "using_mfcr_multiple", "&&", "count", ">", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "insn", ";", "rtvec", "p", ";", "int", "ndx", ";", "p", "=", "rtvec_alloc", "(", "count", ")", ";", "ndx", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "save_reg_p", "(", "CR0_REGNO", "+", "i", ")", ")", "{", "rtvec", "r", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "r", ",", "<NUM_LIT>", ")", "=", "reg", ";", "RTVEC_ELT", "(", "r", ",", "<NUM_LIT>", ")", "=", "GEN_INT", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "i", ")", ")", ";", "RTVEC_ELT", "(", "p", ",", "ndx", ")", "=", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "CCmode", ",", "CR0_REGNO", "+", "i", ")", ",", "gen_rtx_UNSPEC", "(", "CCmode", ",", "r", ",", "UNSPEC_MOVESI_TO_CR", ")", ")", ";", "ndx", "++", ";", "}", "insn", "=", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ")", ";", "gcc_assert", "(", "ndx", "==", "count", ")", ";", "if", "(", "!", "exit_func", "&&", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "flag_shrink_wrap", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "save_reg_p", "(", "CR0_REGNO", "+", "i", ")", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "SImode", ",", "CR0_REGNO", "+", "i", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "else", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "save_reg_p", "(", "CR0_REGNO", "+", "i", ")", ")", "{", "rtx", "insn", "=", "emit_insn", "(", "gen_movsi_to_cr_one", "(", "gen_rtx_REG", "(", "CCmode", ",", "CR0_REGNO", "+", "i", ")", ",", "reg", ")", ")", ";", "if", "(", "!", "exit_func", "&&", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "flag_shrink_wrap", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "SImode", ",", "CR0_REGNO", "+", "i", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "!", "exit_func", "&&", "DEFAULT_ABI", "!=", "ABI_ELFv2", "&&", "(", "DEFAULT_ABI", "==", "ABI_V4", "||", "flag_shrink_wrap", ")", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "rtx", "cr", "=", "gen_rtx_REG", "(", "SImode", ",", "CR2_REGNO", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "cr", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}" ]

[ "Reload", "CR", "from", "REG", "." ]

[ "(", ")", ";" ]

[ "unsigned", "DstRegSize", "=", "getRegClass", "(", "Desc", ",", "<NUM_LIT>", ",", "RI", ",", "MF", ")", "->", "getSize", "(", ")", ";", "unsigned", "SrcRegSize", "=", "getRegClass", "(", "Desc", ",", "<NUM_LIT>", ",", "RI", ",", "MF", ")", "->", "getSize" ]

[ "<STR_LIT>", " mods: ", "<STR_LIT>", "<<", "Imm", ".", "Modifiers", "<<", "'", ">", "'", ";" ]

[ "if", "(", "Imm", ".", "Type", "!=", "AMDGPUOperand", "::", "ImmTyNone", ")", "OS", "<<", "getImm", "(", ")", ";", "else", "OS", "<<", "'", "<", "'", "<<", "getImm", "(", ")", "<<" ]

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "Register", "Reg", ")", "{" ]

[ "if", "(", "!", "VI", ".", "isLiveIn", "(", "*", "Endif", ",", "MOReg", ",", "*", "MRI", ")", ")", "{", "KillsInElse", ".", "insert", "(", "MOReg", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Excluding ", "<STR_LIT>", "<<", "printReg", "(", "MOReg", ",", "TRI", ")", "<<", "<STR_LIT>", " as Live in Endif\\n", "<STR_LIT>", ")", ";", "}", "}", "}", "}", "}", "}", "for", "(", "auto", "&", "MI", ":", "Endif", "->", "phis", "(", ")", ")", "{", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MI", ".", "getNumOperands", "(", ")", ";", "Idx", "+=", "<NUM_LIT>", ")", "{", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "auto", "*", "Pred", "=", "MI", ".", "getOperand", "(", "Idx", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "Pred", "==", "Flow", ")", "continue", ";", "assert", "(", "ElseBlocks", ".", "contains", "(", "Pred", ")", "&&", "<STR_LIT>", "Should be from Else region\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Reg", ")", ")", "continue", ";", "LiveVariables", "::", "VarInfo", "&", "VI", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";", "if", "(", "VI", ".", "isLiveIn", "(", "*", "Endif", ",", "Reg", ",", "*", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Excluding ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " as Live in Endif\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "const", "MachineBasicBlock", "*", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", "->", "getParent", "(", ")", ";", "if", "(", "(", "VI", ".", "AliveBlocks", ".", "test", "(", "If", "->", "getNumber", "(", ")", ")", "||", "DefMBB", "==", "If", ")", "&&", "Loops", "->", "getLoopFor", "(", "DefMBB", ")", "==", "Loops", "->", "getLoopFor", "(", "If", ")", ")", "KillsInElse", ".", "insert", "(", "Reg", ")", ";", "}", "}", "auto", "IsLiveThroughThen", "=", "[", "&", "]", "(" ]

[ "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";" ]

[ "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";" ]

[ "<FIXS>", "output_address", "(", "VOIDmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "}", "else", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "<BUGS>", "output_memory_reference_mode", "=", "VOIDmode", ";", "output_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "return", ";", "}", "else" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "high", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "iter", ".", "skip_subrtxes", "(", ")", ";" ]

[ "if", "(", "GET_CODE", "(", "u", ")", "==", "UNSPEC", "&&", "XINT", "(", "u", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TP", ")", "{", "addr_space_t", "as", "=", "DEFAULT_TLS_SEG_REG", ";", "*", "x", "=", "XEXP", "(", "*", "x", ",", "<NUM_LIT>", "-", "i", ")", ";", "*", "loc", "=", "replace_equiv_address_nv", "(", "*", "loc", ",", "addr", ",", "true", ")", ";", "set_mem_addr_space", "(", "*", "loc", ",", "as", ")", ";", "return", ";", "}", "}", "x", "=", "&", "XEXP", "(", "*", "x", ",", "<NUM_LIT>", ")", ";", "}" ]

[ "mve_pred16_t", "_", "_", "p", ")", "{" ]

[ "_", "_", "arm_vstrhq_p_u16", "(", "uint16_t", "*", "_", "_", "addr", ",", "uint16x8_t", "_", "_", "value", "," ]

[ "p", ")", ";" ]

[ "_", "_", "arm_vminaq_m", "(", "uint32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vminaq_m_s32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]

[ ")", "_", "_", "m2", ")", ";" ]

[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wsubb", "(", "(", "_", "_", "v8qi", ")", "_", "_", "m1", ",", "(", "_", "_", "v8qi" ]

[ "<FIXS>", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "]", ")", "<FIXE>" ]

[ "(", "ctz", ":", "HI", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", "]", ")", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")" ]

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

[ "v32hi", ")", "_", "_", "A", ",", "_", "_", "B", ",", "_", "_", "D", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vcvttph2w512_mask_round", "(", "_", "_", "C", ",", "(", "_", "_" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtn1_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_6413b6", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "]", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";" ]

[ "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "BX_RET", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "tBX_RET", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MOVPCLR", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "prior", "(", "MBBI", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";" ]

[ "}" ]

[ "vshl_s32", "(", "int32x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ")", "{", "return", "(", "int32x2_t", ")", "_", "_", "builtin_neon_vshlsv2si", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "<", "GPI", ":", "FCVT_TARGET", ">", "[", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "FCVT_FIXED2F", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

[ "=", "SYMBOL_REF", "&", "&" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "HImode", ",", "force_reg", "(", "SImode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", "}", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "rtx", "o", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "if", "(", "!", "REG_P", "(", "o", ")", "&", "&", "!", "CONST_INT_P", "(", "o", ")", "&", "&", "GET_CODE", "(", "o", ")", "!" ]

[ "}" ]

[ "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "MVT", "::", "i64", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "bool", "X86TTIImpl", "::", "prefersVectorizedAddressing", "(", ")", "const", "{", "return", "supportsGather", "(", ")", ";" ]

[ ")", ")", "<", "<NUM_LIT>", ";" ]

[ "static", "bool", "isI24", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "Op" ]

[ "=", "<NUM_LIT>", ";" ]

[ "if", "(", "target_memregs", "<", "<NUM_LIT>", "||", "target_memregs", ">", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "invalid target memregs value %<%d%>", "<STR_LIT>", ",", "target_memregs", ")", ";", "}", "else", "target_memregs" ]

[ "(", "(", "i", "*", "Stride", ")", "%", "LaneSize", "+", "LaneSize", "*", "Lane", ")", ";" ]

[ "int", "LaneCount", "=", "std", "::", "max", "(", "VectorSize", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "int", "Lane", "=", "<NUM_LIT>", ";", "Lane", "<", "LaneCount", ";", "Lane", "++", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "LaneSize", "=", "VF", "/", "LaneCount", ";", "i", "!=", "LaneSize", ";", "++", "i", ")", "Mask", ".", "push_back" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "x", ";" ]

[ "if", "(", "GET_MODE", "(", "x", ")", "!=", "HImode", "&&", "GET_MODE", "(", "x", ")", "!=", "SImode", ")", "return", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "NULL", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";" ]

[ "}" ]

[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "assert", "(", "SrcReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "assert", "(", "SrcReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";" ]