docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	X86	CPP	next_suggestion	CPU	624,000	[ "}" ]	[ "SB", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Sign", ",", "Zero", ",", "Sign", ",", "Zero", ")", ";", "}", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "SB", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op1", ",", "SB", ")", ";", "SDValue", "GT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "SDValue", "EQ", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "const", "int", "MaskHi", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "int", "MaskLo", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "EQHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "EQ", ",", "EQ", ",", "MaskHi", ")", ";", "SDValue", "GTLo", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskLo", ")", ";", "SDValue", "GTHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskHi", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "EQHi", ",", "GTLo", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "GTHi", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "!", "FlipSigns", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "Shuf", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "Result", ",", "Result", ",", "Mask", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "Shuf", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "if", "(", "FlipSigns", ")", "{", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignBit", "(", "EltVT", ".", "getSizeInBits", "(", ")", ")", ",", "VT", ")", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "VT", ",", "Op0", ",", "SB", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "VT", ",", "Op1", ",", "SB", ")", ";" ]
GCC	nios2	MD	stmt_completion	MPU	624,001	[ ")", "]", ")" ]	[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Nyuzi	CPP	stmt_completion	GPU	624,002	[ "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";" ]	[ "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[" ]
LLVM	PTX	CPP	code_generation	GPU	624,003	[ "bool", "PTXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "formatted_raw_ostream", "&", "Out", ",", "CodeGenFileType", "FileType", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DisableVerify", ")", "{", "MCContext", "", "Context", "=", "<NUM_LIT>", ";", "if", "(", "addCommonCodeGenPasses", "(", "PM", ",", "OptLevel", ",", "DisableVerify", ",", "Context", ")", ")", "return", "true", ";", "assert", "(", "Context", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Failed to get MCContext", "<STR_LIT>", ")", ";", "if", "(", "hasMCSaveTempLabels", "(", ")", ")", "Context", "->", "setAllowTemporaryLabels", "(", "false", ")", ";", "const", "MCAsmInfo", "&", "MAI", "=", "", "getMCAsmInfo", "(", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ";", "OwningPtr", "<", "MCStreamer", ">", "AsmStreamer", ";", "switch", "(", "FileType", ")", "{", "default", ":", "return", "true", ";", "case", "CGFT_AssemblyFile", ":", "{", "MCInstPrinter", "", "InstPrinter", "=", "getTarget", "(", ")", ".", "createMCInstPrinter", "(", "MAI", ".", "getAssemblerDialect", "(", ")", ",", "MAI", ",", "STI", ")", ";", "MCCodeEmitter", "", "MCE", "=", "<NUM_LIT>", ";", "MCAsmBackend", "", "MAB", "=", "<NUM_LIT>", ";", "MCStreamer", "", "S", "=", "getTarget", "(", ")", ".", "createAsmStreamer", "(", "", "Context", ",", "Out", ",", "true", ",", "hasMCUseLoc", "(", ")", ",", "hasMCUseCFI", "(", ")", ",", "hasMCUseDwarfDirectory", "(", ")", ",", "InstPrinter", ",", "MCE", ",", "MAB", ",", "false", ")", ";", "AsmStreamer", ".", "reset", "(", "S", ")", ";", "break", ";", "}", "case", "CGFT_ObjectFile", ":", "{", "llvm_unreachable", "(", "<STR_LIT>", "Object file emission is not supported with PTX", "<STR_LIT>", ")", ";", "}", "case", "CGFT_Null", ":", "AsmStreamer", ".", "reset", "(", "createNullStreamer", "(", "", "Context", ")", ")", ";", "break", ";", "}", "FunctionPass", "", "Printer", "=", "getTarget", "(", ")", ".", "createAsmPrinter", "(", "", "this", ",", "*", "AsmStreamer", ")", ";", "if", "(", "Printer", "==", "<NUM_LIT>", ")", "return", "true", ";", "AsmStreamer", ".", "take", "(", ")", ";", "PM", ".", "add", "(", "Printer", ")", ";", "PM", ".", "add", "(", "createGCInfoDeleter", "(", ")", ")", ";", "return", "false", ";", "}" ]	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]
GCC	mips	MD	stmt_completion	CPU	624,004	[ "[", "<NUM_LIT>", "]", ")" ]	[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands" ]
LLVM	Hexagon	TD	next_suggestion	DSP	624,005	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_6413b6", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	alpha	MD	stmt_completion	MPU	624,006	[ ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")" ]
GCC	xtensa	MD	next_suggestion	MPU	624,007	[ "}", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "xtensa_expand_block_move", "(", "operands", ")", ")", "FAIL", "DONE" ]
LLVM	PowerPC	TD	next_suggestion	CPU	624,008	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "BI", ";", "let", "BI", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BIBO", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "BI", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CR", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BIBO", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BI", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "aa", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lk", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	624,009	[ ";" ]	[ "MI", "->", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "bool", "succeeded", "=", "UpdateOperandRegClass", "(", "MI", ")", ";", "(", "void", ")", "succeeded", ";", "assert", "(", "succeeded", "&&", "<STR_LIT>", "Some operands reg class are incompatible!", "<STR_LIT>", ")", ";", "MI", "->", "addRegisterDefined", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ";", "return", "true" ]
GCC	m32r	CPP	stmt_completion	MPU	624,010	[ "base", ",", "INTVAL", "(", "offset", ")", ")", ";" ]	[ "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "or", "ig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "pic_offset_table_rtx", ")", "return", "or", "ig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "if", "(", "GET_CODE", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "base", "=", "m32r_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "reg", ")", ";", "if", "(", "base", "==", "reg", ")", "offset", "=", "m32r_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "else", "offset", "=", "m32r_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "reg", ")", ";", "}", "else", "return", "or", "ig", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "if", "(", "INT16_P", "(", "INTVAL", "(", "offset", ")", ")", ")", "return", "plus_constant", "(" ]
LLVM	CAHP	CPP	next_suggestion	CPU	624,011	[ "}" ]	[ "addPass", "(", "createCAHPISelDag", "(", "getCAHPTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";" ]
GCC	sparc	CPP	code_generation	CPU	624,012	[ "static", "int", "sparc_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "bool", "need_memory", "=", "false", ";", "if", "(", "from", "==", "NO_REGS", "\|\|", "to", "==", "NO_REGS", ")", "return", "<NUM_LIT>", ";", "if", "(", "from", "==", "FPCC_REGS", "\|\|", "to", "==", "FPCC_REGS", ")", "need_memory", "=", "true", ";", "else", "if", "(", "(", "FP_REG_CLASS_P", "(", "from", ")", "&&", "general_or_i64_p", "(", "to", ")", ")", "\|\|", "(", "general_or_i64_p", "(", "from", ")", "&&", "FP_REG_CLASS_P", "(", "to", ")", ")", ")", "{", "if", "(", "TARGET_VIS3", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "\|\|", "size", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "TARGET_ARCH32", "\|\|", "size", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}", "}", "need_memory", "=", "true", ";", "}", "if", "(", "need_memory", ")", "{", "if", "(", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC", "\|\|", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC3", "\|\|", "sparc_cpu", "==", "PROCESSOR_NIAGARA", "\|\|", "sparc_cpu", "==", "PROCESSOR_NIAGARA2", "\|\|", "sparc_cpu", "==", "PROCESSOR_NIAGARA3", "\|\|", "sparc_cpu", "==", "PROCESSOR_NIAGARA4", "\|\|", "sparc_cpu", "==", "PROCESSOR_NIAGARA7", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]
LLVM	CSKY	CPP	code_generation	CPU	624,013	[ "void", "CSKYDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "SDLoc", "Dl", "(", "N", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "bool", "IsSelected", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADDCARRY", ":", "IsSelected", "=", "selectAddCarry", "(", "N", ")", ";", "break", ";", "case", "ISD", "::", "SUBCARRY", ":", "IsSelected", "=", "selectSubCarry", "(", "N", ")", ";", "break", ";", "}", "if", "(", "IsSelected", ")", "return", ";", "SelectCode", "(", "N", ")", ";", "}" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM	PowerPC	CPP	program_repair	CPU	624,014	[ "<FIXS>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "<FIXE>", "<FIXS>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "<FIXE>" ]	[ "}", "}", "<BUGS>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "<BUGE>", "int", "&", "FrameIndex", ")", "const", "{", "<BUGS>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "<BUGE>", "default", ":", "break", ";", "case", "PPC", "::", "LD", ":", "case", "PPC", "::", "LWZ", ":" ]
GCC	spu	MD	next_suggestion	MPU	624,015	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "VDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VDF", "(", "match_operand", ":", "VDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	624,016	[ "}" ]	[ "unsigned", "SISubtarget", "::", "getReservedNumSGPRs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{", "if", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "<NUM_LIT>", ";", "if", "(", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "isXNACKEnabled", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	624,017	[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup17", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup17", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]
LLVM	M68k	CPP	stmt_completion	MPU	624,018	[ "OuterDisp", ")", ";" ]	[ "M68kOperand", "::", "addExpr", "(", "Inst", ",", "MemOp", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	624,019	[ "NoOpt", ")", "{" ]	[ "HexagonPassConfig", "(", "HexagonTargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{", "bool", "NoOpt", "=", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!" ]
GCC	rs6000	CPP	next_suggestion	CPU	624,020	[ "regno", "+=", "reg_stride", ";" ]	[ "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "n_elts", ")", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "elt_mode", ",", "regno", ")", ";", "rtx", "off", "=", "GEN_INT", "(", "i", "*", "GET_MODE_SIZE", "(", "elt_mode", ")", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "off", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	624,021	[ "}" ]	[ "uint64_t", "Mask", "=", "LM", ".", "getAsInteger", "(", ")", ";", "uint64_t", "Even", "=", "Mask", "&", "<NUM_LIT>", "ULL", ";", "Mask", "=", "(", "Even", ">>", "<NUM_LIT>", ")", "\|", "Mask", ";", "uint64_t", "Odd", "=", "Mask", "&", "<NUM_LIT>", "ULL", ";", "return", "countPopulation", "(", "Odd", ")", ";" ]
LLVM	ARM64	CPP	next_suggestion	CPU	624,022	[ "return", "true", ";" ]	[ "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "int64_t", "Min", "=", "-", "(", "<NUM_LIT>", "LL", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ";", "int64_t", "Max", "=", "(", "(", "<NUM_LIT>", "LL", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", ";", "return", "Val", ">=", "Min", "&&", "Val", "<=", "Max", ";", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	624,023	[ "TargetRegisterClass", "*", "RC", ";" ]	[ "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "dl", ",", "MVT", "::", "v2f64", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "TargetRegisterClass", "", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "ARM", "::", "SPRRegisterClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", ")", "RC", "=", "ARM", "::", "DPRRegisterClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "v2f64", ")", "RC", "=", "ARM", "::", "QPRRegisterClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "ARM", "::", "tGPRRegisterClass", ":", "ARM", "::", "GPRRegisterClass", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "MVT", "::", "i64", "&&", "<STR_LIT>", "i64 should already be lowered", "<STR_LIT>", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "GPRArgRegs", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R1", ",", "ARM", "::", "R2", ",", "ARM", "::", "R3", "}", ";", "unsigned", "NumGPRs", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "<NUM_LIT>", "]", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "VARegSize", "=", "(", "<NUM_LIT>", "-", "NumGPRs", ")", "", "<NUM_LIT>", ";", "unsigned", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "<NUM_LIT>", ")", "&", "~", "(", "Align", "-", "<NUM_LIT>", ")", ";", "unsigned", "ArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "for", "(", ";", "NumGPRs", "<", "<NUM_LIT>", ";", "++", "NumGPRs", ")", "{" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	624,024	[ "Vd", "[", "(", "<NUM_LIT>", "", "i", "+", "<NUM_LIT>", ")", "", "Size", "+", "b", "]", "=", "Vv", "[", "(", "<NUM_LIT>", "", "i", "+", "Odd", ")", "", "Size", "+", "b", "]", ";" ]	[ "auto", "Odd", "=", "static_cast", "<", "int", ">", "(", "TakeOdd", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Len", "/", "(", "<NUM_LIT>", "*", "Size", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "int", "b", "=", "<NUM_LIT>", ";", "b", "!=", "static_cast", "<", "int", ">", "(", "Size", ")", ";", "++", "b", ")", "{" ]
LLVM	X86	CPP	stmt_completion	CPU	624,025	[ "XOP9_MAP", ":" ]	[ "decision", "=", "&", "ONEBYTE_SYM", ";", "break", ";", "case", "TWOBYTE", ":", "decision", "=", "&", "TWOBYTE_SYM", ";", "break", ";", "case", "THREEBYTE_38", ":", "decision", "=", "&", "THREEBYTE38_SYM", ";", "break", ";", "case", "THREEBYTE_3A", ":", "decision", "=", "&", "THREEBYTE3A_SYM", ";", "break", ";", "case", "XOP8_MAP", ":", "decision", "=", "&", "XOP8_MAP_SYM", ";", "break", ";", "case" ]
LLVM	ARM64	TD	stmt_completion	CPU	624,026	[ "}", "=", "Rd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	arm	CPP	next_suggestion	CPU	624,027	[ "}" ]	[ "vsubl_s32", "(", "int32x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ")", "{", "return", "(", "int64x2_t", ")", "_", "_", "builtin_neon_vsublsv2si", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	SPIRV	CPP	program_repair	Virtual ISA	624,028	[ "<FIXS>", ":", "buildConstantIntReg32", "(", "<NUM_LIT>", ",", "MIRBuilder", ",", "GR", ")", ")", "<FIXE>" ]	[ ".", "addUse", "(", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ")", ".", "addUse", "(", "Call", "->", "Arguments", ".", "size", "(", ")", ">", "<NUM_LIT>", "?", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", "<BUGS>", ":", "buildConstantIntReg", "(", "<NUM_LIT>", ",", "MIRBuilder", ",", "GR", ")", ")", "<BUGE>", ".", "addUse", "(", "EventReg", ")", ";", "if", "(", "NewType", "!=", "nullptr", ")", "insertAssignInstr", "(", "Call", "->", "ReturnRegister", ",", "nullptr", ",", "NewType", ",", "GR", ",", "MIRBuilder", "," ]
GCC	arm	CPP	next_suggestion	CPU	624,029	[ "}" ]	[ "vreinterpretq_s16_u16", "(", "uint16x8_t", "_", "_", "a", ")", "{", "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vreinterpretv8hiv8hi", "(", "(", "int16x8_t", ")", "_", "_", "a", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	624,030	[ "void", "X86InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid Cond array", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "X86", "::", "getCMovOpcode", "(", "TRI", ".", "getRegSizeInBits", "(", "RC", ")", "/", "<NUM_LIT>", ",", "false", ",", "Subtarget", ".", "hasNDD", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "}" ]	[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]
LLVM	ARM	TD	next_suggestion	CPU	624,031	[ "let", "Predicates", "=", "[", "HasVFP2", ",", "HasDPVFP", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	624,032	[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";" ]	[ "class", "sve_int_dup_fpimm", "<", "bits", "<", "<NUM_LIT>", ">", "sz8_64", ",", "Operand", "fpimmtype", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zd", ")", ",", "(", "ins", "fpimmtype", ":", "$", "imm8", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	624,033	[ "<NUM_LIT>", ";" ]	[ "def", "A4_vrminuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	rs6000	MD	stmt_completion	CPU	624,034	[ ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	624,035	[ ")", ";" ]	[ "unsigned", "color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "ColorCount", "[", "color", "]", ">", "<NUM_LIT>", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "\|\|", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "", "SUColors", ".", "begin", "(", ")", "!=", "color", ")", "{", "--", "ColorCount", "[", "color", "]", ";", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(" ]
GCC	arm	CPP	stmt_completion	CPU	624,036	[ "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vorrq_m_n_sv4si", "(", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_" ]
LLVM	AMDGPU	CPP	code_generation	GPU	624,037	[ "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<NUM_LIT>", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX9", ")", "Gen", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "GFX9", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", "&&", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "Gen", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "int", "MCOp", "=", "AMDGPU", "::", "getMCOpcode", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "<NUM_LIT>", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "return", "MCOp", ";", "}" ]	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]
GCC	sparc	MD	stmt_completion	CPU	624,038	[ "]", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rx	CPP	stmt_completion	CPU	624,039	[ "lab", ")", ")", ";" ]	[ "return", "align_flags", "(", "rx_align_log_for_label", "(", "lab", ",", "uses_threshold", ")", ",", "rx_max_skip_for_label", "(" ]
GCC	m32c	MD	stmt_completion	MPU	624,040	[ ")", "]" ]	[ "(", "plus", ":", "HPSI", "(", "match_operand", ":", "HPSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HPSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "QHSI", "(", "match_operand", ":", "HPSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "QHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "QHSI", "(", "plus", ":", "HPSI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	i386	MD	stmt_completion	CPU	624,041	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC	i386	CPP	program_repair	CPU	624,042	[ "<FIXS>", "const", "class", "xlogue_layout", "&", "xlogue", "=", "xlogue_layout", "::", "get_instance", "(", ")", ";", "<FIXE>" ]	[ "rtx", "sym", ",", "tmp", ";", "rtx", "rsi", "=", "gen_rtx_REG", "(", "word_mode", ",", "SI_REG", ")", ";", "rtx", "r10", "=", "NULL_RTX", ";", "<BUGS>", "const", "struct", "xlogue_layout", "&", "xlogue", "=", "xlogue_layout", "::", "get_instance", "(", ")", ";", "<BUGE>", "HOST_WIDE_INT", "stub_ptr_offset", "=", "xlogue", ".", "get_stub_ptr_offset", "(", ")", ";", "HOST_WIDE_INT", "rsi_offset", "=", "frame", ".", "stack_realign_offset", "+", "stub_ptr_offset", ";", "rtx", "rsi_frame_load", "=", "NULL_RTX", ";" ]
GCC	i386	MD	stmt_completion	CPU	624,043	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM	X86	CPP	stmt_completion	CPU	624,044	[ "ResultReg", ")", ";" ]	[ "if", "(", "Opnd", ")", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "Opnd", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "OpIsKill", "=", "hasTrivialKill", "(", "Opnd", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ",", "getKillRegState", "(", "OpIsKill", ")", ")", ";", "updateValueMap", "(", "I", "," ]
GCC	i386	MD	stmt_completion	CPU	624,045	[ ")", ")", "]", ")" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "]", "(", "symbol_ref", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	program_repair	CPU	624,046	[ "<FIXS>", "case", "PPC", "::", "EXTLDI_rec", ":", "{", "<FIXE>", "<FIXS>", "TmpInst", ".", "setOpcode", "(", "Opcode", "==", "PPC", "::", "EXTLDI", "?", "PPC", "::", "RLDICR", ":", "PPC", "::", "RLDICR_rec", ")", ";", "<FIXE>" ]	[ "break", ";", "}", "case", "PPC", "::", "EXTLDI", ":", "<BUGS>", "case", "PPC", "::", "EXTLDIo", ":", "{", "<BUGE>", "MCInst", "TmpInst", ";", "int64_t", "N", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "B", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<BUGS>", "TmpInst", ".", "setOpcode", "(", "Opcode", "==", "PPC", "::", "EXTLDI", "?", "PPC", "::", "RLDICR", ":", "PPC", "::", "RLDICRo", ")", ";", "<BUGE>", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "B", ")", ")", ";" ]
GCC	ia64	CPP	next_suggestion	CPU	624,047	[ "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";" ]	[ "gcc_assert", "(", "op0", "==", "dest", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", ";", "if", "(", "INTVAL", "(", "op1", ")", "<", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "!", "frame_pointer_needed", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", "\\t.fframe ", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "-", "INTVAL", "(", "op1", ")", ")", ";", "}", "else", "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "}", "else", "{", "gcc_assert", "(", "src", "==", "hard_frame_pointer_rtx", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	624,048	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	624,049	[ "}" ]	[ "if", "(", "m_pAttrData", "->", "usingThumb2", "(", ")", ")", "{", "return", "THM2_MAX_FWD_BRANCH_OFFSET", ";", "}", "else", "{", "return", "THM_MAX_FWD_BRANCH_OFFSET", ";" ]
GCC	i386	MD	next_suggestion	CPU	624,050	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "VF2_512_256VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_float", ":", "VF2_512_256VL", "(", "match_operand", ":", "<", "si2dfmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	ARM	TD	program_repair	CPU	624,051	[ "<FIXS>", "def", "t2PKHBT", ":", "T2I", "(", "outs", "rGPR", ":", "$", "dst", ")", ",", "(", "ins", "rGPR", ":", "$", "src1", ",", "rGPR", ":", "$", "src2", ",", "shift_imm", ":", "$", "sh", ")", ",", "IIC_iALUsi", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "(", "and", "(", "shl", "rGPR", ":", "$", "src2", ",", "lsl_amt", ":", "$", "sh", ")", ",", "<FIXE>" ]	[ "(", "or", "(", "srl", "(", "and", "rGPR", ":", "$", "src", ",", "<NUM_LIT>", ")", ",", "(", "i32", "<NUM_LIT>", ")", ")", ",", "(", "shl", "rGPR", ":", "$", "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ")", ",", "i16", ")", ")", "]", ">", ";", "<BUGS>", "def", "t2PKHBT", ":", "T2I", "(", "outs", "rGPR", ":", "$", "dst", ")", ",", "(", "ins", "rGPR", ":", "$", "src1", ",", "rGPR", ":", "$", "src2", ",", "i32imm", ":", "$", "shamt", ")", ",", "IIC_iALUsi", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "rGPR", ":", "$", "dst", ",", "(", "or", "(", "and", "rGPR", ":", "$", "src1", ",", "<NUM_LIT>", ")", ",", "<BUGS>", "(", "and", "(", "shl", "rGPR", ":", "$", "src2", ",", "(", "i32", "imm", ":", "$", "shamt", ")", ")", ",", "<BUGE>", "<NUM_LIT>", ")", ")", ")", "]", ">", ",", "Requires", "[", "HasT2ExtractPack", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	TriCore	CPP	next_suggestion	MPU	624,052	[ "}" ]	[ "SDNode", "", "TriCoreDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "DEBUG", "(", "errs", "(", ")", ".", "changeColor", "(", "raw_ostream", "::", "GREEN", ")", "<<", "<STR_LIT>", "Selecting: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "Constant", ":", "return", "SelectConstant", "(", "N", ")", ";", "case", "ISD", "::", "FrameIndex", ":", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "if", "(", "N", "->", "hasOneUse", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "}", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "ptyType", "=", "false", ";", "ptyType", "=", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "iPTR", ")", "?", "true", ":", "false", ";", "break", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	624,053	[ "LegacyInfo", ".", "setAction", "(", "{", "G_FPTRUNC", ",", "<NUM_LIT>", ",", "s64", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";" ]	[ "void", "X86LegalizerInfo", "::", "setLegalizerInfoSSE2", "(", ")", "{", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s8", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s16", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v32s8", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s16", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s32", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s64", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "auto", "&", "LegacyInfo", "=", "getLegacyLegalizerInfo", "(", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s64", ",", "v2s64", "}", ")", "LegacyInfo", ".", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", "LegacyInfo", ".", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "LegacyInfo", ".", "setAction", "(", "{", "G_MUL", ",", "v8s16", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "LegacyInfo", ".", "setAction", "(", "{", "G_FPEXT", ",", "s64", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "LegacyInfo", ".", "setAction", "(", "{", "G_FPEXT", ",", "<NUM_LIT>", ",", "s32", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "LegacyInfo", ".", "setAction", "(", "{", "G_FPTRUNC", ",", "s32", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";" ]
GCC	microblaze	MD	stmt_completion	MPU	624,054	[ "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "subreg", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "(", "subreg", ":", "SI" ]
GCC	loongarch	CPP	next_suggestion	CPU	624,055	[ "x", "=", "gen_rtx_SET", "(", "target", ",", "x", ")", ";" ]	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "perm", "[", "i", "]", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	624,056	[ "let", "SrcA", "=", "src", ";" ]	[ "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";" ]
GCC	s390	MD	stmt_completion	MPU	624,057	[ ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	624,058	[ ">", "sw", ";" ]	[ "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "op1", ",", "TPCImm", "<", "Isrc", ">", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	624,059	[ "F", ",", "Args", ")", ";" ]	[ "static", "Value", "", "simplifyX86insertq", "(", "IntrinsicInst", "&", "II", ",", "Value", "", "Op0", ",", "Value", "", "Op1", ",", "APInt", "APLength", ",", "APInt", "APIndex", ",", "InstCombiner", "::", "BuilderTy", "&", "Builder", ")", "{", "APIndex", "=", "APIndex", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ";", "APLength", "=", "APLength", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ";", "unsigned", "Index", "=", "APIndex", ".", "getZExtValue", "(", ")", ";", "unsigned", "Length", "=", "APLength", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "APLength", ".", "getZExtValue", "(", ")", ";", "unsigned", "End", "=", "Index", "+", "Length", ";", "if", "(", "End", ">", "<NUM_LIT>", ")", "return", "UndefValue", "::", "get", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "(", "Length", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "Index", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Length", "/", "=", "<NUM_LIT>", ";", "Index", "/", "=", "<NUM_LIT>", ";", "Type", "", "IntTy8", "=", "Type", "::", "getInt8Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "auto", "", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "IntTy8", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "(", "int", ")", "Index", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "(", "int", ")", "Length", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "Index", "+", "Length", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "Value", "", "SV", "=", "Builder", ".", "CreateShuffleVector", "(", "Builder", ".", "CreateBitCast", "(", "Op0", ",", "ShufTy", ")", ",", "Builder", ".", "CreateBitCast", "(", "Op1", ",", "ShufTy", ")", ",", "ShuffleMask", ")", ";", "return", "Builder", ".", "CreateBitCast", "(", "SV", ",", "II", ".", "getType", "(", ")", ")", ";", "}", "auto", "", "C0", "=", "dyn_cast", "<", "Constant", ">", "(", "Op0", ")", ";", "auto", "", "C1", "=", "dyn_cast", "<", "Constant", ">", "(", "Op1", ")", ";", "auto", "", "CI00", "=", "C0", "?", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "C0", "->", "getAggregateElement", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ")", ":", "nullptr", ";", "auto", "", "CI10", "=", "C1", "?", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "C1", "->", "getAggregateElement", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ")", ":", "nullptr", ";", "if", "(", "CI00", "&&", "CI10", ")", "{", "APInt", "V00", "=", "CI00", "->", "getValue", "(", ")", ";", "APInt", "V10", "=", "CI10", "->", "getValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "Length", ")", ".", "shl", "(", "Index", ")", ";", "V00", "=", "V00", "&", "~", "Mask", ";", "V10", "=", "V10", ".", "zextOrTrunc", "(", "Length", ")", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ".", "shl", "(", "Index", ")", ";", "APInt", "Val", "=", "V00", "\|", "V10", ";", "Type", "", "IntTy64", "=", "Type", "::", "getInt64Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Constant", "", "Args", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "IntTy64", ",", "Val", ".", "getZExtValue", "(", ")", ")", ",", "UndefValue", "::", "get", "(", "IntTy64", ")", "}", ";", "return", "ConstantVector", "::", "get", "(", "Args", ")", ";", "}", "if", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "x86_sse4a_insertq", ")", "{", "Type", "", "IntTy8", "=", "Type", "::", "getInt8Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Constant", "", "CILength", "=", "ConstantInt", "::", "get", "(", "IntTy8", ",", "Length", ",", "false", ")", ";", "Constant", "", "CIIndex", "=", "ConstantInt", "::", "get", "(", "IntTy8", ",", "Index", ",", "false", ")", ";", "Value", "", "Args", "[", "]", "=", "{", "Op0", ",", "Op1", ",", "CILength", ",", "CIIndex", "}", ";", "Module", "", "M", "=", "II", ".", "getModule", "(", ")", ";", "Function", "", "F", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "x86_sse4a_insertqi", ")", ";", "return", "Builder", ".", "CreateCall", "(" ]
LLVM	AArch64	CPP	stmt_completion	CPU	624,060	[ ";" ]	[ "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f16", "&&", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "IsStrict", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "{", "MVT", "::", "f32", ",", "MVT", "::", "Other", "}", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SrcVal", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_ROUND", ",", "dl", ",", "{", "MVT", "::", "f16", ",", "MVT", "::", "Other", "}", ",", "{", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", "}", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f16", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "f32", ",", "SrcVal", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "if", "(", "SrcVal", ".", "getValueType", "(", ")", "==", "MVT", "::", "i128", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f128", ")", "return", "Op", ";", "return", "SDValue", "(", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	624,061	[ "}" ]	[ "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "vsplat_uimm4", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws", ",", "Imm", ":", "$", "m", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "itin", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	624,062	[ "}" ]	[ "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftnu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftnsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftns", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftnu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftnsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "Intrinsic", "::", "arm_neon_vshiftins", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "<NUM_LIT>", ";", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "invalid shift count for vsli/vsri intrinsic", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";" ]
GCC	nds32	MD	stmt_completion	CPU	624,063	[ ")", "]" ]	[ "(", "match_test", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	624,064	[ "}" ]	[ "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "NoReturn", ")", ")", "return", "false", ";", "return", "F", ".", "hasFnAttribute", "(", "PACStackAttribute", ")", "&&", "F", ".", "getFnAttribute", "(", "PACStackAttribute", ")", ".", "getValueAsString", "(", ")", "!=", "<STR_LIT>", "none", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	624,065	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	624,066	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "sh", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sat_imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	624,067	[ "<", "<NUM_LIT>", ">", ";" ]	[ "def", "qsub", ":", "SubRegIndex" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	624,068	[ "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";" ]	[ "Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	624,069	[ "}" ]	[ "if", "(", "Indices", ".", "size", "(", ")", "!=", "Factor", "\|\|", "UseMaskForCond", "\|\|", "UseMaskForGaps", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";", "return", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ",", "CostKind", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	624,070	[ "<NUM_LIT>", ";" ]	[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	LEG	CPP	next_suggestion	CPU	624,071	[ "Type", "=", "ELF", "::", "R_ARM_MOVT_PREL", ";" ]	[ "unsigned", "Type", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	X86	CPP	next_suggestion	CPU	624,072	[ "HasFastVectorFSQRT", "=", "false", ";" ]	[ "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasVPOPCNTDQ", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false", ";", "HasCLZERO", "=", "false", ";", "HasMPX", "=", "false", ";", "HasSGX", "=", "false", ";", "HasCLFLUSHOPT", "=", "false", ";", "HasCLWB", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "UseRetpoline", "=", "false", ";", "UseRetpolineExternalThunk", "=", "false", ";", "IsPMULLDSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMem16Slow", "=", "false", ";", "IsUAMem32Slow", "=", "false", ";", "HasSSEUnalignedMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasFastPartialYMMorZMMWrite", "=", "false", ";", "HasFastScalarFSQRT", "=", "false", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	624,073	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "cop", ";", "bits", "<", "<NUM_LIT>", ">", "opc2", ";", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc1", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	624,074	[ "}" ]	[ "if", "(", "++", "NextI", "==", "Update", ")", "++", "NextI", ";", "int", "Value", "=", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't merge 1 << 12 offset into post-indexed load / store", "<STR_LIT>", ")", ";", "if", "(", "Update", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Value", "=", "-", "Value", ";", "unsigned", "NewOpc", "=", "getPostIndexedOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Value", ")", ";", "(", "void", ")", "MIB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating post-indexed load/store.", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Replacing instructions:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", ")", ";", "DEBUG", "(", "Update", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " with instruction:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "Update", "->", "eraseFromParent", "(", ")", ";", "return", "NextI", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	624,075	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_psxthfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	TD	program_repair	CPU	624,076	[ "<FIXS>", "let", "isReturn", "=", "<NUM_LIT>", ",", "Uses", "=", "[", "LR", ",", "RM", "]", "in", "<FIXE>" ]	[ "<STR_LIT>", ",", "[", "]", ">", ";", "let", "isTerminator", "=", "<NUM_LIT>", ",", "isBarrier", "=", "<NUM_LIT>", ",", "PPC970_Unit", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "let", "isReturn", "=", "<NUM_LIT>", ",", "Uses", "=", "[", "LR", "]", "in", "<BUGE>", "def", "BLR", ":", "XLForm_2_br", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "p", ")", ",", "<STR_LIT>", ",", "BrB", ",", "[", "(", "retflag", ")", "]", ">", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	624,077	[ "}" ]	[ "def", "Srr", ":", "BaseTwoOperandFPData", "<", "opcode", ",", "FPR32", ",", "asm", ",", "[", "(", "set", "(", "f32", "FPR32", ":", "$", "Rd", ")", ",", "(", "node", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	microblaze	CPP	next_suggestion	MPU	624,078	[ "return", "NULL_RTX", ";" ]	[ "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "SET", ")", "call", "=", "SET_SRC", "(", "call", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "!=", "CALL", ")", "gcc_unreachable", "(", ")", ";", "return", "XEXP", "(", "XEXP", "(", "call", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	624,079	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	624,080	[ "<FIXS>", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SF", "(", "gt", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "reg", ":", "CCFP", "<NUM_LIT>", ")", "(", "compare", ":", "CCFP", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
LLVM	CellSPU	CPP	program_repair	MPU	624,081	[ "<FIXS>", "return", "LowerI8Math", "(", "Op", ",", "DAG", ",", "Opc", ",", "*", "this", ")", ";", "<FIXE>" ]	[ "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorMUL", "(", "Op", ",", "DAG", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "<BUGS>", "return", "LowerI8Math", "(", "Op", ",", "DAG", ",", "Opc", ")", ";", "<BUGE>", "elsereturn", "LowerMUL", "(", "Op", ",", "DAG", ",", "VT", ",", "Opc", ")", ";" ]
GCC	xtensa	MD	stmt_completion	MPU	624,082	[ "<STR_LIT>", ")" ]	[ "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]
GCC	loongarch	MD	next_suggestion	CPU	624,083	[ "(", "V8SF", "<STR_LIT>", ")" ]	[ "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	624,084	[ "}" ]	[ "FI", "->", "setBasePointerVreg", "(", "BasePtr", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "COPY", ")", ",", "BasePtr", ")", ".", "addReg", "(", "SPReg", ")", ";", "}", "if", "(", "StackSize", ")", "{", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "CONST_I32", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "SUB_I32", ")", ",", "WebAssembly", "::", "SP32", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "if", "(", "HasBP", ")", "{", "unsigned", "BitmaskReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "assert", "(", "(", "<NUM_LIT>", "u", "<<", "countTrailingZeros", "(", "Alignment", ")", ")", "==", "Alignment", "&&", "<STR_LIT>", "Alignment must be a power of 2", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "CONST_I32", ")", ",", "BitmaskReg", ")", ".", "addImm", "(", "(", "int", ")", "~", "(", "Alignment", "-", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "AND_I32", ")", ",", "WebAssembly", "::", "SP32", ")", ".", "addReg", "(", "WebAssembly", "::", "SP32", ")", ".", "addReg", "(", "BitmaskReg", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	624,085	[ "}" ]	[ "_", "_", "arm_vcmphiq_n_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcmphiq_n_v8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	624,086	[ "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";" ]	[ "case", "Intrinsic", "::", "bitreverse", ":", "{", "static", "const", "CostTblEntry", "BitreverseTbl", "[", "]", "=", "{", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "i32", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "}", ";", "const", "auto", "LegalisationCost", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "BitreverseTbl", ",", "ICA", ".", "getID", "(", ")", ",", "LegalisationCost", ".", "second", ")", ";", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "RetTy", ",", "true", ")", "==", "MVT", "::", "i8", "\|\|", "TLI", "->", "getValueType", "(", "DL", ",", "RetTy", ",", "true", ")", "==", "MVT", "::", "i16", ")", "return", "LegalisationCost", ".", "first", "", "Entry", "->", "Cost", "+", "<NUM_LIT>", ";", "if", "(", "Entry", ")", "return", "LegalisationCost", ".", "first", "", "Entry", "->", "Cost", ";", "break", ";", "}", "case", "Intrinsic", "::", "ctpop", ":", "{", "static", "const", "CostTblEntry", "CtpopCostTbl", "[", "]", "=", "{", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "i32", ",", "<NUM_LIT>", "}", ",", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "CtpopCostTbl", ",", "ISD", "::", "CTPOP", ",", "MTy", ")", ")", "{", "int", "ExtraCost", "=", "MTy", ".", "isVector", "(", ")", "&&", "MTy", ".", "getScalarSizeInBits", "(", ")", "!=", "RetTy", "->", "getScalarSizeInBits", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "+", "ExtraCost", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	624,087	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SUB64rr", ")", ",", "X86", "::", "RSP", ")", ".", "addReg", "(", "X86", "::", "RSP", ")", ".", "addReg", "(", "X86", "::", "RAX", ")", ";" ]	[ "MachineInstrBuilder", "CI", ";", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "X86", "::", "R11", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addReg", "(", "X86", "::", "R11", ")", ";", "}", "else", "{", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "}", "unsigned", "AX", "=", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "unsigned", "SP", "=", "Is64Bit", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ";", "CI", ".", "addReg", "(", "AX", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "SP", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AX", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "SP", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "X86", "::", "EFLAGS", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Implicit", ")", ";", "if", "(", "Is64Bit", ")", "{" ]
LLVM	AMDGPU	TD	program_repair	GPU	624,088	[ "<FIXS>", "<STR_LIT>", ",", "[", "]", ">", "{", "<FIXE>" ]	[ "def", "_RESTORE", ":", "InstSI", "(", "outs", "sgpr_class", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "frame_idx", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ">", "{", "<BUGE>", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "}" ]
LLVM	ARM	CPP	code_generation	CPU	624,089	[ "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Don't know how to custom expand this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "BITCAST", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "Res", "=", "ExpandVectorExtension", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "ISD", "::", "READCYCLECOUNTER", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_SWAP", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "}" ]	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
GCC	i386	MD	stmt_completion	CPU	624,090	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AGC	CPP	code_generation	MPU	624,091	[ "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "<STR_LIT>", "Expr shouldn't be null!", "<STR_LIT>", ")", ";", "if", "(", "auto", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "}" ]	[ "Add", "a", "new", "MCExpr", "operand", "." ]
GCC	epiphany	CPP	stmt_completion	MPU	624,092	[ "lr_slot_offset", ")", ";" ]	[ "else", "if", "(", "n", "==", "UNKNOWN_REGNUM", "&&", "stack_offset", ">", "current_frame_info", ".", "first_slot_size", ")", "{", "i", "--", ";", "goto", "next_slot", ";", "}", "else", "if", "(", "!", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "gmask", ",", "n", ")", ")", "continue", ";", "else", "if", "(", "i", "<", "min", ")", "goto", "next_slot", ";", "if", "(", "n", "==", "i", "&&", "(", "n", ">=", "MAX_EPIPHANY_PARM_REGS", "\|\|", "crtl", "->", "args", ".", "pretend_args_size", "==", "<NUM_LIT>", ")", "&&", "(", "n", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "n", "+", "<NUM_LIT>", "<", "limit", "&&", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "gmask", ",", "n", "+", "<NUM_LIT>", ")", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "stack_offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "stack_offset", "!=", "<NUM_LIT>", "", "UNITS_PER_WORD", "&&", "(", "current_frame_info", ".", "last_slot", "<", "<NUM_LIT>", "\|\|", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "!=", "UNITS_PER_WORD", ")", "&&", "(", "n", "+", "<NUM_LIT>", "!=", "last_saved", "\|\|", "!", "skipped_mem", ")", ")", "{", "mode", "=", "DImode", ";", "i", "++", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "addr", ",", "-", "(", "HOST_WIDE_INT", ")", "UNITS_PER_WORD", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "stack_offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "stack_offset", "!=", "<NUM_LIT>", "", "UNITS_PER_WORD", "&&", "stack_offset", "!=", "<NUM_LIT>", "", "UNITS_PER_WORD", "&&", "(", "current_frame_info", ".", "last_slot", "<", "<NUM_LIT>", "\|\|", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", "", "UNITS_PER_WORD", ")", "&&", "n", "+", "<NUM_LIT>", "!=", "last_saved", ")", "{", "gcc_assert", "(", "!", "skipped_mem", ")", ";", "stack_offset", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";", "skipped_mem", "=", "gen_mem", "(", "mode", ",", "addr", ")", ";", "mode", "=", "DImode", ";", "i", "++", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "addr", ",", "-", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "}", "}", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "n", ")", ";", "if", "(", "mode", "!=", "DImode", "&&", "skipped_mem", ")", "mem", "=", "skipped_mem", ";", "else", "mem", "=", "gen_mem", "(", "mode", ",", "addr", ")", ";", "gcc_assert", "(", "(", "GPR_LR", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "n", "==", "GPR_LR", ")", "{", "long", "lr_slot_offset", "=", "<NUM_LIT>", ";", "rtx", "m_addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "m_addr", ")", "==", "PLUS", ")", "lr_slot_offset", "=", "INTVAL", "(", "XEXP", "(", "m_addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "lr_slot_offset", "+=", "(", "current_frame_info", ".", "first_slot_offset", "-", "current_frame_info", ".", "total_size", ")", ";", "if", "(", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "lr_slot_known", ")", "gcc_assert", "(", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "lr_slot_offset", "==" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	624,093	[ ")", ";" ]	[ "unsigned", "Mods", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "Root", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "Mods", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods" ]
LLVM	CellSPU	CPP	next_suggestion	MPU	624,094	[ "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]	[ "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	624,095	[ "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]
LLVM	Hexagon	TD	stmt_completion	DSP	624,096	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	624,097	[ "}" ]	[ "SDValue", "getAddrLocal", "(", "NodeTy", "*", "N", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsN32OrN64", ")", "const", "{", "unsigned", "GOTFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "GOT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "GOTFlag", ")", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "unsigned", "LoFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "LoFlag", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ty", ",", "Load", ",", "Lo", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	624,098	[ "]", ")" ]	[ "(", "define_code_iterator", "NLOGICAL", "[", "and", "ior" ]
GCC	mips	CPP	next_suggestion	CPU	624,099	[ "return", "insn", ";" ]	[ "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "value", ")", ";", "i", "++", ")", "insn", "=", "mips16_emit_constants_1", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "CONST_VECTOR_ELT", "(", "value", ",", "i", ")", ",", "insn", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

624,000

[ "}" ]

[ "SB", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Sign", ",", "Zero", ",", "Sign", ",", "Zero", ")", ";", "}", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "SB", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op1", ",", "SB", ")", ";", "SDValue", "GT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "SDValue", "EQ", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "const", "int", "MaskHi", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "int", "MaskLo", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "EQHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "EQ", ",", "EQ", ",", "MaskHi", ")", ";", "SDValue", "GTLo", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskLo", ")", ";", "SDValue", "GTHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskHi", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "EQHi", ",", "GTLo", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "GTHi", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "!", "FlipSigns", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "Shuf", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "Result", ",", "Result", ",", "Mask", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "Shuf", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "if", "(", "FlipSigns", ")", "{", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignBit", "(", "EltVT", ".", "getSizeInBits", "(", ")", ")", ",", "VT", ")", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "VT", ",", "Op0", ",", "SB", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "VT", ",", "Op1", ",", "SB", ")", ";" ]

GCC

nios2

MD

stmt_completion

MPU

624,001

[ ")", "]", ")" ]

[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Nyuzi

CPP

stmt_completion

GPU

624,002

[ "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";" ]

[ "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[" ]

LLVM

PTX

CPP

code_generation

GPU

624,003

[ "bool", "PTXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "formatted_raw_ostream", "&", "Out", ",", "CodeGenFileType", "FileType", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DisableVerify", ")", "{", "MCContext", "*", "Context", "=", "<NUM_LIT>", ";", "if", "(", "addCommonCodeGenPasses", "(", "PM", ",", "OptLevel", ",", "DisableVerify", ",", "Context", ")", ")", "return", "true", ";", "assert", "(", "Context", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Failed to get MCContext", "<STR_LIT>", ")", ";", "if", "(", "hasMCSaveTempLabels", "(", ")", ")", "Context", "->", "setAllowTemporaryLabels", "(", "false", ")", ";", "const", "MCAsmInfo", "&", "MAI", "=", "*", "getMCAsmInfo", "(", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ";", "OwningPtr", "<", "MCStreamer", ">", "AsmStreamer", ";", "switch", "(", "FileType", ")", "{", "default", ":", "return", "true", ";", "case", "CGFT_AssemblyFile", ":", "{", "MCInstPrinter", "*", "InstPrinter", "=", "getTarget", "(", ")", ".", "createMCInstPrinter", "(", "MAI", ".", "getAssemblerDialect", "(", ")", ",", "MAI", ",", "STI", ")", ";", "MCCodeEmitter", "*", "MCE", "=", "<NUM_LIT>", ";", "MCAsmBackend", "*", "MAB", "=", "<NUM_LIT>", ";", "MCStreamer", "*", "S", "=", "getTarget", "(", ")", ".", "createAsmStreamer", "(", "*", "Context", ",", "Out", ",", "true", ",", "hasMCUseLoc", "(", ")", ",", "hasMCUseCFI", "(", ")", ",", "hasMCUseDwarfDirectory", "(", ")", ",", "InstPrinter", ",", "MCE", ",", "MAB", ",", "false", ")", ";", "AsmStreamer", ".", "reset", "(", "S", ")", ";", "break", ";", "}", "case", "CGFT_ObjectFile", ":", "{", "llvm_unreachable", "(", "<STR_LIT>", "Object file emission is not supported with PTX", "<STR_LIT>", ")", ";", "}", "case", "CGFT_Null", ":", "AsmStreamer", ".", "reset", "(", "createNullStreamer", "(", "*", "Context", ")", ")", ";", "break", ";", "}", "FunctionPass", "*", "Printer", "=", "getTarget", "(", ")", ".", "createAsmPrinter", "(", "*", "this", ",", "*", "AsmStreamer", ")", ";", "if", "(", "Printer", "==", "<NUM_LIT>", ")", "return", "true", ";", "AsmStreamer", ".", "take", "(", ")", ";", "PM", ".", "add", "(", "Printer", ")", ";", "PM", ".", "add", "(", "createGCInfoDeleter", "(", ")", ")", ";", "return", "false", ";", "}" ]

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]

GCC

mips

MD

stmt_completion

CPU

624,004

[ "[", "<NUM_LIT>", "]", ")" ]

[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands" ]

LLVM

Hexagon

TD

next_suggestion

DSP

624,005

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_6413b6", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

alpha

MD

stmt_completion

MPU

624,006

[ ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")" ]

GCC

xtensa

MD

next_suggestion

MPU

624,007

[ "}", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "xtensa_expand_block_move", "(", "operands", ")", ")", "FAIL", "DONE" ]

LLVM

PowerPC

TD

next_suggestion

CPU

624,008

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "BI", ";", "let", "BI", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BIBO", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "BI", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CR", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BIBO", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BI", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "aa", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lk", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

624,009

[ ";" ]

[ "MI", "->", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "bool", "succeeded", "=", "UpdateOperandRegClass", "(", "MI", ")", ";", "(", "void", ")", "succeeded", ";", "assert", "(", "succeeded", "&&", "<STR_LIT>", "Some operands reg class are incompatible!", "<STR_LIT>", ")", ";", "MI", "->", "addRegisterDefined", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ";", "return", "true" ]

GCC

m32r

CPP

stmt_completion

MPU

624,010

[ "base", ",", "INTVAL", "(", "offset", ")", ")", ";" ]

[ "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "or", "ig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "pic_offset_table_rtx", ")", "return", "or", "ig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "if", "(", "GET_CODE", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "base", "=", "m32r_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "reg", ")", ";", "if", "(", "base", "==", "reg", ")", "offset", "=", "m32r_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "else", "offset", "=", "m32r_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "or", "ig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "reg", ")", ";", "}", "else", "return", "or", "ig", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "if", "(", "INT16_P", "(", "INTVAL", "(", "offset", ")", ")", ")", "return", "plus_constant", "(" ]

LLVM

CAHP

CPP

next_suggestion

CPU

624,011

[ "}" ]

[ "addPass", "(", "createCAHPISelDag", "(", "getCAHPTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";" ]

GCC

sparc

CPP

code_generation

CPU

624,012

[ "static", "int", "sparc_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "bool", "need_memory", "=", "false", ";", "if", "(", "from", "==", "NO_REGS", "||", "to", "==", "NO_REGS", ")", "return", "<NUM_LIT>", ";", "if", "(", "from", "==", "FPCC_REGS", "||", "to", "==", "FPCC_REGS", ")", "need_memory", "=", "true", ";", "else", "if", "(", "(", "FP_REG_CLASS_P", "(", "from", ")", "&&", "general_or_i64_p", "(", "to", ")", ")", "||", "(", "general_or_i64_p", "(", "from", ")", "&&", "FP_REG_CLASS_P", "(", "to", ")", ")", ")", "{", "if", "(", "TARGET_VIS3", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "TARGET_ARCH32", "||", "size", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}", "}", "need_memory", "=", "true", ";", "}", "if", "(", "need_memory", ")", "{", "if", "(", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC", "||", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC3", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA2", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA3", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA4", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA7", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]

LLVM

CSKY

CPP

code_generation

CPU

624,013

[ "void", "CSKYDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "SDLoc", "Dl", "(", "N", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "bool", "IsSelected", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADDCARRY", ":", "IsSelected", "=", "selectAddCarry", "(", "N", ")", ";", "break", ";", "case", "ISD", "::", "SUBCARRY", ":", "IsSelected", "=", "selectSubCarry", "(", "N", ")", ";", "break", ";", "}", "if", "(", "IsSelected", ")", "return", ";", "SelectCode", "(", "N", ")", ";", "}" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

LLVM

PowerPC

CPP

program_repair

CPU

624,014

[ "<FIXS>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "<FIXE>", "<FIXS>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "<FIXE>" ]

[ "}", "}", "<BUGS>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "<BUGE>", "int", "&", "FrameIndex", ")", "const", "{", "<BUGS>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "<BUGE>", "default", ":", "break", ";", "case", "PPC", "::", "LD", ":", "case", "PPC", "::", "LWZ", ":" ]

GCC

spu

MD

next_suggestion

MPU

624,015

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "VDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VDF", "(", "match_operand", ":", "VDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

624,016

[ "}" ]

[ "unsigned", "SISubtarget", "::", "getReservedNumSGPRs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{", "if", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "<NUM_LIT>", ";", "if", "(", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "isXNACKEnabled", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

624,017

[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup17", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup17", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]

LLVM

M68k

CPP

stmt_completion

MPU

624,018

[ "OuterDisp", ")", ";" ]

[ "M68kOperand", "::", "addExpr", "(", "Inst", ",", "MemOp", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

624,019

[ "NoOpt", ")", "{" ]

[ "HexagonPassConfig", "(", "HexagonTargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{", "bool", "NoOpt", "=", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!" ]

GCC

rs6000

CPP

next_suggestion

CPU

624,020

[ "regno", "+=", "reg_stride", ";" ]

[ "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "n_elts", ")", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "elt_mode", ",", "regno", ")", ";", "rtx", "off", "=", "GEN_INT", "(", "i", "*", "GET_MODE_SIZE", "(", "elt_mode", ")", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "off", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

624,021

[ "}" ]

[ "uint64_t", "Mask", "=", "LM", ".", "getAsInteger", "(", ")", ";", "uint64_t", "Even", "=", "Mask", "&", "<NUM_LIT>", "ULL", ";", "Mask", "=", "(", "Even", ">>", "<NUM_LIT>", ")", "|", "Mask", ";", "uint64_t", "Odd", "=", "Mask", "&", "<NUM_LIT>", "ULL", ";", "return", "countPopulation", "(", "Odd", ")", ";" ]

LLVM

ARM64

CPP

next_suggestion

CPU

624,022

[ "return", "true", ";" ]

[ "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "int64_t", "Min", "=", "-", "(", "<NUM_LIT>", "LL", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ";", "int64_t", "Max", "=", "(", "(", "<NUM_LIT>", "LL", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", ";", "return", "Val", ">=", "Min", "&&", "Val", "<=", "Max", ";", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

624,023

[ "TargetRegisterClass", "*", "RC", ";" ]

[ "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "dl", ",", "MVT", "::", "v2f64", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "ARM", "::", "SPRRegisterClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", ")", "RC", "=", "ARM", "::", "DPRRegisterClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "v2f64", ")", "RC", "=", "ARM", "::", "QPRRegisterClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "ARM", "::", "tGPRRegisterClass", ":", "ARM", "::", "GPRRegisterClass", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "MVT", "::", "i64", "&&", "<STR_LIT>", "i64 should already be lowered", "<STR_LIT>", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "GPRArgRegs", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R1", ",", "ARM", "::", "R2", ",", "ARM", "::", "R3", "}", ";", "unsigned", "NumGPRs", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "<NUM_LIT>", "]", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "VARegSize", "=", "(", "<NUM_LIT>", "-", "NumGPRs", ")", "*", "<NUM_LIT>", ";", "unsigned", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "<NUM_LIT>", ")", "&", "~", "(", "Align", "-", "<NUM_LIT>", ")", ";", "unsigned", "ArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "for", "(", ";", "NumGPRs", "<", "<NUM_LIT>", ";", "++", "NumGPRs", ")", "{" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

624,024

[ "Vd", "[", "(", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", ")", "*", "Size", "+", "b", "]", "=", "Vv", "[", "(", "<NUM_LIT>", "*", "i", "+", "Odd", ")", "*", "Size", "+", "b", "]", ";" ]

[ "auto", "Odd", "=", "static_cast", "<", "int", ">", "(", "TakeOdd", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Len", "/", "(", "<NUM_LIT>", "*", "Size", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "int", "b", "=", "<NUM_LIT>", ";", "b", "!=", "static_cast", "<", "int", ">", "(", "Size", ")", ";", "++", "b", ")", "{" ]

LLVM

X86

CPP

stmt_completion

CPU

624,025

[ "XOP9_MAP", ":" ]

[ "decision", "=", "&", "ONEBYTE_SYM", ";", "break", ";", "case", "TWOBYTE", ":", "decision", "=", "&", "TWOBYTE_SYM", ";", "break", ";", "case", "THREEBYTE_38", ":", "decision", "=", "&", "THREEBYTE38_SYM", ";", "break", ";", "case", "THREEBYTE_3A", ":", "decision", "=", "&", "THREEBYTE3A_SYM", ";", "break", ";", "case", "XOP8_MAP", ":", "decision", "=", "&", "XOP8_MAP_SYM", ";", "break", ";", "case" ]

LLVM

ARM64

TD

stmt_completion

CPU

624,026

[ "}", "=", "Rd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

arm

CPP

next_suggestion

CPU

624,027

[ "}" ]

[ "vsubl_s32", "(", "int32x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ")", "{", "return", "(", "int64x2_t", ")", "_", "_", "builtin_neon_vsublsv2si", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

SPIRV

CPP

program_repair

Virtual ISA

624,028

[ "<FIXS>", ":", "buildConstantIntReg32", "(", "<NUM_LIT>", ",", "MIRBuilder", ",", "GR", ")", ")", "<FIXE>" ]

[ ".", "addUse", "(", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ")", ".", "addUse", "(", "Call", "->", "Arguments", ".", "size", "(", ")", ">", "<NUM_LIT>", "?", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", "<BUGS>", ":", "buildConstantIntReg", "(", "<NUM_LIT>", ",", "MIRBuilder", ",", "GR", ")", ")", "<BUGE>", ".", "addUse", "(", "EventReg", ")", ";", "if", "(", "NewType", "!=", "nullptr", ")", "insertAssignInstr", "(", "Call", "->", "ReturnRegister", ",", "nullptr", ",", "NewType", ",", "GR", ",", "MIRBuilder", "," ]

GCC

arm

CPP

next_suggestion

CPU

624,029

[ "}" ]

[ "vreinterpretq_s16_u16", "(", "uint16x8_t", "_", "_", "a", ")", "{", "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vreinterpretv8hiv8hi", "(", "(", "int16x8_t", ")", "_", "_", "a", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

624,030

[ "void", "X86InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "*", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid Cond array", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "X86", "::", "getCMovOpcode", "(", "TRI", ".", "getRegSizeInBits", "(", "RC", ")", "/", "<NUM_LIT>", ",", "false", ",", "Subtarget", ".", "hasNDD", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "}" ]

[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]

LLVM

ARM

TD

next_suggestion

CPU

624,031

[ "let", "Predicates", "=", "[", "HasVFP2", ",", "HasDPVFP", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

624,032

[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";" ]

[ "class", "sve_int_dup_fpimm", "<", "bits", "<", "<NUM_LIT>", ">", "sz8_64", ",", "Operand", "fpimmtype", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zd", ")", ",", "(", "ins", "fpimmtype", ":", "$", "imm8", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

624,033

[ "<NUM_LIT>", ";" ]

[ "def", "A4_vrminuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

rs6000

MD

stmt_completion

CPU

624,034

[ ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

624,035

[ ")", ";" ]

[ "unsigned", "color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "ColorCount", "[", "color", "]", ">", "<NUM_LIT>", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "SUColors", ".", "begin", "(", ")", "!=", "color", ")", "{", "--", "ColorCount", "[", "color", "]", ";", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(" ]

GCC

arm

CPP

stmt_completion

CPU

624,036

[ "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vorrq_m_n_sv4si", "(", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_" ]

LLVM

AMDGPU

CPP

code_generation

GPU

624,037

[ "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<NUM_LIT>", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX9", ")", "Gen", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "GFX9", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", "&&", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "Gen", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "int", "MCOp", "=", "AMDGPU", "::", "getMCOpcode", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "<NUM_LIT>", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "return", "MCOp", ";", "}" ]

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

GCC

sparc

MD

stmt_completion

CPU

624,038

[ "]", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rx

CPP

stmt_completion

CPU

624,039

[ "lab", ")", ")", ";" ]

[ "return", "align_flags", "(", "rx_align_log_for_label", "(", "lab", ",", "uses_threshold", ")", ",", "rx_max_skip_for_label", "(" ]

GCC

m32c

MD

stmt_completion

MPU

624,040

[ ")", "]" ]

[ "(", "plus", ":", "HPSI", "(", "match_operand", ":", "HPSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HPSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "QHSI", "(", "match_operand", ":", "HPSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "QHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "QHSI", "(", "plus", ":", "HPSI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

i386

MD

stmt_completion

CPU

624,041

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

GCC

i386

CPP

program_repair

CPU

624,042

[ "<FIXS>", "const", "class", "xlogue_layout", "&", "xlogue", "=", "xlogue_layout", "::", "get_instance", "(", ")", ";", "<FIXE>" ]

[ "rtx", "sym", ",", "tmp", ";", "rtx", "rsi", "=", "gen_rtx_REG", "(", "word_mode", ",", "SI_REG", ")", ";", "rtx", "r10", "=", "NULL_RTX", ";", "<BUGS>", "const", "struct", "xlogue_layout", "&", "xlogue", "=", "xlogue_layout", "::", "get_instance", "(", ")", ";", "<BUGE>", "HOST_WIDE_INT", "stub_ptr_offset", "=", "xlogue", ".", "get_stub_ptr_offset", "(", ")", ";", "HOST_WIDE_INT", "rsi_offset", "=", "frame", ".", "stack_realign_offset", "+", "stub_ptr_offset", ";", "rtx", "rsi_frame_load", "=", "NULL_RTX", ";" ]

GCC

i386

MD

stmt_completion

CPU

624,043

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

LLVM

X86

CPP

stmt_completion

CPU

624,044

[ "ResultReg", ")", ";" ]

[ "if", "(", "Opnd", ")", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "Opnd", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "OpIsKill", "=", "hasTrivialKill", "(", "Opnd", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ",", "getKillRegState", "(", "OpIsKill", ")", ")", ";", "updateValueMap", "(", "I", "," ]

GCC

i386

MD

stmt_completion

CPU

624,045

[ ")", ")", "]", ")" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "]", "(", "symbol_ref", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

program_repair

CPU

624,046

[ "<FIXS>", "case", "PPC", "::", "EXTLDI_rec", ":", "{", "<FIXE>", "<FIXS>", "TmpInst", ".", "setOpcode", "(", "Opcode", "==", "PPC", "::", "EXTLDI", "?", "PPC", "::", "RLDICR", ":", "PPC", "::", "RLDICR_rec", ")", ";", "<FIXE>" ]

[ "break", ";", "}", "case", "PPC", "::", "EXTLDI", ":", "<BUGS>", "case", "PPC", "::", "EXTLDIo", ":", "{", "<BUGE>", "MCInst", "TmpInst", ";", "int64_t", "N", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "B", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<BUGS>", "TmpInst", ".", "setOpcode", "(", "Opcode", "==", "PPC", "::", "EXTLDI", "?", "PPC", "::", "RLDICR", ":", "PPC", "::", "RLDICRo", ")", ";", "<BUGE>", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "B", ")", ")", ";" ]

GCC

ia64

CPP

next_suggestion

CPU

624,047

[ "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";" ]

[ "gcc_assert", "(", "op0", "==", "dest", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", ";", "if", "(", "INTVAL", "(", "op1", ")", "<", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "!", "frame_pointer_needed", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", "\\t.fframe ", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "-", "INTVAL", "(", "op1", ")", ")", ";", "}", "else", "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "}", "else", "{", "gcc_assert", "(", "src", "==", "hard_frame_pointer_rtx", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

624,048

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

624,049

[ "}" ]

[ "if", "(", "m_pAttrData", "->", "usingThumb2", "(", ")", ")", "{", "return", "THM2_MAX_FWD_BRANCH_OFFSET", ";", "}", "else", "{", "return", "THM_MAX_FWD_BRANCH_OFFSET", ";" ]

GCC

i386

MD

next_suggestion

CPU

624,050

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "VF2_512_256VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_float", ":", "VF2_512_256VL", "(", "match_operand", ":", "<", "si2dfmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

ARM

TD

program_repair

CPU

624,051

[ "<FIXS>", "def", "t2PKHBT", ":", "T2I", "(", "outs", "rGPR", ":", "$", "dst", ")", ",", "(", "ins", "rGPR", ":", "$", "src1", ",", "rGPR", ":", "$", "src2", ",", "shift_imm", ":", "$", "sh", ")", ",", "IIC_iALUsi", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "(", "and", "(", "shl", "rGPR", ":", "$", "src2", ",", "lsl_amt", ":", "$", "sh", ")", ",", "<FIXE>" ]

[ "(", "or", "(", "srl", "(", "and", "rGPR", ":", "$", "src", ",", "<NUM_LIT>", ")", ",", "(", "i32", "<NUM_LIT>", ")", ")", ",", "(", "shl", "rGPR", ":", "$", "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ")", ",", "i16", ")", ")", "]", ">", ";", "<BUGS>", "def", "t2PKHBT", ":", "T2I", "(", "outs", "rGPR", ":", "$", "dst", ")", ",", "(", "ins", "rGPR", ":", "$", "src1", ",", "rGPR", ":", "$", "src2", ",", "i32imm", ":", "$", "shamt", ")", ",", "IIC_iALUsi", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "rGPR", ":", "$", "dst", ",", "(", "or", "(", "and", "rGPR", ":", "$", "src1", ",", "<NUM_LIT>", ")", ",", "<BUGS>", "(", "and", "(", "shl", "rGPR", ":", "$", "src2", ",", "(", "i32", "imm", ":", "$", "shamt", ")", ")", ",", "<BUGE>", "<NUM_LIT>", ")", ")", ")", "]", ">", ",", "Requires", "[", "HasT2ExtractPack", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

TriCore

CPP

next_suggestion

MPU

624,052

[ "}" ]

[ "SDNode", "*", "TriCoreDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "DEBUG", "(", "errs", "(", ")", ".", "changeColor", "(", "raw_ostream", "::", "GREEN", ")", "<<", "<STR_LIT>", "Selecting: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "Constant", ":", "return", "SelectConstant", "(", "N", ")", ";", "case", "ISD", "::", "FrameIndex", ":", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "if", "(", "N", "->", "hasOneUse", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "}", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "ptyType", "=", "false", ";", "ptyType", "=", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "iPTR", ")", "?", "true", ":", "false", ";", "break", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

624,053

[ "LegacyInfo", ".", "setAction", "(", "{", "G_FPTRUNC", ",", "<NUM_LIT>", ",", "s64", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";" ]

[ "void", "X86LegalizerInfo", "::", "setLegalizerInfoSSE2", "(", ")", "{", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s8", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s16", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v32s8", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s16", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s32", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s64", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "auto", "&", "LegacyInfo", "=", "getLegacyLegalizerInfo", "(", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s64", ",", "v2s64", "}", ")", "LegacyInfo", ".", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", "LegacyInfo", ".", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "LegacyInfo", ".", "setAction", "(", "{", "G_MUL", ",", "v8s16", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "LegacyInfo", ".", "setAction", "(", "{", "G_FPEXT", ",", "s64", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "LegacyInfo", ".", "setAction", "(", "{", "G_FPEXT", ",", "<NUM_LIT>", ",", "s32", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";", "LegacyInfo", ".", "setAction", "(", "{", "G_FPTRUNC", ",", "s32", "}", ",", "LegacyLegalizeActions", "::", "Legal", ")", ";" ]

GCC

microblaze

MD

stmt_completion

MPU

624,054

[ "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "subreg", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "(", "subreg", ":", "SI" ]

GCC

loongarch

CPP

next_suggestion

CPU

624,055

[ "x", "=", "gen_rtx_SET", "(", "target", ",", "x", ")", ";" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "perm", "[", "i", "]", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

624,056

[ "let", "SrcA", "=", "src", ";" ]

[ "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";" ]

GCC

s390

MD

stmt_completion

MPU

624,057

[ ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

624,058

[ ">", "sw", ";" ]

[ "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "op1", ",", "TPCImm", "<", "Isrc", ">", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

624,059

[ "F", ",", "Args", ")", ";" ]

[ "static", "Value", "*", "simplifyX86insertq", "(", "IntrinsicInst", "&", "II", ",", "Value", "*", "Op0", ",", "Value", "*", "Op1", ",", "APInt", "APLength", ",", "APInt", "APIndex", ",", "InstCombiner", "::", "BuilderTy", "&", "Builder", ")", "{", "APIndex", "=", "APIndex", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ";", "APLength", "=", "APLength", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ";", "unsigned", "Index", "=", "APIndex", ".", "getZExtValue", "(", ")", ";", "unsigned", "Length", "=", "APLength", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "APLength", ".", "getZExtValue", "(", ")", ";", "unsigned", "End", "=", "Index", "+", "Length", ";", "if", "(", "End", ">", "<NUM_LIT>", ")", "return", "UndefValue", "::", "get", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "(", "Length", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "Index", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Length", "/", "=", "<NUM_LIT>", ";", "Index", "/", "=", "<NUM_LIT>", ";", "Type", "*", "IntTy8", "=", "Type", "::", "getInt8Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "auto", "*", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "IntTy8", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "(", "int", ")", "Index", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "(", "int", ")", "Length", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "Index", "+", "Length", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "Value", "*", "SV", "=", "Builder", ".", "CreateShuffleVector", "(", "Builder", ".", "CreateBitCast", "(", "Op0", ",", "ShufTy", ")", ",", "Builder", ".", "CreateBitCast", "(", "Op1", ",", "ShufTy", ")", ",", "ShuffleMask", ")", ";", "return", "Builder", ".", "CreateBitCast", "(", "SV", ",", "II", ".", "getType", "(", ")", ")", ";", "}", "auto", "*", "C0", "=", "dyn_cast", "<", "Constant", ">", "(", "Op0", ")", ";", "auto", "*", "C1", "=", "dyn_cast", "<", "Constant", ">", "(", "Op1", ")", ";", "auto", "*", "CI00", "=", "C0", "?", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "C0", "->", "getAggregateElement", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ")", ":", "nullptr", ";", "auto", "*", "CI10", "=", "C1", "?", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "C1", "->", "getAggregateElement", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ")", ":", "nullptr", ";", "if", "(", "CI00", "&&", "CI10", ")", "{", "APInt", "V00", "=", "CI00", "->", "getValue", "(", ")", ";", "APInt", "V10", "=", "CI10", "->", "getValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "Length", ")", ".", "shl", "(", "Index", ")", ";", "V00", "=", "V00", "&", "~", "Mask", ";", "V10", "=", "V10", ".", "zextOrTrunc", "(", "Length", ")", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ".", "shl", "(", "Index", ")", ";", "APInt", "Val", "=", "V00", "|", "V10", ";", "Type", "*", "IntTy64", "=", "Type", "::", "getInt64Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Constant", "*", "Args", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "IntTy64", ",", "Val", ".", "getZExtValue", "(", ")", ")", ",", "UndefValue", "::", "get", "(", "IntTy64", ")", "}", ";", "return", "ConstantVector", "::", "get", "(", "Args", ")", ";", "}", "if", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "x86_sse4a_insertq", ")", "{", "Type", "*", "IntTy8", "=", "Type", "::", "getInt8Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Constant", "*", "CILength", "=", "ConstantInt", "::", "get", "(", "IntTy8", ",", "Length", ",", "false", ")", ";", "Constant", "*", "CIIndex", "=", "ConstantInt", "::", "get", "(", "IntTy8", ",", "Index", ",", "false", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "Op0", ",", "Op1", ",", "CILength", ",", "CIIndex", "}", ";", "Module", "*", "M", "=", "II", ".", "getModule", "(", ")", ";", "Function", "*", "F", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "x86_sse4a_insertqi", ")", ";", "return", "Builder", ".", "CreateCall", "(" ]

LLVM

AArch64

CPP

stmt_completion

CPU

624,060

[ ";" ]

[ "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f16", "&&", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "IsStrict", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "{", "MVT", "::", "f32", ",", "MVT", "::", "Other", "}", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SrcVal", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_ROUND", ",", "dl", ",", "{", "MVT", "::", "f16", ",", "MVT", "::", "Other", "}", ",", "{", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", "}", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f16", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "f32", ",", "SrcVal", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "if", "(", "SrcVal", ".", "getValueType", "(", ")", "==", "MVT", "::", "i128", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f128", ")", "return", "Op", ";", "return", "SDValue", "(", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

624,061

[ "}" ]

[ "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "vsplat_uimm4", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws", ",", "Imm", ":", "$", "m", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "itin", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

624,062

[ "}" ]

[ "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftnu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftnsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftns", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftnu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftnsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "Intrinsic", "::", "arm_neon_vshiftins", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "<NUM_LIT>", ";", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "invalid shift count for vsli/vsri intrinsic", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";" ]

GCC

nds32

MD

stmt_completion

CPU

624,063

[ ")", "]" ]

[ "(", "match_test", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

624,064

[ "}" ]

[ "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "NoReturn", ")", ")", "return", "false", ";", "return", "F", ".", "hasFnAttribute", "(", "PACStackAttribute", ")", "&&", "F", ".", "getFnAttribute", "(", "PACStackAttribute", ")", ".", "getValueAsString", "(", ")", "!=", "<STR_LIT>", "none", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

624,065

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

624,066

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "sh", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sat_imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

624,067

[ "<", "<NUM_LIT>", ">", ";" ]

[ "def", "qsub", ":", "SubRegIndex" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

624,068

[ "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";" ]

[ "Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

624,069

[ "}" ]

[ "if", "(", "Indices", ".", "size", "(", ")", "!=", "Factor", "||", "UseMaskForCond", "||", "UseMaskForGaps", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";", "return", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ",", "CostKind", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

624,070

[ "<NUM_LIT>", ";" ]

[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

LEG

CPP

next_suggestion

CPU

624,071

[ "Type", "=", "ELF", "::", "R_ARM_MOVT_PREL", ";" ]

[ "unsigned", "Type", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

X86

CPP

next_suggestion

CPU

624,072

[ "HasFastVectorFSQRT", "=", "false", ";" ]

[ "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasVPOPCNTDQ", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false", ";", "HasCLZERO", "=", "false", ";", "HasMPX", "=", "false", ";", "HasSGX", "=", "false", ";", "HasCLFLUSHOPT", "=", "false", ";", "HasCLWB", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "UseRetpoline", "=", "false", ";", "UseRetpolineExternalThunk", "=", "false", ";", "IsPMULLDSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMem16Slow", "=", "false", ";", "IsUAMem32Slow", "=", "false", ";", "HasSSEUnalignedMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasFastPartialYMMorZMMWrite", "=", "false", ";", "HasFastScalarFSQRT", "=", "false", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

624,073

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "cop", ";", "bits", "<", "<NUM_LIT>", ">", "opc2", ";", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc1", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

624,074

[ "}" ]

[ "if", "(", "++", "NextI", "==", "Update", ")", "++", "NextI", ";", "int", "Value", "=", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't merge 1 << 12 offset into post-indexed load / store", "<STR_LIT>", ")", ";", "if", "(", "Update", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Value", "=", "-", "Value", ";", "unsigned", "NewOpc", "=", "getPostIndexedOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Value", ")", ";", "(", "void", ")", "MIB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating post-indexed load/store.", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Replacing instructions:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", ")", ";", "DEBUG", "(", "Update", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " with instruction:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "Update", "->", "eraseFromParent", "(", ")", ";", "return", "NextI", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

624,075

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_psxthfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

TD

program_repair

CPU

624,076

[ "<FIXS>", "let", "isReturn", "=", "<NUM_LIT>", ",", "Uses", "=", "[", "LR", ",", "RM", "]", "in", "<FIXE>" ]

[ "<STR_LIT>", ",", "[", "]", ">", ";", "let", "isTerminator", "=", "<NUM_LIT>", ",", "isBarrier", "=", "<NUM_LIT>", ",", "PPC970_Unit", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "let", "isReturn", "=", "<NUM_LIT>", ",", "Uses", "=", "[", "LR", "]", "in", "<BUGE>", "def", "BLR", ":", "XLForm_2_br", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "p", ")", ",", "<STR_LIT>", ",", "BrB", ",", "[", "(", "retflag", ")", "]", ">", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

624,077

[ "}" ]

[ "def", "Srr", ":", "BaseTwoOperandFPData", "<", "opcode", ",", "FPR32", ",", "asm", ",", "[", "(", "set", "(", "f32", "FPR32", ":", "$", "Rd", ")", ",", "(", "node", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

microblaze

CPP

next_suggestion

MPU

624,078

[ "return", "NULL_RTX", ";" ]

[ "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "SET", ")", "call", "=", "SET_SRC", "(", "call", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "!=", "CALL", ")", "gcc_unreachable", "(", ")", ";", "return", "XEXP", "(", "XEXP", "(", "call", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

624,079

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

624,080

[ "<FIXS>", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SF", "(", "gt", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "reg", ":", "CCFP", "<NUM_LIT>", ")", "(", "compare", ":", "CCFP", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

LLVM

CellSPU

CPP

program_repair

MPU

624,081

[ "<FIXS>", "return", "LowerI8Math", "(", "Op", ",", "DAG", ",", "Opc", ",", "*", "this", ")", ";", "<FIXE>" ]

[ "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorMUL", "(", "Op", ",", "DAG", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "<BUGS>", "return", "LowerI8Math", "(", "Op", ",", "DAG", ",", "Opc", ")", ";", "<BUGE>", "elsereturn", "LowerMUL", "(", "Op", ",", "DAG", ",", "VT", ",", "Opc", ")", ";" ]

GCC

xtensa

MD

stmt_completion

MPU

624,082

[ "<STR_LIT>", ")" ]

[ "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]

GCC

loongarch

MD

next_suggestion

CPU

624,083

[ "(", "V8SF", "<STR_LIT>", ")" ]

[ "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

624,084

[ "}" ]

[ "FI", "->", "setBasePointerVreg", "(", "BasePtr", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "COPY", ")", ",", "BasePtr", ")", ".", "addReg", "(", "SPReg", ")", ";", "}", "if", "(", "StackSize", ")", "{", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "CONST_I32", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "SUB_I32", ")", ",", "WebAssembly", "::", "SP32", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "if", "(", "HasBP", ")", "{", "unsigned", "BitmaskReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "assert", "(", "(", "<NUM_LIT>", "u", "<<", "countTrailingZeros", "(", "Alignment", ")", ")", "==", "Alignment", "&&", "<STR_LIT>", "Alignment must be a power of 2", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "CONST_I32", ")", ",", "BitmaskReg", ")", ".", "addImm", "(", "(", "int", ")", "~", "(", "Alignment", "-", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "WebAssembly", "::", "AND_I32", ")", ",", "WebAssembly", "::", "SP32", ")", ".", "addReg", "(", "WebAssembly", "::", "SP32", ")", ".", "addReg", "(", "BitmaskReg", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

624,085

[ "}" ]

[ "_", "_", "arm_vcmphiq_n_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcmphiq_n_v8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

624,086

[ "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";" ]

[ "case", "Intrinsic", "::", "bitreverse", ":", "{", "static", "const", "CostTblEntry", "BitreverseTbl", "[", "]", "=", "{", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "i32", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "}", ",", "{", "Intrinsic", "::", "bitreverse", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "}", ";", "const", "auto", "LegalisationCost", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "BitreverseTbl", ",", "ICA", ".", "getID", "(", ")", ",", "LegalisationCost", ".", "second", ")", ";", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "RetTy", ",", "true", ")", "==", "MVT", "::", "i8", "||", "TLI", "->", "getValueType", "(", "DL", ",", "RetTy", ",", "true", ")", "==", "MVT", "::", "i16", ")", "return", "LegalisationCost", ".", "first", "*", "Entry", "->", "Cost", "+", "<NUM_LIT>", ";", "if", "(", "Entry", ")", "return", "LegalisationCost", ".", "first", "*", "Entry", "->", "Cost", ";", "break", ";", "}", "case", "Intrinsic", "::", "ctpop", ":", "{", "static", "const", "CostTblEntry", "CtpopCostTbl", "[", "]", "=", "{", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "CTPOP", ",", "MVT", "::", "i32", ",", "<NUM_LIT>", "}", ",", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CtpopCostTbl", ",", "ISD", "::", "CTPOP", ",", "MTy", ")", ")", "{", "int", "ExtraCost", "=", "MTy", ".", "isVector", "(", ")", "&&", "MTy", ".", "getScalarSizeInBits", "(", ")", "!=", "RetTy", "->", "getScalarSizeInBits", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "+", "ExtraCost", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

624,087

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SUB64rr", ")", ",", "X86", "::", "RSP", ")", ".", "addReg", "(", "X86", "::", "RSP", ")", ".", "addReg", "(", "X86", "::", "RAX", ")", ";" ]

[ "MachineInstrBuilder", "CI", ";", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "X86", "::", "R11", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addReg", "(", "X86", "::", "R11", ")", ";", "}", "else", "{", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "}", "unsigned", "AX", "=", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "unsigned", "SP", "=", "Is64Bit", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ";", "CI", ".", "addReg", "(", "AX", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "SP", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AX", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "SP", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "X86", "::", "EFLAGS", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "Is64Bit", ")", "{" ]

LLVM

AMDGPU

TD

program_repair

GPU

624,088

[ "<FIXS>", "<STR_LIT>", ",", "[", "]", ">", "{", "<FIXE>" ]

[ "def", "_RESTORE", ":", "InstSI", "(", "outs", "sgpr_class", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "frame_idx", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ">", "{", "<BUGE>", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "}" ]

LLVM

ARM

CPP

code_generation

CPU

624,089

[ "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Don't know how to custom expand this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "BITCAST", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "Res", "=", "ExpandVectorExtension", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "ISD", "::", "READCYCLECOUNTER", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_SWAP", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "}" ]

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

GCC

i386

MD

stmt_completion

CPU

624,090

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AGC

CPP

code_generation

MPU

624,091

[ "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "<STR_LIT>", "Expr shouldn't be null!", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "}" ]

[ "Add", "a", "new", "MCExpr", "operand", "." ]

GCC

epiphany

CPP

stmt_completion

MPU

624,092

[ "lr_slot_offset", ")", ";" ]

[ "else", "if", "(", "n", "==", "UNKNOWN_REGNUM", "&&", "stack_offset", ">", "current_frame_info", ".", "first_slot_size", ")", "{", "i", "--", ";", "goto", "next_slot", ";", "}", "else", "if", "(", "!", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "gmask", ",", "n", ")", ")", "continue", ";", "else", "if", "(", "i", "<", "min", ")", "goto", "next_slot", ";", "if", "(", "n", "==", "i", "&&", "(", "n", ">=", "MAX_EPIPHANY_PARM_REGS", "||", "crtl", "->", "args", ".", "pretend_args_size", "==", "<NUM_LIT>", ")", "&&", "(", "n", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "n", "+", "<NUM_LIT>", "<", "limit", "&&", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "gmask", ",", "n", "+", "<NUM_LIT>", ")", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "stack_offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "stack_offset", "!=", "<NUM_LIT>", "*", "UNITS_PER_WORD", "&&", "(", "current_frame_info", ".", "last_slot", "<", "<NUM_LIT>", "||", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "!=", "UNITS_PER_WORD", ")", "&&", "(", "n", "+", "<NUM_LIT>", "!=", "last_saved", "||", "!", "skipped_mem", ")", ")", "{", "mode", "=", "DImode", ";", "i", "++", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "addr", ",", "-", "(", "HOST_WIDE_INT", ")", "UNITS_PER_WORD", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "stack_offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "stack_offset", "!=", "<NUM_LIT>", "*", "UNITS_PER_WORD", "&&", "stack_offset", "!=", "<NUM_LIT>", "*", "UNITS_PER_WORD", "&&", "(", "current_frame_info", ".", "last_slot", "<", "<NUM_LIT>", "||", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "&&", "n", "+", "<NUM_LIT>", "!=", "last_saved", ")", "{", "gcc_assert", "(", "!", "skipped_mem", ")", ";", "stack_offset", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";", "skipped_mem", "=", "gen_mem", "(", "mode", ",", "addr", ")", ";", "mode", "=", "DImode", ";", "i", "++", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "addr", ",", "-", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "}", "}", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "n", ")", ";", "if", "(", "mode", "!=", "DImode", "&&", "skipped_mem", ")", "mem", "=", "skipped_mem", ";", "else", "mem", "=", "gen_mem", "(", "mode", ",", "addr", ")", ";", "gcc_assert", "(", "(", "GPR_LR", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "n", "==", "GPR_LR", ")", "{", "long", "lr_slot_offset", "=", "<NUM_LIT>", ";", "rtx", "m_addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "m_addr", ")", "==", "PLUS", ")", "lr_slot_offset", "=", "INTVAL", "(", "XEXP", "(", "m_addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "lr_slot_offset", "+=", "(", "current_frame_info", ".", "first_slot_offset", "-", "current_frame_info", ".", "total_size", ")", ";", "if", "(", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "lr_slot_known", ")", "gcc_assert", "(", "MACHINE_FUNCTION", "(", "cfun", ")", "->", "lr_slot_offset", "==" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

624,093

[ ")", ";" ]

[ "unsigned", "Mods", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "Root", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "Mods", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods" ]

LLVM

CellSPU

CPP

next_suggestion

MPU

624,094

[ "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]

[ "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

624,095

[ "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]

LLVM

Hexagon

TD

stmt_completion

DSP

624,096

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

624,097

[ "}" ]

[ "SDValue", "getAddrLocal", "(", "NodeTy", "*", "N", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsN32OrN64", ")", "const", "{", "unsigned", "GOTFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "GOT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "GOTFlag", ")", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "unsigned", "LoFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "LoFlag", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ty", ",", "Load", ",", "Lo", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

624,098

[ "]", ")" ]

[ "(", "define_code_iterator", "NLOGICAL", "[", "and", "ior" ]

GCC

mips

CPP

next_suggestion

CPU

624,099

[ "return", "insn", ";" ]

[ "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "value", ")", ";", "i", "++", ")", "insn", "=", "mips16_emit_constants_1", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "CONST_VECTOR_ELT", "(", "value", ",", "i", ")", ",", "insn", ")", ";" ]