Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
GCC
rs6000
CPP
next_suggestion
CPU
2,300
[ "if", "(", "profile_flag", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.extern %s\\n", "<STR_LIT>", ",", "RS6000_MCOUNT", ")", ";" ]
[ "rs6000_gen_section_name", "(", "&", "xcoff_tbss_section_name", ",", "main_input_filename", ",", "<STR_LIT>", ".tbss_[UL]", "<STR_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.file\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_quoted_string", "(", "asm_out_file", ",", "main_input_filename", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "if", "(", "write_symbols", "!=", "NO_DEBUG", ")", "switch_to_section", "(", "private_data_section", ")", ";", "switch_to_section", "(", "text_section", ")", ";" ]
LLVM
MBlaze
CPP
next_suggestion
MPU
2,301
[ "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Offset : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";" ]
[ "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "unsigned", "oi", "=", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\nFunction : ", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "int", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "FrameIndex : ", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "spOffset : ", "<STR_LIT>", "<<", "spOffset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "stackSize : ", "<STR_LIT>", "<<", "stackSize", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "int", "Offset", "=", "(", "spOffset", "<", "<NUM_LIT>", ")", "?", "(", "stackSize", "-", "spOffset", ")", ":", "(", "spOffset", "+", "<NUM_LIT>", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "oi", ")", ".", "getImm", "(", ")", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
2,302
[ ")", "{" ]
[ "MipsDisassemblerBase", "(", "STI", ",", "Ctx", ",", "bigEndian" ]
LLVM
Hexagon
TD
stmt_completion
DSP
2,303
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_conv_sf2w_chop", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC
rs6000
CPP
code_generation
CPU
2,304
[ "static", "rtx_insn", "*", "rs6000_emit_savres_rtx", "(", "rs6000_stack_t", "*", "info", ",", "rtx", "frame_reg_rtx", ",", "int", "save_area_offset", ",", "int", "lr_offset", ",", "machine_mode", "reg_mode", ",", "int", "sel", ")", "{", "int", "i", ";", "int", "offset", ",", "start_reg", ",", "end_reg", ",", "n_regs", ",", "use_reg", ";", "int", "reg_size", "=", "GET_MODE_SIZE", "(", "reg_mode", ")", ";", "rtx", "sym", ";", "rtvec", "p", ";", "rtx", "par", ";", "rtx_insn", "*", "insn", ";", "offset", "=", "<NUM_LIT>", ";", "start_reg", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "info", "->", "first_gp_reg_save", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "info", "->", "first_fp_reg_save", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "info", "->", "first_altivec_reg_save", ":", "-", "<NUM_LIT>", ")", ";", "end_reg", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "<NUM_LIT>", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "<NUM_LIT>", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "LAST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";", "n_regs", "=", "end_reg", "-", "start_reg", ";", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", "+", "(", "(", "sel", "&", "SAVRES_LR", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "n_regs", ")", ";", "if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "ret_rtx", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "sym", "=", "rs6000_savres_routine_sym", "(", "info", ",", "sel", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "sym", ")", ";", "use_reg", "=", "ptr_regno_for_savres", "(", "sel", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", ")", "{", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "end_reg", "-", "start_reg", ";", "i", "++", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_set", "(", "gen_rtx_REG", "(", "reg_mode", ",", "start_reg", "+", "i", ")", ",", "frame_reg_rtx", ",", "save_area_offset", "+", "reg_size", "*", "i", ",", "(", "sel", "&", "SAVRES_SAVE", ")", "!=", "<NUM_LIT>", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_store", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "frame_reg_rtx", ",", "lr_offset", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ";", "if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "{", "insn", "=", "emit_jump_insn", "(", "par", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "ret_rtx", ";", "}", "else", "insn", "=", "emit_insn", "(", "par", ")", ";", "return", "insn", ";", "}" ]
[ "Construct", "a", "parallel", "rtx", "describing", "the", "effect", "of", "a", "call", "to", "an", "out-of-line", "register", "save/restore", "routine", ",", "and", "emit", "the", "insn", "or", "jump_insn", "as", "appropriate", "." ]
LLVM
AVR
CPP
program_repair
MPU
2,305
[ "<FIXS>", "unsigned", "TmpLoReg", "=", "DstLoReg", ";", "unsigned", "TmpHiReg", "=", "DstHiReg", ";", "if", "(", "DstReg", "==", "SrcReg", ")", "{", "TmpLoReg", "=", "SCRATCH_REGISTER", ";", "TmpHiReg", "=", "SCRATCH_REGISTER", ";", "}", "<FIXE>", "<FIXS>", ".", "addReg", "(", "TmpLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", "<FIXE>", "<FIXS>", ".", "addReg", "(", "TmpHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", "<FIXE>" ]
[ "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "assert", "(", "Imm", "<NUM_LIT>", "&&", "<STR_LIT>", "Offset is out of range", "<STR_LIT>", ")", ";", "<BUGS>", "assert", "(", "DstReg", "!=", "SrcReg", "&&", "<STR_LIT>", "SrcReg and DstReg cannot be the same", "<STR_LIT>", ")", ";", "<BUGE>", "auto", "MIBLO", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "OpLo", ")", "<BUGS>", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", "<BUGE>", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Imm", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "OpHi", ")", "<BUGS>", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", "<BUGE>", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ".", "addImm", "(", "Imm", "+", "<NUM_LIT>", ")", ";", "MIBLO", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "MIBHI", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
2,306
[ "++", ";" ]
[ "return", "ARM", "::", "STM", ";", "case", "ARM", "::", "FLDS", ":", "NumFLDMGened", "++", ";", "return", "ARM", "::", "FLDMS", ";", "case", "ARM", "::", "FSTS", ":", "NumFSTMGened", "++", ";", "return", "ARM", "::", "FSTMS", ";", "case", "ARM", "::", "FLDD", ":", "NumFLDMGened", "++", ";", "return", "ARM", "::", "FLDMD", ";", "case", "ARM", "::", "FSTD", ":", "NumFSTMGened" ]
LLVM
AArch64
TD
stmt_completion
CPU
2,307
[ "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "class", "BaseCRC32", "<", "bit", "sf", ",", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "C", ",", "RegisterClass", "StreamReg", ",", "SDPatternOperator", "OpNode", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "GPR32", ":", "$", "Rd", ")", ",", "(", "ins", "GPR32", ":", "$", "Rn", ",", "StreamReg", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpNode", "GPR32", ":", "$", "Rn", ",", "StreamReg", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteISReg", ",", "ReadI", ",", "ReadISReg", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC
v850
MD
program_repair
MPU
2,308
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
R600
CPP
stmt_completion
GPU
2,309
[ ")", ";" ]
[ "static", "SDValue", "buildScratchRSRC", "(", "SelectionDAG", "*", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Ptr", ")", "{", "uint64_t", "Rsrc", "=", "AMDGPU", "::", "RSRC_DATA_FORMAT", "|", "AMDGPU", "::", "RSRC_TID_ENABLE", "|", "<NUM_LIT>", ";", "SDValue", "PtrLo", "=", "DAG", "->", "getTargetExtractSubreg", "(", "AMDGPU", "::", "sub0", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ")", ";", "SDValue", "PtrHi", "=", "DAG", "->", "getTargetExtractSubreg", "(", "AMDGPU", "::", "sub1", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ")", ";", "SDValue", "DataLo", "=", "DAG", "->", "getTargetConstant", "(", "Rsrc", "&", "APInt", "::", "getAllOnesValue", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "DataHi", "=", "DAG", "->", "getTargetConstant", "(", "Rsrc", ">>", "<NUM_LIT>", ",", "MVT", "::", "i32" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
2,310
[ ")", ".", "getImm", "(", ")", ";" ]
[ "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "unsigned", "IOpC", "=", "Instr", ".", "getOpcode", "(", ")", ";", "if", "(", "&", "*", "I", "!=", "&", "CmpInstr", "&&", "(", "Instr", ".", "modifiesRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", ")", ")", "return", "false", ";", "if", "(", "(", "OpC", "==", "PPC", "::", "CMPW", "||", "OpC", "==", "PPC", "::", "CMPLW", "||", "OpC", "==", "PPC", "::", "CMPD", "||", "OpC", "==", "PPC", "::", "CMPLD", ")", "&&", "(", "IOpC", "==", "PPC", "::", "SUBF", "||", "IOpC", "==", "PPC", "::", "SUBF8", ")", "&&", "(", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "Sub", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "if", "(", "!", "MI", "&&", "!", "Sub", ")", "return", "false", ";", "if", "(", "!", "MI", ")", "MI", "=", "Sub", ";", "int", "NewOpC", "=", "-", "<NUM_LIT>", ";", "int", "MIOpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "MIOpC", "==", "PPC", "::", "ANDIo", "||", "MIOpC", "==", "PPC", "::", "ANDIo8", ")", "NewOpC", "=", "MIOpC", ";", "else", "{", "NewOpC", "=", "PPC", "::", "getRecordFormOpcode", "(", "MIOpC", ")", ";", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", "&&", "PPC", "::", "getNonRecordFormOpcode", "(", "MIOpC", ")", "!=", "-", "<NUM_LIT>", ")", "NewOpC", "=", "MIOpC", ";", "}", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "bool", "ShouldSwap", "=", "false", ";", "if", "(", "Sub", "&&", "Value", "==", "<NUM_LIT>", ")", "{", "ShouldSwap", "=", "SrcReg2", "!=", "<NUM_LIT>", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ";", "ShouldSwap", "=", "!", "ShouldSwap", ";", "}", "if", "(", "ShouldSwap", ")", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "I", "=", "MRI", "->", "use_instr_begin", "(", "CRReg", ")", ",", "IE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "MachineInstr", "*", "UseMI", "=", "&", "*", "I", ";", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCC", ")", "{", "PPC", "::", "Predicate", "Pred", "=", "(", "PPC", "::", "Predicate", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredCond", "=", "PPC", "::", "getPredicateCondition", "(", "Pred", ")", ";", "assert", "(", "(", "!", "equalityOnly", "||", "PredCond", "==", "PPC", "::", "PRED_EQ", "||", "PredCond", "==", "PPC", "::", "PRED_NE", ")", "&&", "<STR_LIT>", "Invalid predicate for equality-only optimization", "<STR_LIT>", ")", ";", "(", "void", ")", "PredCond", ";", "PredsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "PPC", "::", "getSwappedPredicate", "(", "Pred", ")", ")", ")", ";", "}", "else", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL", "||", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL8", ")", "{", "unsigned", "NewSubReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "assert", "(", "(", "!", "equalityOnly", "||", "NewSubReg", "==", "PPC", "::", "sub_eq", ")", "&&", "<STR_LIT>", "Invalid CR bit for equality-only optimization", "<STR_LIT>", ")", ";", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_lt", ")", "NewSubReg", "=", "PPC", "::", "sub_gt", ";", "else", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_gt", ")", "NewSubReg", "=", "PPC", "::", "sub_lt", ";", "SubRegsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NewSubReg", ")", ")", ";", "}", "else", "return", "false", ";", "}", "assert", "(", "!", "(", "Value", "!=", "<NUM_LIT>", "&&", "ShouldSwap", ")", "&&", "<STR_LIT>", "Non-zero immediate support and ShouldSwap", "<STR_LIT>", "<STR_LIT>", "may conflict in updating predicate", "<STR_LIT>", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "MII", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CRReg", ")", ".", "addReg", "(", "PPC", "::", "CR0", ",", "MIOpC", "!=", "NewOpC", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "MI", "->", "clearRegisterDeads", "(", "PPC", "::", "CR0", ")", ";", "if", "(", "MIOpC", "!=", "NewOpC", ")", "{", "if", "(", "(", "MIOpC", "==", "PPC", "::", "RLWINM", "||", "MIOpC", "==", "PPC", "::", "RLWINM8", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "int64_t", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
2,311
[ "i32", ")", ";" ]
[ "if", "(", "Conv", "==", "ExtOrTruncConversion", "::", "Ext", ")", "{", "SDValue", "ImDef", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "IMPLICIT_DEF", ",", "dl", ",", "MVT", "::", "i64", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubRegIdx", "=", "CurDAG", "->", "getTargetConstant", "(", "PPC", "::", "sub_32", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "INSERT_SUBREG", ",", "dl", ",", "MVT", "::", "i64", ",", "ImDef", ",", "NatWidthRes", ",", "SubRegIdx", ")", ",", "<NUM_LIT>", ")", ";", "}", "assert", "(", "Conv", "==", "ExtOrTruncConversion", "::", "Trunc", "&&", "<STR_LIT>", "Unknown convertion between 32 and 64 bit values.", "<STR_LIT>", ")", ";", "SDValue", "SubRegIdx", "=", "CurDAG", "->", "getTargetConstant", "(", "PPC", "::", "sub_32", ",", "dl", ",", "MVT", "::" ]
LLVM
ARM
CPP
stmt_completion
CPU
2,312
[ "return", "false", ";" ]
[ "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetGlobalAddress", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetConstantPool", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
2,313
[ "<STR_LIT>", ";" ]
[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticString", "=", "<STR_LIT>", "#" ]
LLVM
AArch64
CPP
next_suggestion
CPU
2,314
[ "}" ]
[ "void", "emitARM64WinCFITrapFrame", "(", ")", "override", "{", "OS", "<<", "<STR_LIT>", "\\t.seh_trap_frame\\n", "<STR_LIT>", ";" ]
GCC
aarch64
MD
next_suggestion
CPU
2,315
[ "}" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "res", "=", "simplify_gen_subreg", "(", "<", "VNARROWQ2", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", "mode", ",", "<NUM_LIT>", ")", "rtx", "zero", "=", "aarch64_gen_shareable_zero", "(", "<", "VNARROWQ", ">", "mode", ")", "emit_insn", "(", "gen_aarch64_zip1", "<", "Vnarrowq2", ">", "_low", "(", "res", ",", "operands", "[", "<NUM_LIT>", "]", ",", "zero", ")", ")", "DONE" ]
GCC
rl78
CPP
code_generation
MPU
2,316
[ "static", "rtx", "EM2", "(", "int", "line", "ATTRIBUTE_UNUSED", ",", "rtx", "r", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[36m%d: ", "<STR_LIT>", ",", "line", ")", ";", "debug_rtx", "(", "r", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[0m", "<STR_LIT>", ")", ";", "if", "(", "virt_insn_was_frame", ")", "RTX_FRAME_RELATED_P", "(", "r", ")", "=", "<NUM_LIT>", ";", "return", "r", ";", "}" ]
[ "Hook", "for", "all", "insns", "we", "emit", ".", "Re-mark", "them", "as", "FRAME_RELATED", "if", "needed", "." ]
LLVM
X86
CPP
stmt_completion
CPU
2,317
[ "CU", "::", "UNWIND_FRAMELESS_STACK_REG_PERMUTATION", ";" ]
[ "if", "(", "SavedRegIdx", "!=", "<NUM_LIT>", "&&", "MinAbsOffset", "!=", "<NUM_LIT>", "*", "(", "int", ")", "OffsetSize", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithFrame", "(", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", "U", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_BP_FRAME", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&", "CU", "::", "UNWIND_BP_FRAME_REGISTERS", ";", "}", "else", "{", "SubtractInstrIdx", "+=", "InstrOffset", ";", "++", "StackAdjust", ";", "if", "(", "(", "StackSize", "&", "<NUM_LIT>", ")", "==", "StackSize", ")", "{", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IMMD", ";", "CompactUnwindEncoding", "|=", "(", "StackSize", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IND", ";", "CompactUnwindEncoding", "|=", "(", "SubtractInstrIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "std", "::", "reverse", "(", "&", "SavedRegs", "[", "<NUM_LIT>", "]", ",", "&", "SavedRegs", "[", "SavedRegIdx", "]", ")", ";", "CompactUnwindEncoding", "|=", "(", "SavedRegIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithoutFrame", "(", "SavedRegIdx", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", "U", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&" ]
LLVM
CSKY
CPP
code_generation
CPU
2,318
[ "Register", "CSKYRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
[ "Debug", "information", "queries", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
2,319
[ "getIterator", "(", ")", ";" ]
[ "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "<NUM_LIT>", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "<NUM_LIT>", ";", "MovRel", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_PC_ADD_REL_OFFSET", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ")", ";", "unsigned", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub1", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADDC_U32", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Bundler", ".", "append", "(", "MIB", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "ENTER_WWM", ":", "{", "MI", ".", "setDesc", "(", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "AMDGPU", "::", "S_OR_SAVEEXEC_B32", ":", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ")", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "EXIT_WWM", ":", "{", "MI", ".", "setDesc", "(", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "AMDGPU", "::", "S_MOV_B32", ":", "AMDGPU", "::", "S_MOV_B64", ")", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "BUNDLE", ":", "{", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "MI", "." ]
GCC
sparc
MD
stmt_completion
CPU
2,320
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "clz", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
2,321
[ "false", ";" ]
[ "if", "(", "!", "AMDGPU", "::", "isShader", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "A", "->", "getArgNo", "(", ")", "+", "<NUM_LIT>", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "A", "->", "getArgNo", "(", ")", "+", "<NUM_LIT>", ",", "Attribute", "::", "ByVal", ")", ")", "return", "true", ";", "return" ]
GCC
nios2
MD
next_suggestion
MPU
2,322
[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")" ]
[ "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
code_generation
CPU
2,323
[ "bool", "MipsTargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}" ]
[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]
GCC
h8300
CPP
code_generation
MPU
2,324
[ "void", "final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "static", "int", "last_insn_address", "=", "<NUM_LIT>", ";", "const", "int", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "TARGET_ADDRESSES", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "; 0x%x %d\\n", "<STR_LIT>", ",", "INSN_ADDRESSES", "(", "uid", ")", ",", "INSN_ADDRESSES", "(", "uid", ")", "-", "last_insn_address", ")", ";", "last_insn_address", "=", "INSN_ADDRESSES", "(", "uid", ")", ";", "}", "}" ]
[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently", ".", "Here", "the", "argument", "OPVEC", "is", "the", "vector", "containing", "the", "operands", "extracted", "from", "INSN", ",", "and", "NOPERANDS", "is", "the", "number", "of", "elements", "of", "the", "vector", "which", "contain", "meaningful", "data", "for", "this", "insn", ".", "The", "contents", "of", "this", "vector", "are", "what", "will", "be", "used", "to", "convert", "the", "insn", "template", "into", "assembler", "code", ",", "so", "you", "can", "change", "the", "assembler", "output", "by", "changing", "the", "contents", "of", "the", "vector", ".", "We", "use", "it", "to", "check", "if", "the", "current", "insn", "needs", "a", "nop", "in", "front", "of", "it", "because", "of", "load", "delays", ",", "and", "also", "to", "update", "the", "delay", "slot", "statistics", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
2,325
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeqi_fp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
2,326
[ "mmask16", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_kortestc", "(", "_", "_", "mmask16", "_", "_", "A", ",", "_", "_" ]
GCC
arm
MD
next_suggestion
CPU
2,327
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "\t", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DF", "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
2,328
[ "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]
[ "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "MVT", "::", "f32", "||", "CopyVT", "==", "MVT", "::", "f64", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "}", "bool", "RoundAfterCopy", "=", "false", ";", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "CopyVT", "=", "MVT", "::", "f80", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg" ]
GCC
aarch64
CPP
stmt_completion
CPU
2,329
[ "builtin_aarch64_simd_qi", "*", ")", "_", "_", "a", ")", ";" ]
[ "vld2_dup_s8", "(", "const", "int8_t", "*", "_", "_", "a", ")", "{", "int8x8x2_t", "ret", ";", "_", "_", "builtin_aarch64_simd_oi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld2rv8qi", "(", "(", "const", "_", "_" ]
LLVM
AArch64
TD
stmt_completion
CPU
2,330
[ "<STR_LIT>", ",", "CMGTvvv_2D", ",", "VPR128", ">", ";" ]
[ "def", "CMLTvvv_2D", ":", "NeonI_compare_aliases", "<", "<STR_LIT>", "," ]
LLVM
PowerPC
CPP
stmt_completion
CPU
2,331
[ "false", ";" ]
[ "HasMFOCRF", "=", "false", ";", "Has64BitSupport", "=", "false", ";", "Use64BitRegs", "=", "false", ";", "UseCRBits", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
2,332
[ "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";" ]
[ "float", "ULP", "=", "FPOp", "->", "getFPAccuracy", "(", ")", ";", "if", "(", "ULP", "<", "<NUM_LIT>", ")", "return", "false", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "isFast", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "Intrinsic", "::", "amdgcn_fdiv_fast", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "bool", "HasDenormals", "=", "ST", "->", "hasFP32Denormals", "(", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ",", "HasDenormals", ")", ")", "{" ]
LLVM
Alpha
CPP
stmt_completion
MPU
2,333
[ "<NUM_LIT>", ";" ]
[ "unsigned", "AlphaTargetMachine", "::", "getJITMatchQuality", "(", ")", "{", "return" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
2,334
[ "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";" ]
[ "if", "(", "Subtarget", ".", "isPC32DBLSymbol", "(", "GV", ",", "RM", ",", "CM", ")", ")", "{", "if", "(", "Offset", "&", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Offset", "&", "~", "uint64_t", "(", "<NUM_LIT>", ")", ")", ";", "Offset", "&=", "<NUM_LIT>", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
2,335
[ "return", "finishCall", "(", "CLI", ",", "RetVT", ",", "NumBytes", ")", ";" ]
[ "const", "Value", "*", "Callee", "=", "CLI", ".", "Callee", ";", "MCSymbol", "*", "Symbol", "=", "CLI", ".", "Symbol", ";", "if", "(", "!", "Callee", "&&", "!", "Symbol", ")", "return", "false", ";", "if", "(", "IsTailCall", ")", "return", "false", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "return", "false", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "MVT", "RetVT", ";", "if", "(", "CLI", ".", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "MVT", "::", "isVoid", ";", "else", "if", "(", "!", "isTypeLegal", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "||", "Flag", ".", "isSRet", "(", ")", "||", "Flag", ".", "isNest", "(", ")", "||", "Flag", ".", "isByVal", "(", ")", "||", "Flag", ".", "isSwiftSelf", "(", ")", "||", "Flag", ".", "isSwiftError", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "*", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "||", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "CM", "==", "CodeModel", "::", "Small", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else", "{", "unsigned", "CallReg", "=", "<NUM_LIT>", ";", "if", "(", "Symbol", ")", "{", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CallReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "CallReg", "=", "materializeGV", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "CallReg", "=", "Addr", ".", "getReg", "(", ")", ";", "if", "(", "!", "CallReg", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "constrainOperandRegClass", "(", "II", ",", "CallReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "CallReg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "CLI", ".", "OutRegs", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "CLI", ".", "Call", "=", "MIB", ";" ]
LLVM
CellSPU
CPP
next_suggestion
MPU
2,336
[ "}" ]
[ "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "int", "LinkSlotOffset", "=", "SPUFrameInfo", "::", "stackSlotSize", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "assert", "(", "(", "FrameSize", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "SPURegisterInfo::emitEpilogue: FrameSize not aligned", "<STR_LIT>", ")", ";", "if", "(", "FrameSize", ">", "<NUM_LIT>", "||", "MFI", "->", "hasCalls", "(", ")", ")", "{", "FrameSize", "=", "FrameSize", "+", "SPUFrameInfo", "::", "minStackSize", "(", ")", ";", "if", "(", "isS10Constant", "(", "FrameSize", "+", "LinkSlotOffset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", "+", "LinkSlotOffset", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "FrameSize", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "&&", "FrameSize", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "cerr", "<<", "<STR_LIT>", "Unhandled frame size: ", "<STR_LIT>", "<<", "FrameSize", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "abort", "(", ")", ";", "}", "}" ]
LLVM
X86
TD
program_repair
CPU
2,337
[ "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "(", "and", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "(", "and", "GR64", ":", "$", "src1", ",", "(", "loadi64", "addr", ":", "$", "src2", ")", ")", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "(", "and", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "(", "and", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "GR64", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "(", "loadi64", "addr", ":", "$", "src2", ")", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "i64immSExt8", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "i64immSExt8", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "EFLAGS", ",", "(", "X86cmp", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "i64immSExt32", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>" ]
[ "let", "isCommutable", "=", "<NUM_LIT>", "indef", "TEST64rr", ":", "RI", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "(", "and", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<NUM_LIT>", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "TEST64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64mem", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "(", "and", "GR64", ":", "$", "src1", ",", "(", "loadi64", "addr", ":", "$", "src2", ")", ")", ",", "<NUM_LIT>", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "TEST64ri32", ":", "RIi32", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i32imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "(", "and", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "<NUM_LIT>", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "TEST64mi32", ":", "RIi32", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "src1", ",", "i64i32imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "(", "and", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "<NUM_LIT>", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "CMP64i32", ":", "RIi32", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", "i32imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "def", "CMP64rr", ":", "RI", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "CMP64mrmrr", ":", "RI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "def", "CMP64mr", ":", "RI", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "GR64", ":", "$", "src2", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "CMP64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64mem", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "(", "loadi64", "addr", ":", "$", "src2", ")", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "CMP64ri8", ":", "RIi8", "<NUM_LIT>", ",", "MRM7r", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i8imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "i64immSExt8", ":", "$", "src2", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "CMP64ri32", ":", "RIi32", "<NUM_LIT>", ",", "MRM7r", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64i32imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "CMP64mi8", ":", "RIi8", "<NUM_LIT>", ",", "MRM7m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "src1", ",", "i64i8imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "i64immSExt8", ":", "$", "src2", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "def", "CMP64mi32", ":", "RIi32", "<NUM_LIT>", ",", "MRM7m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "src1", ",", "i64i32imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "X86cmp", "(", "loadi64", "addr", ":", "$", "src1", ")", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ">", ";", "<BUGE>", "}" ]
LLVM
ARM
CPP
stmt_completion
CPU
2,338
[ "OCE", ")", ";" ]
[ "return", "new", "Emitter", "<", "ObjectCodeEmitter", ">", "(", "TM", "," ]
LLVM
Alpha
CPP
stmt_completion
MPU
2,339
[ "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "{", "if", "(", "NumBytes", "<=", "IMM_HIGH", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::" ]
LLVM
Hexagon
TD
stmt_completion
DSP
2,340
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C4_fastcorner9", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_284ebb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM
X86
CPP
program_repair
CPU
2,341
[ "<FIXS>", "<FIXE>", "<FIXS>", "Intrinsic", "::", "ID", "Id", "=", "IsUnsigned", "?", "Intrinsic", "::", "umin", ":", "Intrinsic", "::", "smin", ";", "IntrinsicCostAttributes", "ICA", "(", "Id", ",", "Ty", ",", "{", "Ty", ",", "Ty", "}", ")", ";", "return", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";", "<FIXE>", "<FIXS>", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "<FIXE>", "<FIXS>", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "<FIXE>", "<FIXS>", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v4f64", ",", "<NUM_LIT>", "}", ",", "<FIXE>", "<FIXS>", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "}", "InstructionCost", "X86TTIImpl", "::", "getMinMaxCost", "(", "Type", "*", "Ty", ",", "Type", "*", "CondTy", ",", "bool", "IsUnsigned", ")", "{", "<BUGS>", "std", "::", "pair", "InstructionCost", ",", "MVT", ">", "LT", "=", "getTypeLegalizationCost", "(", "Ty", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "int", "ISD", ";", "<BUGE>", "if", "(", "Ty", "->", "isIntOrIntVectorTy", "(", ")", ")", "{", "<BUGS>", "ISD", "=", "IsUnsigned", "?", "ISD", "::", "UMIN", ":", "ISD", "::", "SMIN", ";", "}", "else", "{", "assert", "(", "Ty", "->", "isFPOrFPVectorTy", "(", ")", "&&", "<STR_LIT>", "Expected float point or integer vector type.", "<STR_LIT>", ")", ";", "ISD", "=", "ISD", "::", "FMINNUM", ";", "<BUGE>", "}", "static", "const", "CostTblEntry", "SSE1CostTbl", "[", "]", "=", "{", "<BUGS>", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "}", ";", "static", "const", "CostTblEntry", "SSE2CostTbl", "[", "]", "=", "{", "<BUGS>", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE41CostTbl", "[", "]", "=", "{", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE42CostTbl", "[", "]", "=", "{", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "}", ";", "static", "const", "CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "<BUGS>", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v4f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "}", ";", "static", "const", "CostTblEntry", "AVX512CostTbl", "[", "]", "=", "{", "<BUGS>", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FMINNUM", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512BWCostTbl", "[", "]", "=", "{", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SMIN", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UMIN", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "}", ";", "<BUGS>", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "<BUGE>", "if", "(", "ST", "->", "hasAVX512", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "<BUGS>", "if", "(", "ST", "->", "hasAVX2", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "<BUGE>", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX1CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "<BUGS>", "if", "(", "ST", "->", "hasSSE42", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE42CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE41CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "<BUGE>", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE2CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
2,342
[ "assignValueToReg", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";" ]
[ "assert", "(", "NextVA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Value doesn't need custom handling", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", "&&", "<STR_LIT>", "Unsupported type", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", "Values belong to different arguments", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Value should be in reg", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Value should be in reg", "<STR_LIT>", ")", ";", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "}", ";" ]
GCC
loongarch
CPP
next_suggestion
CPU
2,343
[ "std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";" ]
[ "static", "void", "loongarch_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "nextarg", "=", "plus_constant", "(", "Pmode", ",", "nextarg", ",", "-", "cfun", "->", "machine", "->", "varargs_size", ")", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
2,344
[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "class", "MINA_D_MMR6_ENC", ":", "POOL32F_MINMAX_FM", "<", "<STR_LIT>", "," ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
2,345
[ "<STR_LIT>", ";" ]
[ "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** MI Scheduling **********\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ":BB#", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n From: ", "<STR_LIT>", "<<", "*", "begin", "(", ")", "<<", "<STR_LIT>", " To: ", "<STR_LIT>", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "End" ]
LLVM
Hexagon
TD
next_suggestion
DSP
2,346
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
2,347
[ "unsigned", "NumReusableBytes", "=", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ";" ]
[ "bool", "AMDGPUCallLowering", "::", "lowerTailCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "OutArgs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SITargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "SITargetLowering", ">", "(", ")", ";", "bool", "IsSibCall", "=", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ";", "CallingConv", "::", "ID", "CalleeCC", "=", "Info", ".", "CallConv", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "CalleeCC", ",", "TLI", ")", ";", "MachineInstrBuilder", "CallSeqStart", ";", "if", "(", "!", "IsSibCall", ")", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "ADJCALLSTACKUP", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "true", ",", "ST", ".", "isWave32", "(", ")", ",", "CalleeCC", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "AMDGPU", "::", "isChainCC", "(", "Info", ".", "CallConv", ")", ")", "{", "ArgInfo", "ExecArg", "=", "Info", ".", "OrigArgs", "[", "<NUM_LIT>", "]", ";", "assert", "(", "ExecArg", ".", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Too many regs for EXEC", "<STR_LIT>", ")", ";", "if", "(", "!", "ExecArg", ".", "Ty", "->", "isIntegerTy", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ExecArg", ".", "OrigValue", ")", ")", "{", "MIB", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "ExecArg", ".", "Regs", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "Idx", "=", "MIB", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "MIB", "->", "getOperand", "(", "Idx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "*", "ST", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "MIB", "->", "getOperand", "(", "Idx", ")", ",", "Idx", ")", ")", ";", "}", "}", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "int", "FPDiff", "=", "<NUM_LIT>", ";", "unsigned", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "!", "IsSibCall", ")", "{" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
2,348
[ "}" ]
[ "static", "MCInst", "lowerRILow", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Opcode", ")", "{", "return", "MCInstBuilder", "(", "Opcode", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";" ]
GCC
stormy16
MD
next_suggestion
CPU
2,349
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM
CPP
program_repair
CPU
2,350
[ "<FIXS>", "SDValue", "EncodedVal", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]
[ "static", "SDValue", "getZeroVector", "(", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected a vector type", "<STR_LIT>", ")", ";", "<BUGS>", "SDValue", "EncodedVal", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "MVT", "::", "v4i32", ":", "MVT", "::", "v2i32", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Vmov", ")", ";" ]
GCC
sh
MD
program_repair
CPU
2,351
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "clobber", "(", "reg", ":", "SI", "R2_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
2,352
[ "=", "<STR_LIT>", ";" ]
[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
GCC
i386
MD
next_suggestion
CPU
2,353
[ "rtx", "op1", "=", "gen_reg_rtx", "(", "XFmode", ")" ]
[ "<STR_LIT>", "{", "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
2,354
[ "}" ]
[ "if", "(", "b", "==", "OS", ".", "getAllowAutoPadding", "(", ")", ")", "return", ";", "OS", ".", "setAllowAutoPadding", "(", "b", ")", ";", "if", "(", "b", ")", "OS", ".", "emitRawComment", "(", "<STR_LIT>", "autopadding", "<STR_LIT>", ")", ";", "else", "OS", ".", "emitRawComment", "(", "<STR_LIT>", "noautopadding", "<STR_LIT>", ")", ";" ]
LLVM
Mips
TD
next_suggestion
CPU
2,355
[ "string", "Constraints", "=", "<STR_LIT>", ";" ]
[ "dag", "InOperandList", "=", "(", "ins", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ",", "vsplat_uimm8", ":", "$", "u8", ")", ";", "string", "AsmString", "=", "<STR_LIT>", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "MSA128BOpnd", ":", "$", "wd", ",", "(", "vselect", "vsplati8_uimm8", ":", "$", "u8", ",", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "NoItinerary", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
2,356
[ "::", "MVNCCi", ";" ]
[ "assert", "(", "VT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Expecting an i32.", "<STR_LIT>", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ":", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ";", "}", "unsigned", "Op2Reg", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op2Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "ARM", "::", "t2CMPri", ":", "ARM", "::", "CMPri", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "ARM", "::", "tGPRRegClass", ":", "&", "ARM", "::", "GPRRegClass", ";", "MovCCOpc", "=", "isThumb2", "?", "ARM", "::", "t2MOVCCr", ":", "ARM", "::", "MOVCCr", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "ARM", "::", "rGPRRegClass", ":", "&", "ARM", "::", "GPRRegClass", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "ARM", "::", "t2MOVCCi", ":", "ARM", "::", "MOVCCi", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "ARM", "::", "t2MVNCCi", ":", "ARM" ]
LLVM
X86
TD
program_repair
CPU
2,357
[ "<FIXS>", "(", "ins", "VR128", ":", "$", "src1", ",", "VR128", ":", "$", "src2", ",", "u32u8imm", ":", "$", "src3", ")", ",", "<FIXE>" ]
[ "multiclass", "SS41I_insertf32", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "bit", "Is2Addr", "=", "<NUM_LIT>", ">", "{", "def", "rr", ":", "SS4AIi8", "opc", ",", "MRMSrcReg", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "<BUGS>", "(", "ins", "VR128", ":", "$", "src1", ",", "VR128", ":", "$", "src2", ",", "i32i8imm", ":", "$", "src3", ")", ",", "<BUGE>", "!", "if", "(", "Is2Addr", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "asm", "," ]
LLVM
X86
CPP
stmt_completion
CPU
2,358
[ ",", "true", ")", ";" ]
[ "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v16f32", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "return", "lowerShuffleWithSHUFPS", "(", "DL", ",", "MVT", "::", "v16f32", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "!", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v16f32", ",", "Mask", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "MVT", "::", "v16i32", ",", "DAG", ",", "DL" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
2,359
[ "}" ]
[ "if", "(", "SrcAddrSpace", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "AMDGPUAS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "{", "return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "<NUM_LIT>", ")", ";" ]
GCC
aarch64
CPP
next_suggestion
CPU
2,360
[ "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "++", "i", ")", "for", "(", "unsigned", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "element_info", ".", "pieces", ".", "length", "(", ")", ";", "++", "j", ")", "{" ]
[ "analysis_result", "result", "=", "element_info", ".", "analyze", "(", "TREE_TYPE", "(", "type", ")", ")", ";", "if", "(", "result", "!=", "IS_PST", ")", "return", "result", ";", "tree", "nelts_minus_one", "=", "array_type_nelts", "(", "type", ")", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "nelts_minus_one", ")", ")", "return", "DOESNT_MATTER", ";", "unsigned", "HOST_WIDE_INT", "count", "=", "tree_to_uhwi", "(", "nelts_minus_one", ")", ";", "if", "(", "count", ">", "MAX_PIECES", ")", "return", "DOESNT_MATTER", ";", "count", "+=", "<NUM_LIT>", ";", "if", "(", "count", "*", "element_info", ".", "pieces", ".", "length", "(", ")", ">", "MAX_PIECES", ")", "return", "DOESNT_MATTER", ";", "poly_uint64", "element_bytes", ";", "if", "(", "!", "poly_int_tree_p", "(", "TYPE_SIZE_UNIT", "(", "TREE_TYPE", "(", "type", ")", ")", ",", "&", "element_bytes", ")", ")", "gcc_unreachable", "(", ")", ";", "gcc_assert", "(", "!", "element_info", ".", "pieces", ".", "is_empty", "(", ")", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
2,361
[ "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";" ]
[ "getAddrMode6OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
2,362
[ ";" ]
[ "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getARMSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getARMSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getARMSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";", "}", "return", "true" ]
LLVM
PowerPC
CPP
code_generation
CPU
2,363
[ "unsigned", "PPCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "int", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "FIOperandNo", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNo", ";", "assert", "(", "FIOperandNo", "!=", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetOperandNo", "=", "(", "FIOperandNo", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "OffsetOperandNo", "=", "FIOperandNo", "-", "<NUM_LIT>", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "getIndex", "(", ")", ";", "PPCFunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "FPSI", "&&", "FrameIndex", "==", "FPSI", "&&", "(", "OpC", "==", "PPC", "::", "DYNALLOC", "||", "OpC", "==", "PPC", "::", "DYNALLOC8", ")", ")", "{", "lowerDynamicAlloc", "(", "II", ",", "SPAdj", ",", "RS", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "EnableRegisterScavenging", ")", "if", "(", "OpC", "==", "PPC", "::", "SPILL_CR", ")", "{", "lowerCRSpilling", "(", "II", ",", "FrameIndex", ",", "SPAdj", ",", "RS", ")", ";", "return", "<NUM_LIT>", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "ChangeToRegister", "(", "hasFP", "(", "MF", ")", "?", "PPC", "::", "R31", ":", "PPC", "::", "R1", ",", "false", ")", ";", "bool", "isIXAddr", "=", "false", ";", "switch", "(", "OpC", ")", "{", "case", "PPC", "::", "LWA", ":", "case", "PPC", "::", "LD", ":", "case", "PPC", "::", "STD", ":", "case", "PPC", "::", "STD_32", ":", "isIXAddr", "=", "true", ";", "break", ";", "}", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "if", "(", "!", "isIXAddr", ")", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "else", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ";", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "isInt16", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "isIXAddr", ")", "Offset", ">>=", "<NUM_LIT>", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "SReg", ";", "if", "(", "EnableRegisterScavenging", ")", "SReg", "=", "findScratchRegister", "(", "II", ",", "RS", ",", "&", "PPC", "::", "GPRCRegClass", ",", "SPAdj", ")", ";", "else", "SReg", "=", "PPC", "::", "R0", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "LIS", ")", ",", "SReg", ")", ".", "addImm", "(", "Offset", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "ORI", ")", ",", "SReg", ")", ".", "addReg", "(", "SReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "unsigned", "OperandBase", ";", "if", "(", "OpC", "!=", "TargetOpcode", "::", "INLINEASM", ")", "{", "assert", "(", "ImmToIdxMap", ".", "count", "(", "OpC", ")", "&&", "<STR_LIT>", "No indexed form of load or store available!", "<STR_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "ImmToIdxMap", ".", "find", "(", "OpC", ")", "->", "second", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpcode", ")", ")", ";", "OperandBase", "=", "<NUM_LIT>", ";", "}", "else", "{", "OperandBase", "=", "OffsetOperandNo", ";", "}", "unsigned", "StackReg", "=", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "getReg", "(", ")", ";", "MI", ".", "getOperand", "(", "OperandBase", ")", ".", "ChangeToRegister", "(", "StackReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "OperandBase", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "SReg", ",", "false", ")", ";", "return", "<NUM_LIT>", ";", "}" ]
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
2,364
[ "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";" ]
[ "if", "(", "size", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
2,365
[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]
[ "class", "Enc_222336", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
X86
CPP
program_repair
CPU
2,366
[ "<FIXS>", "<FIXE>", "<FIXS>", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i8", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "<FIXE>" ]
[ "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "}", "<BUGS>", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "<BUGE>", "if", "(", "Subtarget", "->", "hasLZCNT", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i8", ",", "Promote", ")", ";", "}", "else", "{", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i8", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "<BUGS>", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "<BUGE>", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "}", "if", "(", "Subtarget", "->", "hasPOPCNT", "(", ")", ")", "{" ]
LLVM
AArch64
CPP
stmt_completion
CPU
2,367
[ "false", ";" ]
[ "(", "void", ")", "WideTy", ";", "assert", "(", "WideTy", ".", "getSizeInBits", "(", ")", ">=", "NarrowTy", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", "source register size too small!", "<STR_LIT>", ")", ";", "assert", "(", "NarrowTy", ".", "isScalar", "(", ")", "&&", "<STR_LIT>", "cannot extract vector into vector!", "<STR_LIT>", ")", ";", "MachineOperand", "&", "LaneIdxOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "LaneIdxOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Lane index operand was not a register?", "<STR_LIT>", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cannot extract into GPR.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "LaneIdxOp", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "VRegAndVal", ")", "return", "false", ";", "unsigned", "LaneIdx", "=", "VRegAndVal", "->", "Value", ";", "MachineIRBuilder", "MIRBuilder", "(", "I", ")", ";", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "MachineInstr", "*", "Extract", "=", "emitExtractVectorElt", "(", "DstReg", ",", "DstRB", ",", "NarrowTy", ",", "SrcReg", ",", "LaneIdx", ",", "MIRBuilder", ")", ";", "if", "(", "!", "Extract", ")", "return" ]
LLVM
AArch64
TD
stmt_completion
CPU
2,368
[ "=", "Rn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
MOS
CPP
next_suggestion
MPU
2,369
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";" ]
[ "static", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "{", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{" ]
GCC
frv
MD
stmt_completion
VLIW
2,370
[ ",", "FALSE", ")", ")" ]
[ "(", "match_code", "<STR_LIT>", ")", "{", "return", "(", "integer_register_operand", "(", "op", ",", "mode", ")", "|", "|", "frv_legitimate_memory_operand", "(", "op", ",", "mode" ]
LLVM
X86
CPP
next_suggestion
CPU
2,371
[ "Entry", ".", "isZExt", "=", "false", ";" ]
[ "static", "SDValue", "LowerFSINCOS", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "Subtarget", "->", "is64Bit", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
2,372
[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
[ "def", "imm0_255", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_255Operand", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
2,373
[ ",", "GPR32sp", ">", ";" ]
[ "def", "_B", ":", "sve_int_perm_dup_r", "<", "<NUM_LIT>", ",", "asm", ",", "ZPR8" ]
LLVM
AGC
CPP
next_suggestion
MPU
2,374
[ "}" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "ParityBit", "^=", "(", "(", "Enc", ">>", "i", ")", "&", "<NUM_LIT>", ")", ";", "return", "ParityBit", ";" ]
GCC
powerpcspe
CPP
stmt_completion
CPU
2,375
[ "<STR_LIT>", ",", "asm_out_file", ")", ";" ]
[ "static", "void", "rs6000_xcoff_file_end", "(", "void", ")", "{", "switch_to_section", "(", "text_section", ")", ";", "fputs", "(", "<STR_LIT>", "_section_.text:\\n" ]
GCC
s390
MD
stmt_completion
MPU
2,376
[ ")" ]
[ "(", "define_automaton", "<STR_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
2,377
[ "return", "false", ";" ]
[ "case", "ISD", "::", "AssertZext", ":", "if", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "VTSDNode", "*", "T", "=", "cast", "<", "VTSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "T", "->", "getVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "FromBits", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "break", ";", "case", "ISD", "::", "AND", ":", "{", "uint64_t", "FromMask", "=", "(", "<NUM_LIT>", "<<", "FromBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "FromMask", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "FromMask", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "{", "uint64_t", "FromMask", "=", "(", "<NUM_LIT>", "<<", "FromBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "&", "FromMask", ")", "==", "<NUM_LIT>", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "&", "FromMask", ")", "==", "<NUM_LIT>", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "default", ":", "break", ";", "}" ]
GCC
sparc
MD
program_repair
CPU
2,378
[ "<FIXS>", "(", "lo_sum", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "high", ":", "DI", "(", "unspec", ":", "DI", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", ")", "]", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "lo_sum", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "high", ":", "SI", "(", "unspec", ":", "SI", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
2,379
[ "if", "(", "!", "MI", "->", "readsRegister", "(", "WebAssembly", "::", "EXPR_STACK", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "WebAssembly", "::", "EXPR_STACK", ",", "false", ",", "true", ")", ")", ";" ]
[ "static", "void", "ImposeStackOrdering", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", "->", "definesRegister", "(", "WebAssembly", "::", "EXPR_STACK", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "WebAssembly", "::", "EXPR_STACK", ",", "true", ",", "true", ")", ")", ";" ]
GCC
arm
MD
stmt_completion
CPU
2,380
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
2,381
[ ")", "_", "writefsbase_u64", "(", "unsigned", "long", "long", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
GCC
rs6000
MD
stmt_completion
CPU
2,382
[ "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
2,383
[ "!=", "Triple", "::", "AMDHSA", ")", "return", "TextSection", ";" ]
[ "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "AMDGPU", "::", "isReadOnlySegment", "(", "GV", ")", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
2,384
[ "(", "Val", ")", ";" ]
[ "auto", "PState", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ";", "if", "(", "PState", "&&", "PState", "->", "haveFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", "O", "<<", "PState", "->", "Name", ";", "else", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "formatImm" ]
LLVM
AVR
CPP
stmt_completion
MPU
2,385
[ ";" ]
[ "signed_width", "(", "Size", "+", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", "branch target", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";", "Value", "-=", "<NUM_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
2,386
[ "]", ">", ";" ]
[ "def", "VLD2LNd16Pseudo", ":", "VLDQLNPseudo", "<", "IIC_VLD2ln", ">", ",", "Sched", "<", "[", "WriteVLD1" ]
LLVM
Mips
CPP
stmt_completion
CPU
2,387
[ "<NUM_LIT>", ";" ]
[ "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "DOUT", "<<", "<STR_LIT>", "===== Instruction selection begins:\\n", "<STR_LIT>", ";", "Indent", "=" ]
LLVM
BPF
CPP
stmt_completion
Virtual ISA
2,388
[ ")", ")", "return", ";" ]
[ "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "match_load_op", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "BaseV", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BaseV", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyFromReg", ")", "return", ";", "const", "RegisterSDNode", "*", "RegN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "BaseV", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RegN", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegN", "->", "getReg", "(", ")", ")", ")", "return", ";", "unsigned", "AndOpReg", "=", "RegN", "->", "getReg", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Examine %vreg", "<STR_LIT>", "<<", "TargetRegisterInfo", "::", "virtReg2Index", "(", "AndOpReg", ")", "<<", "'", "\\n", "'", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "FuncInfo", "->", "MBB", ";", "MachineInstr", "*", "MII", "=", "nullptr", ";", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MOP", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MOP", ".", "isReg", "(", ")", "||", "!", "MOP", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MOP", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "Reg", "==", "AndOpReg", ")", "{", "MII", "=", "&", "MI", ";", "break", ";", "}", "}", "}", "if", "(", "MII", "==", "nullptr", ")", "{", "if", "(", "!", "checkLoadDef", "(", "AndOpReg", ",", "match_load_op", ")", ")", "return", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Check PHI Insn: ", "<STR_LIT>", ";", "MII", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "unsigned", "PrevReg", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MII", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MOP", "=", "MII", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MOP", ".", "isReg", "(", ")", ")", "{", "if", "(", "MOP", ".", "isDef", "(", ")", ")", "continue", ";", "PrevReg", "=", "MOP", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "PrevReg", ")", ")", "return", ";", "if", "(", "!", "checkLoadDef", "(", "PrevReg", ",", "match_load_op" ]
LLVM
Hexagon
TD
next_suggestion
DSP
2,389
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "Enc_f0cca7", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
2,390
[ "}" ]
[ "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "Bit", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "<STR_LIT>", "no", "<STR_LIT>", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";" ]
GCC
loongarch
CPP
stmt_completion
CPU
2,391
[ "_", "_", "lasx_xvsigncov_d", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i" ]
GCC
c6x
CPP
next_suggestion
VLIW
2,392
[ "if", "(", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", "return", "false", ";" ]
[ "static", "bool", "c6x_function_in_section_p", "(", "tree", "decl", ",", "section", "*", "section", ")", "{", "if", "(", "!", "TREE_STATIC", "(", "decl", ")", ")", "return", "false", ";" ]
LLVM
PowerPC
TD
program_repair
CPU
2,393
[ "<FIXS>", "def", ":", "InstRW", "[", "P9_LS_4C", ",", "IP_AGEN_1C", ",", "DISP_1C", "]", ",", "<FIXE>" ]
[ ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "P9_LS_4C", ",", "IP_AGEN_1C", ",", "DISP_1C", ",", "DISP_1C", "]", ",", "<BUGE>", "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", "," ]
GCC
aarch64
MD
stmt_completion
CPU
2,394
[ "<STR_LIT>", "<STR_LIT>", ")", "]", "MATMUL", ")" ]
[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16QI", "<NUM_LIT>" ]
GCC
ia64
MD
stmt_completion
CPU
2,395
[ ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
2,396
[ ";" ]
[ "unsigned", "getVmcntBitShift", "(", ")", "{", "return", "<NUM_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
2,397
[ "=", "<STR_LIT>", ";" ]
[ "def", "VecListThreeDHWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name" ]
LLVM
X86
CPP
next_suggestion
CPU
2,398
[ "APInt", "APIntShiftAmt", ";" ]
[ "MVT", "ExVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", ",", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ";", "SDValue", "Ex", "=", "DAG", ".", "getBitcast", "(", "ExVT", ",", "R", ")", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE42", "(", ")", ")", "{", "assert", "(", "(", "VT", "!=", "MVT", "::", "v4i64", "||", "Subtarget", ".", "hasInt256", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported PCMPGT op", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "R", ")", ";", "}", "if", "(", "ShiftAmt", ">=", "<NUM_LIT>", ")", "{", "SDValue", "Upper", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "<NUM_LIT>", ",", "DAG", ")", ";", "SDValue", "Lower", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "ShiftAmt", "-", "<NUM_LIT>", ",", "DAG", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "else", "{", "SDValue", "Upper", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "ShiftAmt", ",", "DAG", ")", ";", "SDValue", "Lower", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "Lower", "=", "DAG", ".", "getBitcast", "(", "ExVT", ",", "Lower", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Ex", ")", ";", "}", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
2,399
[ "return", "SelectCode", "(", "N", ")", ";" ]
[ "if", "(", "Shift", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SRL", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "ShiftOp0", "=", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShiftOp1", "=", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShiftOp1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "int32_t", "ShiftConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "ShiftOp1", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "ShiftConst", "!=", "<NUM_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "Mul", "=", "ShiftOp0", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "MUL", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "MulOp0", "=", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulOp1", "=", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OP0", ";", "SDValue", "OP1", ";", "if", "(", "MulOp0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "{", "SDValue", "Sext0", "=", "MulOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sext0", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "OP0", "=", "Sext0", ";", "}", "else", "if", "(", "MulOp0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "MulOp0", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "MVT", "::", "i32", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "SEXTLOAD", "||", "LD", "->", "getAddressingMode", "(", ")", "!=", "ISD", "::", "UNINDEXED", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "OP0", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "LDriw", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ",", "LD", "->", "getBasePtr", "(", ")", ",", "TargetConst0", ",", "Chain", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "if", "(", "MulOp1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "{", "SDValue", "Sext1", "=", "MulOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sext1", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SelectCode", "(", "N", ")", ";", "OP1", "=", "Sext1", ";", "}", "else", "if", "(", "MulOp1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "MulOp1", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "MVT", "::", "i32", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "SEXTLOAD", "||", "LD", "->", "getAddressingMode", "(", ")", "!=", "ISD", "::", "UNINDEXED", ")", "{" ]