docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "static", "void", "csky_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_MINI_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "1", ")", ";", "i", "<", "32", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "1", ";", "call_used_regs", "[", "i", "]", "=", "1", ";", "}", "}", "else", "if", "(", "CSKY_TARGET_ARCH", "(", "CK802", ")", "\|\|", "CSKY_TARGET_ARCH", "(", "CK803", ")", "\|\|", "!", "TARGET_HIGH_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "CSKY_FIRST_HIGH_REGNUM", ";", "i", "<=", "CSKY_LAST_HIGH_REGNUM", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "1", ";", "call_used_regs", "[", "i", "]", "=", "1", ";", "}", "}", "if", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "\|\|", "CSKY_TARGET_ARCH", "(", "CK802", ")", ")", "{", "fixed_regs", "[", "CSKY_LR_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "CSKY_LR_REGNUM", "]", "=", "0", ";", "}", "if", "(", "!", "TARGET_DSP", ")", "{", "fixed_regs", "[", "CSKY_HI_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "CSKY_HI_REGNUM", "]", "=", "1", ";", "fixed_regs", "[", "CSKY_LO_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "CSKY_LO_REGNUM", "]", "=", "1", ";", "}", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "CSKY_FIRST_VFP_REGNUM", ";", "regno", "<=", "CSKY_LAST_VFP3_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "1", ";", "call_used_regs", "[", "regno", "]", "=", "1", ";", "}", "}", "if", "(", "!", "TARGET_SUPPORT_FPV3", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "CSKY_FIRST_VFP3_REGNUM", ";", "regno", "<=", "CSKY_LAST_VFP3_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "1", ";", "call_used_regs", "[", "regno", "]", "=", "1", ";", "}", "}", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "0", ";", "}", "}", "</s>" ]	[ "Implement", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "Conditionally", "modify", "five", "variables", "fixed_regs", ",", "call_used_regs", ",", "global_regs", ",", "reg_names", ",", "and", "reg_class_contents", ",", "to", "take", "into", "account", "any", "dependence", "of", "these", "register", "sets", "on", "target", "flags", ".", "CK801", "has", "registers", "r0-r8", "and", "r13-r15", ".", "CK802", "and", "CK803", "have", "registers", "r0-r15", "(", "the", "``", "low", "''", "registers", ")", ".", "Other", "cpus", "use", "registers", "r0-r31", "with", "-mhigh-registers", ",", "otherwise", "also", "only", "r0-r15", ".", "CK801", "only", "has", "16-bit", "instructions", ",", "most", "of", "which", "can", "only", "reference", "r0-r7", "(", "the", "``", "mini", "''", "registers", ")", ".", "So", "we", "mark", "regs", "outside", "that", "range", "as", "fixed", ".", "-msmart", "can", "be", "used", "on", "other", "arch", "variants", "to", "force", "the", "same", "behavior", "because", "it", "results", "in", "smaller", "code", "size", ".", "TODO", ":", "investigate", "whether", "it", "'s", "beneficial", "to", "use", "r8-r13", "as", "a", "spill", "class", "when", "TARGET_MINI_REGISTERS", "instead", "of", "making", "them", "unusable", "by", "the", "register", "allocator", "." ]	[ "csky", "1", "32", "1", "1", "1", "1", "1", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]	csky	csky_conditional_register_usage	csky	CPU	GCC	5,600	261	1	[]
[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolution", ">", "(", ")", ";", "DataLayoutPass", "", "DLP", "=", "getAnalysisIfAvailable", "<", "DataLayoutPass", ">", "(", ")", ";", "DL", "=", "DLP", "?", "&", "DLP", "->", "getDataLayout", "(", ")", ":", "0", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "LoopInfo", "::", "iterator", "I", "=", "LI", "->", "begin", "(", ")", ",", "E", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Loop", "", "L", "=", "*", "I", ";", "MadeChange", "\|=", "runOnLoop", "(", "L", ")", ";", "}", "return", "MadeChange", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC", "0" ]	PPCLoopPreIncPrep3	runOnFunction	PowerPC	CPU	LLVM	5,601	111	1	[]
[ "<s>", "static", "rtx", "v850_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "10", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]	[ "v850", "10" ]	v8504	v850_function_value	v850	MPU	GCC	5,602	28	1	[]
[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "const", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "4", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "0", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "1", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "0", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "}", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "", "8", ")", ";", "}", "</s>" ]	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]	AArch64CallLowering18	splitToValueTypes	AArch64	CPU	LLVM	5,603	231	1	[]
[ "<s>", "unsigned", "R600RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "AMDGPU", "R600", "AMDGPU::NoRegister" ]	R600RegisterInfo10	getFrameRegister	AMDGPU	GPU	LLVM	5,604	18	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ")", ";", "}", "</s>" ]	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "ARM" ]	ARMAsmParser32	addExpr	ARM	CPU	LLVM	5,605	59	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "64", ")", ";", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "64", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "+=", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "Register", "FIReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "FIReg", ",", "FI", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "return", "FIReg", ";", "}", "if", "(", "!", "SPReg", ")", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "p0", ",", "Register", "(", "AArch64", "::", "SP", ")", ")", ".", "getReg", "(", "0", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s64", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildPtrAdd", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "return", "AddrReg", ";", "}", "</s>" ]	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "AArch64", "0", "64", "64", "AArch64::SP", "0" ]	AArch64CallLowering56	getStackAddress	AArch64	CPU	LLVM	5,606	189	1	[]
[ "<s>", "static", "void", "lm32_block_move_inline", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "switch", "(", "alignment", ")", "{", "case", "1", ":", "bits", "=", "8", ";", "break", ";", "case", "2", ":", "bits", "=", "16", ";", "break", ";", "default", ":", "bits", "=", "32", ";", "break", ";", "}", "mode", "=", "int_mode_for_size", "(", "bits", ",", "0", ")", ".", "require", "(", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "0", ",", "i", "=", "0", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "}", "for", "(", "offset", "=", "0", ",", "i", "=", "0", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "if", "(", "offset", "<", "length", ")", "{", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "move_by_pieces", "(", "dest", ",", "src", ",", "length", "-", "offset", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ",", "0", ")", ";", "}", "}", "</s>" ]	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "lm32", "1", "8", "2", "16", "32", "0", "0", "0", "0", "0", "0" ]	lm325	lm32_block_move_inline	lm32	MPU	GCC	5,607	247	1	[]
[ "<s>", "static", "int", "getRegClass", "(", "bool", "IsVgpr", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "IsVgpr", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "return", "AMDGPU", "::", "VGPR_32RegClassID", ";", "case", "2", ":", "return", "AMDGPU", "::", "VReg_64RegClassID", ";", "case", "3", ":", "return", "AMDGPU", "::", "VReg_96RegClassID", ";", "case", "4", ":", "return", "AMDGPU", "::", "VReg_128RegClassID", ";", "case", "8", ":", "return", "AMDGPU", "::", "VReg_256RegClassID", ";", "case", "16", ":", "return", "AMDGPU", "::", "VReg_512RegClassID", ";", "}", "}", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "return", "AMDGPU", "::", "SGPR_32RegClassID", ";", "case", "2", ":", "return", "AMDGPU", "::", "SGPR_64RegClassID", ";", "case", "4", ":", "return", "AMDGPU", "::", "SReg_128RegClassID", ";", "case", "8", ":", "return", "AMDGPU", "::", "SReg_256RegClassID", ";", "case", "16", ":", "return", "AMDGPU", "::", "SReg_512RegClassID", ";", "}", "}", "</s>" ]	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "1", "1", "AMDGPU::SGPR_32RegClassID", "2", "AMDGPU::SGPR_64RegClassID", "4", "AMDGPU::SReg_128RegClassID", "8", "AMDGPU::SReg_256RegClassID", "16", "AMDGPU::SReg_512RegClassID" ]	AMDGPUAsmParser (2)	getRegClass	AMDGPU	GPU	LLVM	5,608	130	1	[]
[ "<s>", "void", "dimode_scalar_chain", "::", "make_vector_copies", "(", "unsigned", "regno", ")", "{", "rtx", "reg", "=", "regno_reg_rtx", "[", "regno", "]", ";", "rtx", "vreg", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "df_ref", "ref", ";", "for", "(", "ref", "=", "DF_REG_DEF_CHAIN", "(", "regno", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "if", "(", "!", "bitmap_bit_p", "(", "insns", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")", "{", "rtx_insn", "", "insn", "=", "DF_REF_INSN", "(", "ref", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_SSE4_1", ")", "{", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "0", ")", ")", ")", ";", "emit_insn", "(", "gen_sse4_1_pinsrd", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "4", ")", ",", "GEN_INT", "(", "2", ")", ")", ")", ";", "}", "else", "if", "(", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "0", ")", ")", ")", ";", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "0", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "4", ")", ")", ")", ";", "emit_insn", "(", "gen_vec_interleave_lowv4si", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "0", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp", "=", "assign_386_stack_local", "(", "DImode", ",", "SLOT_STV_TEMP", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tmp", ",", "SImode", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "0", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tmp", ",", "SImode", ",", "4", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "4", ")", ")", ";", "emit_move_insn", "(", "vreg", ",", "tmp", ")", ";", "}", "rtx_insn", "", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_conversion_insns", "(", "seq", ",", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\" Copied r%d to a vector register r%d for insn %d\\n\"", ",", "regno", ",", "REGNO", "(", "vreg", ")", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ";", "}", "for", "(", "ref", "=", "DF_REG_USE_CHAIN", "(", "regno", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "if", "(", "bitmap_bit_p", "(", "insns", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")", "{", "replace_with_subreg_in_insn", "(", "DF_REF_INSN", "(", "ref", ")", ",", "reg", ",", "vreg", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\" Replaced r%d with r%d in insn %d\\n\"", ",", "regno", ",", "REGNO", "(", "vreg", ")", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ";", "}", "}", "</s>" ]	[ "Make", "vector", "copies", "for", "all", "register", "REGNO", "definitions", "and", "replace", "its", "uses", "in", "a", "chain", "." ]	[ "i386", "0", "0", "0", "0", "4", "2", "0", "0", "0", "4", "0", "0", "0", "0", "0", "4", "4", "\" Copied r%d to a vector register r%d for insn %d\\n\"", "\" Replaced r%d with r%d in insn %d\\n\"" ]	i3866	make_vector_copies	i386	CPU	GCC	5,609	425	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegNumber", "(", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "(", "unsigned", ")", "Imm", ".", "Val", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "PowerPC", "\"Invalid access!\"" ]	PPCAsmParser (2)	getReg	PowerPC	CPU	LLVM	5,610	24	1	[]
[ "<s>", "static", "void", "fold_compare_helper", "(", "gimple_stmt_iterator", "", "gsi", ",", "tree_code", "code", ",", "gimple", "", "stmt", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "0", ")", ";", "tree", "arg1", "=", "gimple_call_arg", "(", "stmt", ",", "1", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "stmt", ")", ";", "tree", "cmp", "=", "fold_build_vec_cmp", "(", "code", ",", "TREE_TYPE", "(", "lhs", ")", ",", "arg0", ",", "arg1", ",", "gsi", ")", ";", "gimple", "*", "g", "=", "gimple_build_assign", "(", "lhs", ",", "cmp", ")", ";", "gimple_set_location", "(", "g", ",", "gimple_location", "(", "stmt", ")", ")", ";", "gsi_replace", "(", "gsi", ",", "g", ",", "true", ")", ";", "}", "</s>" ]	[ "Helper", "function", "to", "handle", "the", "in-between", "steps", "for", "the", "vector", "compare", "built-ins", "." ]	[ "rs6000", "0", "1" ]	rs6000-builtin	fold_compare_helper	rs6000	CPU	GCC	5,611	94	1	[]
[ "<s>", "bool", "SystemZAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "ExtraCode", ")", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ";", "SystemZMCInstLower", "Lower", "(", "MF", "->", "getContext", "(", ")", ",", "*", "this", ")", ";", "MCOperand", "MO", "(", "Lower", ".", "lowerOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ")", ")", ";", "SystemZInstPrinter", "::", "printOperand", "(", "MO", ",", "MAI", ",", "OS", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZAsmPrinter (2)1	PrintAsmOperand	SystemZ	CPU	LLVM	5,612	85	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "MSP430", "::", "GR16RegClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MSP430", "::", "MOV16rm", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "MSP430", "::", "GR8RegClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MSP430", "::", "MOV8rm", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "\"Cannot store this register to stack slot!\"", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo29	loadRegFromStackSlot	MSP430	MPU	LLVM	5,613	210	1	[]
[ "<s>", "int", "mmix_initial_elimination_offset", "(", "int", "fromreg", ",", "int", "toreg", ")", "{", "int", "regno", ";", "int", "fp_sp_offset", "=", "(", "get_frame_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "7", ")", "&", "~", "7", ";", "if", "(", "fromreg", "==", "MMIX_ARG_POINTER_REGNUM", "&&", "toreg", "==", "MMIX_FRAME_POINTER_REGNUM", ")", "return", "0", ";", "for", "(", "regno", "=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "<=", "255", ";", "regno", "++", ")", "if", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "\|\|", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "fp_sp_offset", "+=", "8", ";", "return", "fp_sp_offset", "+", "(", "MMIX_CFUN_HAS_LANDING_PAD", "?", "16", ":", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", "?", "8", ":", "0", ")", ")", "+", "(", "fromreg", "==", "MMIX_ARG_POINTER_REGNUM", "?", "0", ":", "8", ")", ";", "}", "</s>" ]	[ "The", "difference", "between", "the", "(", "imaginary", ")", "frame", "pointer", "and", "the", "stack", "pointer", ".", "Used", "to", "eliminate", "the", "frame", "pointer", "." ]	[ "mmix", "7", "7", "0", "255", "8", "16", "8", "0", "0", "8" ]	mmix4	mmix_initial_elimination_offset	mmix	CPU	GCC	5,614	109	1	[]
[ "<s>", "void", "split_addsi", "(", "rtx", "*", "operands", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "val", ">", "127", "&&", "val", "<=", "255", "&&", "satisfies_constraint_Rcq", "(", "operands", "[", "0", "]", ")", ")", "{", "operands", "[", "3", "]", "=", "operands", "[", "2", "]", ";", "operands", "[", "4", "]", "=", "gen_rtx_PLUS", "(", "SImode", ",", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ";", "}", "else", "{", "operands", "[", "3", "]", "=", "operands", "[", "1", "]", ";", "operands", "[", "4", "]", "=", "gen_rtx_PLUS", "(", "SImode", ",", "operands", "[", "0", "]", ",", "operands", "[", "2", "]", ")", ";", "}", "}", "</s>" ]	[ "Operands", "0", "..", "2", "are", "the", "operands", "of", "a", "addsi", "which", "uses", "a", "12", "bit", "constant", "in", "operand", "2", ",", "but", "which", "would", "require", "a", "LIMM", "because", "of", "operand", "mismatch", ".", "operands", "3", "and", "4", "are", "new", "SET_SRCs", "for", "operands", "0", "." ]	[ "arc", "2", "127", "255", "0", "3", "2", "4", "0", "1", "3", "1", "4", "0", "2" ]	arc	split_addsi	arc	MPU	GCC	5,615	103	1	[]
[ "<s>", "static", "void", "ix86_dwarf_handle_frame_unspec", "(", "const", "char", "*", "label", ",", "rtx", "pattern", ",", "int", "index", ")", "{", "rtx", "unspec", "=", "SET_SRC", "(", "pattern", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", ")", ";", "switch", "(", "index", ")", "{", "case", "UNSPEC_REG_SAVE", ":", "dwarf2out_reg_save_reg", "(", "label", ",", "XVECEXP", "(", "unspec", ",", "0", ",", "0", ")", ",", "SET_DEST", "(", "pattern", ")", ")", ";", "break", ";", "case", "UNSPEC_DEF_CFA", ":", "dwarf2out_def_cfa", "(", "label", ",", "REGNO", "(", "SET_DEST", "(", "pattern", ")", ")", ",", "INTVAL", "(", "XVECEXP", "(", "unspec", ",", "0", ",", "0", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]	[ "Handle", "the", "TARGET_DWARF_HANDLE_FRAME_UNSPEC", "hook", ".", "This", "is", "called", "from", "dwarf2out.c", "to", "emit", "call", "frame", "instructions", "for", "frame-related", "insns", "containing", "UNSPECs", "and", "UNSPEC_VOLATILEs", "." ]	[ "i386", "0", "0", "0", "0" ]	i3863	ix86_dwarf_handle_frame_unspec	i386	CPU	GCC	5,616	101	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "0", "&&", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "PowerPC", "0", "\"relaxInstruction() unimplemented\"" ]	PPCAsmBackend38	relaxInstruction	PowerPC	CPU	LLVM	5,617	22	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "\|\|", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "DataTy", "->", "isVectorTy", "(", ")", ")", "{", "unsigned", "VecWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "VecWidth", "!=", "128", ")", "return", "false", ";", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";", "return", "EltWidth", "==", "32", "\|\|", "EltWidth", "==", "16", "\|\|", "EltWidth", "==", "8", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "ARM", "ARM", "128", "32", "16", "8" ]	ARMTargetTransformInfo25	isLegalMaskedLoad	ARM	CPU	LLVM	5,618	76	1	[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'A'", ":", "return", "C_Register", ";", "case", "'f'", ":", "case", "'r'", ":", "case", "'R'", ":", "case", "'l'", ":", "case", "'q'", ":", "case", "'Q'", ":", "case", "'x'", ":", "case", "'y'", ":", "case", "'Y'", ":", "return", "C_RegisterClass", ";", "case", "'e'", ":", "case", "'Z'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "X86", "X86", "X86", "1", "0" ]	X86ISelLowering144	getConstraintType	X86	CPU	LLVM	5,619	95	1	[]
[ "<s>", "static", "rtx", "rs6000_emit_vector_compare_inner", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "mask", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "switch", "(", "code", ")", "{", "default", ":", "break", ";", "case", "GE", ":", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "return", "NULL_RTX", ";", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "case", "ORDERED", ":", "case", "UNORDERED", ":", "case", "UNEQ", ":", "case", "LTGT", ":", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "return", "mask", ";", "}", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Return", "insn", "for", "VSX", "or", "Altivec", "comparisons", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_emit_vector_compare_inner	powerpcspe	CPU	GCC	5,620	105	1	[]
[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "cs", ")", "const", "{", "DecodeStatus", "Result", "=", "DecodeStatus", "::", "Success", ";", "bool", "Complete", "=", "false", ";", "Size", "=", "0", ";", "", "CurrentBundle", "=", "&", "MI", ";", "MI", "=", "HexagonMCInstrInfo", "::", "createBundle", "(", ")", ";", "while", "(", "Result", "==", "Success", "&&", "!", "Complete", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "HEXAGON_INSTR_SIZE", ")", "return", "MCDisassembler", "::", "Fail", ";", "MCInst", "", "Inst", "=", "new", "(", "getContext", "(", ")", ")", "MCInst", ";", "Result", "=", "getSingleInstruction", "(", "", "Inst", ",", "MI", ",", "Bytes", ",", "Address", ",", "os", ",", "cs", ",", "Complete", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "Inst", ")", ")", ";", "Size", "+=", "HEXAGON_INSTR_SIZE", ";", "Bytes", "=", "Bytes", ".", "slice", "(", "HEXAGON_INSTR_SIZE", ")", ";", "}", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "if", "(", "Size", ">", "HEXAGON_MAX_PACKET_SIZE", ")", "return", "MCDisassembler", "::", "Fail", ";", "HexagonMCChecker", "Checker", "(", "getContext", "(", ")", ",", "", "MCII", ",", "STI", ",", "MI", ",", "*", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "false", ")", ";", "if", "(", "!", "Checker", ".", "check", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "</s>" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon" ]	HexagonDisassembler21	getInstruction	Hexagon	DSP	LLVM	5,621	213	1	[]
[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "\|\|", "!", "MF", ".", "getFunction", "(", ")", "->", "doesNotThrow", "(", ")", "\|\|", "UnwindTablesMandatory", ";", "}", "</s>" ]	[ "Return", "whether", "to", "emit", "frame", "moves", "." ]	[ "XCore", "XCore" ]	XCoreRegisterInfo12	needsFrameMoves	XCore	MPU	LLVM	5,622	36	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "RI5CY", "RISCV" ]	RISCVRegisterInfo	getNoPreservedMask	RI5CY	CPU	LLVM	5,623	14	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "static_cast", "<", "VariantKind", ">", "(", "Kind", ")", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "AArch64" ]	AArch64MCExpr14	getKind	AArch64	CPU	LLVM	5,624	16	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "{", "if", "(", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "return", "CSR_XLEN_F64_Interrupt_RegMask", ";", "if", "(", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "return", "CSR_XLEN_F32_Interrupt_RegMask", ";", "if", "(", "Subtarget", ".", "hasStdExtV", "(", ")", ")", "return", "CSR_XLEN_F32_VEC_Interrupt_RegMask", ";", "return", "CSR_Interrupt_RegMask", ";", "}", "if", "(", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "hasStdExtV", "(", ")", ")", "return", "CSR_ILP32F_LP64F_VEC_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "hasStdExtF", "(", ")", ")", "return", "CSR_ILP32F_LP64F_RegMask", ";", "switch", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unrecognized ABI\"", ")", ";", "case", "RISCVABI", "::", "ABI_ILP32", ":", "case", "RISCVABI", "::", "ABI_LP64", ":", "return", "CSR_ILP32_LP64_RegMask", ";", "case", "RISCVABI", "::", "ABI_ILP32F", ":", "case", "RISCVABI", "::", "ABI_LP64F", ":", "return", "CSR_ILP32F_LP64F_RegMask", ";", "case", "RISCVABI", "::", "ABI_ILP32D", ":", "case", "RISCVABI", "::", "ABI_LP64D", ":", "return", "CSR_ILP32D_LP64D_RegMask", ";", "}", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo21	getCallPreservedMask	RISCV	CPU	LLVM	5,625	175	1	[]
[ "<s>", "static", "inline", "bool", "offset_9bit_signed_unscaled_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "const_offset", ";", "return", "(", "offset", ".", "is_constant", "(", "&", "const_offset", ")", "&&", "IN_RANGE", "(", "const_offset", ",", "-", "256", ",", "255", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "." ]	[ "aarch64", "256", "255" ]	aarch645	offset_9bit_signed_unscaled_p	aarch64	CPU	GCC	5,626	38	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "", "GV", ")", "{", "ValidateGV", "(", "GV", ")", ";", "if", "(", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "MCSymbolXCOFF", "", "GVSym", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "getSymbol", "(", "GV", ")", ")", ";", "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", ")", "{", "emitLinkage", "(", "GV", ",", "GVSym", ")", ";", "return", ";", "}", "SectionKind", "GVKind", "=", "getObjFileLowering", "(", ")", ".", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "if", "(", "!", "GVKind", ".", "isGlobalWriteableData", "(", ")", "&&", "!", "GVKind", ".", "isReadOnly", "(", ")", ")", "report_fatal_error", "(", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"", ")", ";", "MCSectionXCOFF", "", "Csect", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Csect", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GVKind", ".", "isCommon", "(", ")", "\|\|", "GVKind", ".", "isBSSLocal", "(", ")", ")", "{", "unsigned", "Align", "=", "GV", "->", "getAlignment", "(", ")", "?", "GV", "->", "getAlignment", "(", ")", ":", "DL", ".", "getPreferredAlignment", "(", "GV", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", ")", "OutStreamer", "->", "emitXCOFFLocalCommonSymbol", "(", "OutContext", ".", "getOrCreateSymbol", "(", "GVSym", "->", "getUnqualifiedName", "(", ")", ")", ",", "Size", ",", "GVSym", ",", "Align", ")", ";", "else", "OutStreamer", "->", "emitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Align", ")", ";", "return", ";", "}", "MCSymbol", "", "EmittedInitSym", "=", "GVSym", ";", "emitLinkage", "(", "GV", ",", "EmittedInitSym", ")", ";", "emitAlignment", "(", "getGVAlignment", "(", "GV", ",", "DL", ")", ",", "GV", ")", ";", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";", "emitGlobalConstant", "(", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "GV", "->", "getInitializer", "(", ")", ")", ";", "}", "</s>" ]	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "PowerPC", "PPC", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]	PPCAsmPrinter112	emitGlobalVariable	PowerPC	CPU	LLVM	5,627	304	1	[]
[ "<s>", "static", "unsigned", "int", "mips_get_compress_mode", "(", "tree", "decl", ")", "{", "unsigned", "int", "flags", ",", "force_on", ";", "flags", "=", "mips_base_compression_flags", ";", "if", "(", "decl", ")", "{", "tree", "parent", "=", "decl_function_context", "(", "decl", ")", ";", "if", "(", "parent", ")", "decl", "=", "parent", ";", "force_on", "=", "mips_get_compress_on_flags", "(", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "if", "(", "force_on", ")", "return", "force_on", ";", "flags", "&=", "~", "mips_get_compress_off_flags", "(", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "}", "return", "flags", ";", "}", "</s>" ]	[ "Return", "the", "compression", "mode", "that", "should", "be", "used", "for", "function", "DECL", ".", "Return", "the", "ambient", "setting", "if", "DECL", "is", "null", "." ]	[ "mips" ]	mips	mips_get_compress_mode	mips	CPU	GCC	5,628	73	1	[]
[ "<s>", "const", "char", "*", "nvptx_output_mov_insn", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "machine_mode", "dst_mode", "=", "GET_MODE", "(", "dst", ")", ";", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "machine_mode", "dst_inner", "=", "(", "GET_CODE", "(", "dst", ")", "==", "SUBREG", "?", "GET_MODE", "(", "XEXP", "(", "dst", ",", "0", ")", ")", ":", "dst_mode", ")", ";", "machine_mode", "src_inner", "=", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", "?", "GET_MODE", "(", "XEXP", "(", "src", ",", "0", ")", ")", ":", "dst_mode", ")", ";", "rtx", "sym", "=", "src", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "CONST", ")", "sym", "=", "XEXP", "(", "XEXP", "(", "sym", ",", "0", ")", ",", "0", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "sym", ")", ")", "{", "if", "(", "SYMBOL_DATA_AREA", "(", "sym", ")", "!=", "DATA_AREA_GENERIC", ")", "return", "\"%.\\tcvta%D1%t0\\t%0, %1;\"", ";", "nvptx_maybe_record_fnsym", "(", "sym", ")", ";", "}", "if", "(", "src_inner", "==", "dst_inner", ")", "return", "\"%.\\tmov%t0\\t%0, %1;\"", ";", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "return", "(", "GET_MODE_CLASS", "(", "dst_inner", ")", "==", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "src_inner", ")", "!=", "MODE_FLOAT", "?", "\"%.\\tmov%t0\\t%0, %1;\"", ":", "\"%.\\tmov.b%T0\\t%0, %1;\"", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "dst_inner", ")", "==", "GET_MODE_SIZE", "(", "src_inner", ")", ")", "{", "if", "(", "GET_MODE_BITSIZE", "(", "dst_mode", ")", "==", "128", "&&", "GET_MODE_BITSIZE", "(", "src_mode", ")", "==", "128", ")", "{", "if", "(", "dst_inner", "==", "V2DImode", "&&", "src_inner", "==", "TImode", ")", "return", "\"%.\\tmov.u64\\t%0.x, %L1;\\n\\t%.\\tmov.u64\\t%0.y, %H1;\"", ";", "else", "if", "(", "dst_inner", "==", "TImode", "&&", "src_inner", "==", "V2DImode", ")", "return", "\"%.\\tmov.u64\\t%L0, %1.x;\\n\\t%.\\tmov.u64\\t%H0, %1.y;\"", ";", "gcc_unreachable", "(", ")", ";", "}", "return", "\"%.\\tmov.b%T0\\t%0, %1;\"", ";", "}", "if", "(", "GET_MODE_BITSIZE", "(", "src_inner", ")", "==", "128", "&&", "GET_MODE_BITSIZE", "(", "src_mode", ")", "==", "64", ")", "return", "\"%.\\tmov.b%T0\\t%0, %1;\"", ";", "return", "\"%.\\tcvt%t0%t1\\t%0, %1;\"", ";", "}", "</s>" ]	[ "Output", "a", "pattern", "for", "a", "move", "instruction", "." ]	[ "nvptx", "0", "0", "0", "0", "\"%.\\tcvta%D1%t0\\t%0, %1;\"", "\"%.\\tmov%t0\\t%0, %1;\"", "\"%.\\tmov%t0\\t%0, %1;\"", "\"%.\\tmov.b%T0\\t%0, %1;\"", "128", "128", "\"%.\\tmov.u64\\t%0.x, %L1;\\n\\t%.\\tmov.u64\\t%0.y, %H1;\"", "\"%.\\tmov.u64\\t%L0, %1.x;\\n\\t%.\\tmov.u64\\t%H0, %1.y;\"", "\"%.\\tmov.b%T0\\t%0, %1;\"", "128", "64", "\"%.\\tmov.b%T0\\t%0, %1;\"", "\"%.\\tcvt%t0%t1\\t%0, %1;\"" ]	nvptx	nvptx_output_mov_insn	nvptx	GPU	GCC	5,629	256	1	[]
[ "<s>", "static", "bool", "loongarch_can_change_mode_class", "(", "machine_mode", ",", "machine_mode", ",", "reg_class_t", "rclass", ")", "{", "return", "!", "reg_classes_intersect_p", "(", "FP_REGS", ",", "rclass", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "loongarch" ]	loongarch	loongarch_can_change_mode_class	loongarch	CPU	GCC	5,630	22	1	[]
[ "<s>", "static", "machine_mode", "promote_arg", "(", "machine_mode", "mode", ",", "bool", "prototyped", ")", "{", "if", "(", "!", "prototyped", "&&", "mode", "==", "SFmode", ")", "mode", "=", "DFmode", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "GET_MODE_SIZE", "(", "SImode", ")", ")", "mode", "=", "SImode", ";", "return", "mode", ";", "}", "</s>" ]	[ "A", "non-memory", "argument", "of", "mode", "MODE", "is", "being", "passed", ",", "determine", "the", "mode", "it", "should", "be", "promoted", "to", ".", "This", "is", "also", "used", "for", "determining", "return", "type", "promotion", "." ]	[ "nvptx" ]	nvptx	promote_arg	nvptx	GPU	GCC	5,631	45	1	[]
[ "<s>", "static", "unsigned", "int", "rest_of_insert_bti", "(", "void", ")", "{", "timevar_push", "(", "TV_MACH_DEP", ")", ";", "rtx", "bti_insn", ";", "rtx_insn", "", "insn", ";", "basic_block", "bb", ";", "if", "(", "!", "cgraph_node", "::", "get", "(", "cfun", "->", "decl", ")", "->", "only_called_directly_p", "(", ")", ")", "{", "bb", "=", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "next_bb", ";", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "if", "(", "!", "aarch64_pac_insn_p", "(", "get_first_nonnote_insn", "(", ")", ")", ")", "{", "bti_insn", "=", "gen_bti_c", "(", ")", ";", "emit_insn_before", "(", "bti_insn", ",", "insn", ")", ";", "}", "}", "bb", "=", "0", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "(", "LABEL_P", "(", "insn", ")", "&&", "(", "LABEL_PRESERVE_P", "(", "insn", ")", "\|\|", "bb", "->", "flags", "&", "BB_NON_LOCAL_GOTO_TARGET", ")", ")", "\|\|", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_DELETED_LABEL", ")", ")", "{", "bti_insn", "=", "gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "insn", ")", ";", "continue", ";", "}", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "rtx_jump_table_data", "", "table", ";", "if", "(", "tablejump_p", "(", "insn", ",", "NULL", ",", "&", "table", ")", ")", "{", "rtvec", "vec", "=", "table", "->", "get_labels", "(", ")", ";", "int", "j", ";", "rtx_insn", "", "label", ";", "for", "(", "j", "=", "GET_NUM_ELEM", "(", "vec", ")", "-", "1", ";", "j", ">=", "0", ";", "--", "j", ")", "{", "label", "=", "as_a", "<", "rtx_insn", "", ">", "(", "XEXP", "(", "RTVEC_ELT", "(", "vec", ",", "j", ")", ",", "0", ")", ")", ";", "bti_insn", "=", "gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "label", ")", ";", "}", "}", "}", "if", "(", "CALL_P", "(", "insn", ")", "&&", "(", "find_reg_note", "(", "insn", ",", "REG_SETJMP", ",", "NULL", ")", ")", ")", "{", "bti_insn", "=", "gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "insn", ")", ";", "continue", ";", "}", "}", "}", "timevar_pop", "(", "TV_MACH_DEP", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "is", "implemented", "as", "a", "late", "RTL", "pass", "that", "runs", "before", "branch", "shortening", "and", "does", "the", "following", "." ]	[ "aarch64", "0", "1", "0", "0", "0" ]	aarch64-bti-insert2	rest_of_insert_bti	aarch64	CPU	GCC	5,632	316	1	[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "{", "bool", "isSub", "=", "NumBytes", "<", "0", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "unsigned", "Opc", "=", "isSub", "?", "getSUBriOpcode", "(", "Is64Bit", ",", "Offset", ")", ":", "getADDriOpcode", "(", "Is64Bit", ",", "Offset", ")", ";", "uint64_t", "Chunk", "=", "(", "1LL", "<<", "31", ")", "-", "1", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "if", "(", "ThisVal", "==", "(", "Is64Bit", "?", "8", ":", "4", ")", ")", "{", "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ":", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64Bit", ")", ";", "if", "(", "Reg", ")", "{", "Opc", "=", "isSub", "?", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ":", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "isSub", ")", "\|", "getUndefRegState", "(", "isSub", ")", ")", ";", "Offset", "-=", "ThisVal", ";", "continue", ";", "}", "}", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}", "</s>" ]	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "X86", "0", "1LL", "31", "1", "8", "4", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::POP64r", "X86::POP32r", "3" ]	X86FrameLowering45	emitSPUpdate	X86	CPU	LLVM	5,633	275	1	[]
[ "<s>", "const", "char", "*", "AMDGPUCFGPerform", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMD IL Control Flow Graph structurizer Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"AMD IL Control Flow Graph structurizer Pass\"" ]	AMDILCFGStructurizer16	getPassName	R600	GPU	LLVM	5,634	14	1	[]
[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", ".", "attr", ";", "const", "char", "", "attr_string", "=", "\"\"", ";", "if", "(", "type", "==", "NULL_TREE", ")", "return", ";", "gcc_assert", "(", "name", "!=", "NULL", ")", ";", "gcc_assert", "(", "IN_RANGE", "(", "(", "int", ")", "code", ",", "0", ",", "(", "int", ")", "RS6000_BUILTIN_COUNT", ")", ")", ";", "if", "(", "rs6000_builtin_decls", "[", "(", "int", ")", "code", "]", ")", "fatal_error", "(", "input_location", ",", "\"internal error: builtin function %qs already processed\"", ",", "name", ")", ";", "rs6000_builtin_decls", "[", "(", "int", ")", "code", "]", "=", "t", "=", "add_builtin_function", "(", "name", ",", "type", ",", "(", "int", ")", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "(", "classify", "&", "RS6000_BTC_CONST", ")", "!=", "0", ")", "{", "TREE_READONLY", "(", "t", ")", "=", "1", ";", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", const\"", ";", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_PURE", ")", "!=", "0", ")", "{", "DECL_PURE_P", "(", "t", ")", "=", "1", ";", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", pure\"", ";", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_FP", ")", "!=", "0", ")", "{", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "if", "(", "flag_rounding_math", ")", "{", "DECL_PURE_P", "(", "t", ")", "=", "1", ";", "DECL_IS_NOVOPS", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", fp, pure\"", ";", "}", "else", "{", "TREE_READONLY", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", fp, const\"", ";", "}", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_ATTR_MASK", ")", "!=", "0", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "\"rs6000_builtin, code = %4d, %s%s\\n\"", ",", "(", "int", ")", "code", ",", "name", ",", "attr_string", ")", ";", "}", "</s>" ]	[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]	[ "rs6000", "\"\"", "0", "\"internal error: builtin function %qs already processed\"", "0", "1", "1", "\", const\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]	rs6000-call	def_builtin	rs6000	CPU	GCC	5,635	275	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAMDGPULowerIntrinsicsPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", "static_cast", "<", "const", "GCNTargetMachine", "", ">", "(", "&", "TM", ")", ")", ")", ";", "}", "addPass", "(", "createAMDGPUOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAMDGPUAliasAnalysis", ")", "{", "addPass", "(", "createAMDGPUAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AMDGPUAAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine30	addIRPasses	AMDGPU	GPU	LLVM	5,636	234	1	[]
[ "<s>", "void", "sparc_emit_fixunsdi", "(", "rtx", "", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ",", "limit", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg", "(", "mode", ",", "operands", "[", "1", "]", ")", ";", "rtx_code_label", "", "neglab", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "limit", "=", "gen_reg_rtx", "(", "mode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "limit", ",", "const_double_from_real_value", "(", "REAL_VALUE_ATOF", "(", "\"9223372036854775808.0\"", ",", "mode", ")", ",", "mode", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "limit", ",", "GE", ",", "NULL_RTX", ",", "mode", ",", "0", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "out", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "in", ")", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "f0", ",", "gen_rtx_MINUS", "(", "mode", ",", "in", ",", "limit", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "i0", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "f0", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_movdi", "(", "i1", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_ashldi3", "(", "i1", ",", "i1", ",", "GEN_INT", "(", "63", ")", ")", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "out", ",", "i0", ",", "i1", ")", ")", ";", "emit_label", "(", "donelab", ")", ";", "}", "</s>" ]	[ "Generate", "an", "FP", "to", "unsigned", "DImode", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]	[ "sparc", "0", "1", "\"9223372036854775808.0\"", "0", "63" ]	sparc	sparc_emit_fixunsdi	sparc	CPU	GCC	5,637	238	1	[]
[ "<s>", "static", "int", "frv_compare_insns", "(", "const", "void", "", "first", ",", "const", "void", "", "second", ")", "{", "const", "rtx", "", "insn1", "=", "first", ",", "", "insn2", "=", "second", ";", "return", "frv_insn_unit", "(", "", "insn1", ")", "-", "frv_insn_unit", "(", "", "insn2", ")", ";", "}", "</s>" ]	[ "Compare", "two", "instructions", "by", "their", "frv_insn_unit", "." ]	[ "frv" ]	frv2	frv_compare_insns	frv	VLIW	GCC	5,638	41	1	[]
[ "<s>", "int", "ix86_use_fcomi_compare", "(", "enum", "rtx_code", "code", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "swapped_code", "=", "swap_condition", "(", "code", ")", ";", "return", "(", "(", "ix86_fp_comparison_cost", "(", "code", ")", "==", "ix86_fp_comparison_fcomi_cost", "(", "code", ")", ")", "\|\|", "(", "ix86_fp_comparison_cost", "(", "swapped_code", ")", "==", "ix86_fp_comparison_fcomi_cost", "(", "swapped_code", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "should", "use", "an", "FCOMI", "instruction", "for", "this", "fp", "comparison", "." ]	[ "i386" ]	i3863	ix86_use_fcomi_compare	i386	CPU	GCC	5,639	46	1	[]
[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI", "==", "MBB", ".", "begin", "(", ")", ")", "\|\|", "(", "!", "doMergeWithPrevious", "&&", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", ")", "return", "0", ";", "MachineBasicBlock", "::", "iterator", "PI", "=", "doMergeWithPrevious", "?", "prior", "(", "MBBI", ")", ":", "MBBI", ";", "MachineBasicBlock", "::", "iterator", "NI", "=", "doMergeWithPrevious", "?", "0", ":", "llvm", "::", "next", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "int", "Offset", "=", "0", ";", "if", "(", "(", "Opc", "==", "X86", "::", "ADD64ri32", "\|\|", "Opc", "==", "X86", "::", "ADD64ri8", "\|\|", "Opc", "==", "X86", "::", "ADD32ri", "\|\|", "Opc", "==", "X86", "::", "ADD32ri8", ")", "&&", "PI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Offset", "+=", "PI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "else", "if", "(", "(", "Opc", "==", "X86", "::", "SUB64ri32", "\|\|", "Opc", "==", "X86", "::", "SUB64ri8", "\|\|", "Opc", "==", "X86", "::", "SUB32ri", "\|\|", "Opc", "==", "X86", "::", "SUB32ri8", ")", "&&", "PI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Offset", "-=", "PI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "return", "Offset", ";", "}", "</s>" ]	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "X86", "0", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]	X86FrameInfo	mergeSPUpdates	X86	CPU	LLVM	5,640	244	1	[]
[ "<s>", "static", "tree", "v850_handle_data_area_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "v850_data_area", "data_area", ";", "v850_data_area", "area", ";", "tree", "decl", "=", "", "node", ";", "if", "(", "is_attribute_p", "(", "\"sda\"", ",", "name", ")", ")", "data_area", "=", "DATA_AREA_SDA", ";", "else", "if", "(", "is_attribute_p", "(", "\"tda\"", ",", "name", ")", ")", "data_area", "=", "DATA_AREA_TDA", ";", "else", "if", "(", "is_attribute_p", "(", "\"zda\"", ",", "name", ")", ")", "data_area", "=", "DATA_AREA_ZDA", ";", "else", "gcc_unreachable", "(", ")", ";", "switch", "(", "TREE_CODE", "(", "decl", ")", ")", "{", "case", "VAR_DECL", ":", "if", "(", "current_function_decl", "!=", "NULL_TREE", ")", "{", "error", "(", "\"%Jdata area attributes cannot be specified for \"", "\"local variables\"", ",", "decl", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "case", "FUNCTION_DECL", ":", "area", "=", "v850_get_data_area", "(", "decl", ")", ";", "if", "(", "area", "!=", "DATA_AREA_NORMAL", "&&", "data_area", "!=", "area", ")", "{", "error", "(", "\"data area of %q+D conflicts with previous declaration\"", ",", "decl", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Handle", "a", "``", "sda", "''", ",", "``", "tda", "''", "or", "``", "zda", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "v850", "\"sda\"", "\"tda\"", "\"zda\"", "\"%Jdata area attributes cannot be specified for \"", "\"local variables\"", "\"data area of %q+D conflicts with previous declaration\"" ]	v8503	v850_handle_data_area_attribute	v850	MPU	GCC	5,641	159	1	[]
[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2018 Free Software Foundation, Inc.\\n\"", ")", ";", "printf", "(", "\"@c This is part of the GCC manual.\\n\"", ")", ";", "printf", "(", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", ")", ";", "printf", "(", "\"@c This file is generated automatically using\\n\"", ")", ";", "printf", "(", "\"@c gcc/config/avr/gen-avr-mmcu-texi.c from:\\n\"", ")", ";", "printf", "(", "\"@c gcc/config/avr/avr-arch.h\\n\"", ")", ";", "printf", "(", "\"@c gcc/config/avr/avr-devices.c\\n\"", ")", ";", "printf", "(", "\"@c gcc/config/avr/avr-mcus.def\\n\\n\"", ")", ";", "printf", "(", "\"@c Please do not edit manually.\\n\\n\"", ")", ";", "printf", "(", "\"@table @code\\n\\n\"", ")", ";", "for", "(", "mcu", "=", "avr_mcu_types", ";", "mcu", "->", "name", ";", "mcu", "++", ")", "{", "if", "(", "mcu", "->", "macro", "==", "NULL", ")", "{", "arch_id", "=", "mcu", "->", "arch_id", ";", "print_mcus", "(", "n_mcus", ")", ";", "n_mcus", "=", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "sizeof", "(", "avr_texinfo", ")", "/", "sizeof", "(", "", "avr_texinfo", ")", ";", "i", "++", ")", "if", "(", "arch_id", "==", "avr_texinfo", "[", "i", "]", ".", "arch_id", ")", "printf", "(", "\"@item %s\\n%s\\n\"", ",", "mcu", "->", "name", ",", "avr_texinfo", "[", "i", "]", ".", "texinfo", ")", ";", "}", "else", "if", "(", "arch_id", "==", "(", "enum", "avr_arch_id", ")", "mcu", "->", "arch_id", ")", "{", "mcu_name", "[", "n_mcus", "++", "]", "=", "mcu", "->", "name", ";", "}", "}", "print_mcus", "(", "n_mcus", ")", ";", "printf", "(", "\"@end table\\n\"", ")", ";", "return", "EXIT_SUCCESS", ";", "}", "</s>" ]	[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]	[ "avr", "0", "\"@c Copyright (C) 2012-2018 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-texi.c from:\\n\"", "\"@c gcc/config/avr/avr-arch.h\\n\"", "\"@c gcc/config/avr/avr-devices.c\\n\"", "\"@c gcc/config/avr/avr-mcus.def\\n\\n\"", "\"@c Please do not edit manually.\\n\\n\"", "\"@table @code\\n\\n\"", "0", "0", "\"@item %s\\n%s\\n\"", "\"@end table\\n\"" ]	gen-avr-mmcu-texi5	main	avr	MPU	GCC	5,642	203	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "MVT", "Ty", "=", "N0", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Ty", ".", "isScalarInteger", "(", ")", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "\|\|", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "OR", ")", ")", "{", "auto", "", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "1", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "1", ")", ")", ";", "if", "(", "C1", "&&", "C2", ")", "{", "APInt", "C1Int", "=", "C1", "->", "getAPIntValue", "(", ")", ";", "APInt", "ShiftedC1Int", "=", "C1Int", "<<", "C2", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isLegalAddImmediate", "(", "ShiftedC1Int", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isLegalAddImmediate", "(", "C1Int", ".", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "int", "C1Cost", "=", "RISCVMatInt", "::", "getIntMatCost", "(", "C1Int", ",", "Ty", ".", "getSizeInBits", "(", ")", ",", "Subtarget", ".", "is64Bit", "(", ")", ")", ";", "int", "ShiftedC1Cost", "=", "RISCVMatInt", "::", "getIntMatCost", "(", "ShiftedC1Int", ",", "Ty", ".", "getSizeInBits", "(", ")", ",", "Subtarget", ".", "is64Bit", "(", ")", ")", ";", "if", "(", "C1Cost", "<", "ShiftedC1Cost", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "RISCV", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]	RISCVISelLowering36	isDesirableToCommuteWithShift	RISCV	CPU	LLVM	5,643	213	1	[]
[ "<s>", "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "8", ";", "}", "</s>" ]	[ "The", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "." ]	[ "Cpu0", "8" ]	Cpu0Subtarget	stackAlignment	Cpu0	CPU	LLVM	5,644	10	1	[]
[ "<s>", "CCAssignFn", "*", "MipsTargetLowering", "::", "CCAssignFnForCall", "(", ")", "const", "{", "return", "CC_Mips", ";", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelLowering10	CCAssignFnForCall	Mips	CPU	LLVM	5,645	13	1	[]
[ "<s>", "const", "LanaiRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Lanai", "Lanai" ]	LanaiSubtarget	getRegisterInfo	Lanai	CPU	LLVM	5,646	18	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'c'", ":", "break", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "\|\|", "OpNo", "+", "1", "==", "MI", "->", "getNumOperands", "(", ")", "\|\|", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "1", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "break", ";", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "O", "<<", "\"i\"", ";", "return", "false", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"" ]	PPCAsmPrinter (2)	PrintAsmOperand	PowerPC	CPU	LLVM	5,647	166	1	[]
[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ADDE", ":", "return", "performADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "Val", "=", "performANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "ISD", "::", "SUBE", ":", "return", "performSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "performMULCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "this", ")", ";", "case", "ISD", "::", "SHL", ":", "return", "performSHLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SRA", ":", "return", "performSRACombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SRL", ":", "return", "performSRLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "performVSELECTCombine", "(", "N", ",", "DAG", ")", ";", "case", "ISD", "::", "XOR", ":", "Val", "=", "performXORCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "ISD", "::", "SETCC", ":", "Val", "=", "performSETCCCombine", "(", "N", ",", "DAG", ")", ";", "break", ";", "}", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "Val", ";", "return", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";", "}", "</s>" ]	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::ADDE", "ISD::AND", "ISD::SUBE", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "Mips" ]	MipsSEISelLowering61	PerformDAGCombine	Mips	CPU	LLVM	5,648	227	1	[]
[ "<s>", "static", "bool", "microblaze_valid_base_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "if", "(", "!", "strict", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "microblaze_regno_ok_for_base_p", "(", "REGNO", "(", "x", ")", ",", "strict", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "the", "given", "mode", ".", "Allow", "only", "hard", "registers", "if", "STRICT", "." ]	[ "microblaze" ]	microblaze	microblaze_valid_base_register_p	microblaze	MPU	GCC	5,649	55	1	[]
[ "<s>", "static", "void", "segv_crash_handler", "(", "int", "sig", "ATTRIBUTE_UNUSED", ")", "{", "internal_error", "(", "\"Segmentation Fault (code)\"", ")", ";", "}", "</s>" ]	[ "On", "Darwin/powerpc", ",", "hitting", "the", "stack", "limit", "turns", "into", "a", "SIGSEGV", ".", "This", "code", "detects", "the", "difference", "between", "hitting", "the", "stack", "limit", "and", "a", "true", "wild", "pointer", "dereference", "by", "looking", "at", "the", "instruction", "that", "faulted", ";", "only", "a", "few", "kinds", "of", "instruction", "are", "used", "to", "access", "below", "the", "previous", "bottom", "of", "the", "stack", "." ]	[ "powerpcspe", "\"Segmentation Fault (code)\"" ]	host-darwin	segv_crash_handler	powerpcspe	CPU	GCC	5,650	15	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getPrefetchDistance", "(", ")", "const", "{", "return", "ST", ".", "getL1PrefetchDistance", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo	getPrefetchDistance	Hexagon	DSP	LLVM	5,651	16	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "CSKY", "\"Invalid type access!\"" ]	CSKYAsmParser	getReg	CSKY	CPU	LLVM	5,652	22	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "getRelaxedOpcodeBranch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true", ";", "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "unsigned", "RelaxableOp", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "1", ";", "if", "(", "Inst", ".", "getOperand", "(", "RelaxableOp", ")", ".", "isExpr", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "X86", "X86", "1" ]	X86AsmBackend (2)3	mayNeedRelaxation	X86	CPU	LLVM	5,653	83	1	[]
[ "<s>", "void", "Z80oldRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "II", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "II", ")", ";", "MRI", ".", "setRegClass", "(", "BaseReg", ",", "&", "Z80old", "::", "IR16RegClass", ")", ";", "BuildMI", "(", "", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Z80old", "::", "LD88ro", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "unsigned", "CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Z80old", "::", "IR16RegClass", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Z80old", "::", "OR16RegClass", ")", ";", "BuildMI", "(", "", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CopyReg", ")", ".", "addReg", "(", "getFrameRegister", "(", "MF", ")", ")", ";", "BuildMI", "(", "", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Z80old", "::", "LD16ri", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Z80old", "::", "ADD16ao", ")", ",", "BaseReg", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "</s>" ]	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "Z80old", "Z80old", "Z80old::IR16RegClass", "Z80old::LD88ro", "Z80old::IR16RegClass", "Z80old::OR16RegClass", "Z80old::LD16ri", "Z80old::ADD16ao" ]	Z80oldRegisterInfo	materializeFrameBaseRegister	Z80old	MPU	LLVM	5,654	236	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "if", "(", "selectG_AND_OR_XOR", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectG_ADD_SUB", "(", "I", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC", ":", "return", "selectG_INTRINSIC", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "return", "selectG_INTRINSIC_W_SIDE_EFFECTS", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "if", "(", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "if", "(", "selectG_SZA_EXT", "(", "I", ")", ")", "{", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":", "return", "selectG_FRAME_INDEX", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FENCE", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "AMDGPU", "::", "ATOMIC_FENCE", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::ATOMIC_FENCE" ]	AMDGPUInstructionSelector3	select	AMDGPU	GPU	LLVM	5,655	434	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "MOVZWi", ":", "case", "AArch64", "::", "MOVZXi", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "3", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", "&&", "\"invalid MOVZi operands\"", ")", ";", "return", "true", ";", "}", "break", ";", "case", "AArch64", "::", "ANDWri", ":", "return", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "WZR", ";", "case", "AArch64", "::", "ANDXri", ":", "return", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", ";", "case", "TargetOpcode", "::", "COPY", ":", "return", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "WZR", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]	[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "AArch64::ANDWri", "1", "AArch64::WZR", "AArch64::ANDXri", "1", "AArch64::XZR", "1", "AArch64::WZR" ]	AArch64InstrInfo1	isGPRZero	AArch64	CPU	LLVM	5,656	166	1	[]
[ "<s>", "static", "bool", "alpha_secondary_memory_needed", "(", "machine_mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ")", "{", "return", "(", "!", "TARGET_FIX", "&&", "(", "(", "class1", "==", "FLOAT_REGS", "&&", "class2", "!=", "FLOAT_REGS", ")", "\|\|", "(", "class2", "==", "FLOAT_REGS", "&&", "class1", "!=", "FLOAT_REGS", ")", ")", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED", ".", "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", "unless", "the", "FIX", "extension", "is", "available", "." ]	[ "alpha" ]	alpha	alpha_secondary_memory_needed	alpha	MPU	GCC	5,657	42	1	[]
[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600InstrInfo", "", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "HALF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ONE_INT", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "NEG_HALF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "NEG_ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PV_X", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ALU_LITERAL_X", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ALU_CONST", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PREDICATE_BIT", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_OFF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_ZERO", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "AMDGPU", "::", "R600_AddrRegClass", ".", "begin", "(", ")", ",", "E", "=", "AMDGPU", "::", "R600_AddrRegClass", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "TII", "->", "reserveIndirectRegisters", "(", "Reserved", ",", "MF", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "AMDGPU", "R600", "R600", "R600", "AMDGPU::ZERO", "AMDGPU::HALF", "AMDGPU::ONE", "AMDGPU::ONE_INT", "AMDGPU::NEG_HALF", "AMDGPU::NEG_ONE", "AMDGPU::PV_X", "AMDGPU::ALU_LITERAL_X", "AMDGPU::ALU_CONST", "AMDGPU::PREDICATE_BIT", "AMDGPU::PRED_SEL_OFF", "AMDGPU::PRED_SEL_ZERO", "AMDGPU::PRED_SEL_ONE", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::R600_AddrRegClass", "AMDGPU::R600_AddrRegClass" ]	R600RegisterInfo (2)	getReservedRegs	AMDGPU	GPU	LLVM	5,658	224	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")", "return", "false", ";", "return", "(", "Index", "==", "0", "\|\|", "Index", "==", "ResVT", ".", "getVectorMinNumElements", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]	[ "AArch64", "AArch64", "ISD::EXTRACT_SUBVECTOR", "0" ]	AArch64ISelLowering45	isExtractSubvectorCheap	AArch64	CPU	LLVM	5,659	47	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "ix86_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "DFmode", ")", "return", "64", ";", "if", "(", "ALIGN_MODE_128", "(", "mode", ")", ")", "return", "MAX", "(", "128", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ";", "return", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", "." ]	[ "i386", "64", "128" ]	i386	ix86_static_rtx_alignment	i386	CPU	GCC	5,660	42	1	[]
[ "<s>", "int", "sparc_flat_epilogue_delay_slots", "(", ")", "{", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "(", "void", ")", "sparc_flat_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "current_frame_info", ".", "total_size", "==", "0", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]	[ "Define", "the", "number", "of", "delay", "slots", "needed", "for", "the", "function", "epilogue", ".", "On", "the", "sparc", ",", "we", "need", "a", "slot", "if", "either", "no", "stack", "has", "been", "allocated", ",", "or", "the", "only", "register", "saved", "is", "the", "return", "register", "." ]	[ "sparc", "0", "1", "0" ]	sparc2	sparc_flat_epilogue_delay_slots	sparc	CPU	GCC	5,661	37	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMCAsmBackend1	createObjectWriter	SystemZ	CPU	LLVM	5,662	24	1	[]
[ "<s>", "bool", "AVRAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AVR", "::", "fixup_7_pcrel", ":", "case", "AVR", "::", "fixup_13_pcrel", ":", "case", "AVR", "::", "fixup_call", ":", "return", "true", ";", "}", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "AVR", "AVR", "AVR::fixup_7_pcrel", "AVR::fixup_13_pcrel", "AVR::fixup_call" ]	AVRAsmBackend	shouldForceRelocation	AVR	MPU	LLVM	5,663	58	1	[]
[ "<s>", "static", "rtx", "nvptx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "doing_call", ")", "return", "gen_rtx_REG", "(", "mode", ",", "NVPTX_RETURN_REGNUM", ")", ";", "return", "gen_reg_rtx", "(", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "nvptx" ]	nvptx3	nvptx_libcall_value	nvptx	GPU	GCC	5,664	34	1	[]
[ "<s>", "static", "rtx_insn", "", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "", ">", "&", "constraints", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "SImode", ",", "TA_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "TA_REGNUM", ")", ";", "return", "NULL", ";", "}", "</s>" ]	[ "Miscellaneous", "Parameters", "." ]	[ "nds32" ]	nds325	nds32_md_asm_adjust	nds32	CPU	GCC	5,665	66	1	[]
[ "<s>", "bool", "AMDGPUAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", "%", "4", ")", ";", "Count", "/=", "4", ";", "const", "uint32_t", "Encoded_S_NOP_0", "=", "0xbf800000", ";", "for", "(", "uint64_t", "I", "=", "0", ";", "I", "!=", "Count", ";", "++", "I", ")", "OW", "->", "write32", "(", "Encoded_S_NOP_0", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "AMDGPU", "AMDGPU", "4", "4", "0xbf800000", "0" ]	AMDGPUAsmBackend11	writeNopData	AMDGPU	GPU	LLVM	5,666	58	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "false", ";", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCInstrInfo", "&", "TII", "=", "", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "CRSpilled", "=", "false", ";", "MachineInstrBuilder", "CRMIB", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "PPC", "::", "VRSAVE", "&&", "!", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "continue", ";", "bool", "IsCRField", "=", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::", "CR4", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "bool", "IsLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "IsLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "CRSpilled", "&&", "IsCRField", ")", "{", "CRMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "continue", ";", "}", "if", "(", "IsCRField", ")", "{", "PPCFunctionInfo", "", "FuncInfo", "=", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "{", "FuncInfo", "->", "addMustSaveCR", "(", "Reg", ")", ";", "}", "else", "{", "CRSpilled", "=", "true", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "CRMIB", "=", "BuildMI", "(", "", "MF", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "MFCR", ")", ",", "PPC", "::", "R12", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "CRMIB", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "addFrameReference", "(", "BuildMI", "(", "", "MF", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "STW", ")", ")", ".", "addReg", "(", "PPC", "::", "R12", ",", "getKillRegState", "(", "true", ")", ")", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ")", ")", ";", "}", "}", "else", "{", "if", "(", "CSI", "[", "i", "]", ".", "isSpilledToReg", "(", ")", ")", "{", "NumPESpillVSR", "++", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "MTVSRD", ")", ",", "CSI", "[", "i", "]", ".", "getDstReg", "(", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "!", "IsLiveIn", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "}", "}", "return", "true", ";", "}", "</s>" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]	[ "PowerPC", "PPC", "PPC", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR4", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12", "PPC::MTVSRD" ]	PPCFrameLowering33	spillCalleeSavedRegisters	PowerPC	CPU	LLVM	5,667	438	1	[]
[ "<s>", "void", "MipsInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "LowercaseString", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Mips", "Mips" ]	MipsInstPrinter35	printRegName	Mips	CPU	LLVM	5,668	27	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ")", ";", "addPass", "(", "createHexagonBranchRelaxation", "(", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "createHexagonGenMux", "(", ")", ")", ";", "addPass", "(", "createHexagonPacketizer", "(", ")", ",", "false", ")", ";", "}", "if", "(", "EnableVectorPrint", ")", "addPass", "(", "createHexagonVectorPrint", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonCallFrameInformation", "(", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine13	addPreEmitPass	Hexagon	DSP	LLVM	5,669	101	1	[]
[ "<s>", "SDValue", "NyuziTargetLowering", "::", "getAddr", "(", "const", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "SDValue", "GPReg", "=", "DAG", ".", "getRegister", "(", "Nyuzi", "::", "GP_REG", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Wrapper", "=", "DAG", ".", "getNode", "(", "NyuziISD", "::", "GOT_ADDR", ",", "DL", ",", "Ty", ",", "GPReg", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Nyuzi", "::", "MO_GOT", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Wrapper", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "else", "{", "SDValue", "Hi", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Nyuzi", "::", "MO_ABS_HI", ")", ";", "SDValue", "Lo", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Nyuzi", "::", "MO_ABS_LO", ")", ";", "SDValue", "MoveHi", "=", "DAG", ".", "getNode", "(", "NyuziISD", "::", "MOVEHI", ",", "DL", ",", "MVT", "::", "i32", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "NyuziISD", "::", "ORLO", ",", "DL", ",", "MVT", "::", "i32", ",", "MoveHi", ",", "Lo", ")", ";", "}", "}", "</s>" ]	[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi::GP_REG", "MVT::i32", "NyuziISD::GOT_ADDR", "Nyuzi::MO_GOT", "Nyuzi::MO_ABS_HI", "Nyuzi::MO_ABS_LO", "NyuziISD::MOVEHI", "MVT::i32", "NyuziISD::ORLO", "MVT::i32" ]	NyuziISelLowering	getAddr	Nyuzi	GPU	LLVM	5,670	194	1	[]
[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "}", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Lanai", "Lanai", "ISD::InputArg", "\"Unsupported calling convention\"" ]	LanaiISelLowering1	LowerFormalArguments	Lanai	CPU	LLVM	5,671	86	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(", ")", ";", "switch", "(", "opc", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADDE", ":", "return", "PerformADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SUBE", ":", "return", "PerformSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM" ]	MipsISelLowering36	PerformDAGCombine	Mips	CPU	LLVM	5,672	104	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpart", "(", "V2DImode", ",", "dest", ")", ";", "source", "=", "adjust_address", "(", "source", ",", "V2DImode", ",", "0", ")", ";", "}", "rtx", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "dest", ")", ":", "dest", ";", "rs6000_emit_le_vsx_permute", "(", "tmp", ",", "source", ",", "mode", ")", ";", "rs6000_emit_le_vsx_permute", "(", "dest", ",", "tmp", ",", "mode", ")", ";", "}", "</s>" ]	[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", "and", "xxpermdi", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_emit_le_vsx_load	rs6000	CPU	GCC	5,673	82	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "SUBSWrr", ":", "case", "AArch64", "::", "SUBSWrs", ":", "case", "AArch64", "::", "SUBSWrx", ":", "case", "AArch64", "::", "SUBSXrr", ":", "case", "AArch64", "::", "SUBSXrs", ":", "case", "AArch64", "::", "SUBSXrx", ":", "case", "AArch64", "::", "ADDSWrr", ":", "case", "AArch64", "::", "ADDSWrs", ":", "case", "AArch64", "::", "ADDSWrx", ":", "case", "AArch64", "::", "ADDSXrr", ":", "case", "AArch64", "::", "ADDSXrs", ":", "case", "AArch64", "::", "ADDSXrx", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "0", ";", "return", "true", ";", "case", "AArch64", "::", "SUBSWri", ":", "case", "AArch64", "::", "ADDSWri", ":", "case", "AArch64", "::", "SUBSXri", ":", "case", "AArch64", "::", "ADDSXri", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "0", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "!=", "0", ")", ";", "return", "true", ";", "case", "AArch64", "::", "ANDSWri", ":", "case", "AArch64", "::", "ANDSXri", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "0", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "(", "AArch64_AM", "::", "decodeLogicalImmediate", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ",", "MI", "->", "getOpcode", "(", ")", "==", "AArch64", "::", "ANDSWri", "?", "32", ":", "64", ")", "!=", "0", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpValue", "." ]	[ "AArch64", "AArch64", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", "AArch64::SUBSWri", "AArch64::ADDSWri", "AArch64::SUBSXri", "AArch64::ADDSXri", "1", "0", "0", "2", "0", "AArch64::ANDSWri", "AArch64::ANDSXri", "1", "0", "0", "AArch64_AM::decodeLogicalImmediate", "2", "AArch64::ANDSWri", "32", "64", "0" ]	AArch64InstrInfo1	analyzeCompare	AArch64	CPU	LLVM	5,674	277	1	[]
[ "<s>", "void", "LanaiFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "LanaiRegisterInfo", "*", "LRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "Align", "StackAlign", "=", "LRI", "->", "needsStackRealignment", "(", "MF", ")", "?", "MFI", ".", "getMaxAlign", "(", ")", ":", "getStackAlign", "(", ")", ";", "unsigned", "MaxCallFrameSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "MaxCallFrameSize", "=", "alignTo", "(", "MaxCallFrameSize", ",", "StackAlign", ")", ";", "MFI", ".", "setMaxCallFrameSize", "(", "MaxCallFrameSize", ")", ";", "if", "(", "!", "(", "hasReservedCallFrame", "(", "MF", ")", "&&", "MFI", ".", "adjustsStack", "(", ")", ")", ")", "FrameSize", "+=", "MaxCallFrameSize", ";", "FrameSize", "=", "alignTo", "(", "FrameSize", ",", "StackAlign", ")", ";", "MFI", ".", "setStackSize", "(", "FrameSize", ")", ";", "}", "</s>" ]	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiFrameLowering2	determineFrameLayout	Lanai	CPU	LLVM	5,675	131	1	[]
[ "<s>", "void", "VEAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "MCInst", "TmpInst", ";", "LowerVEMachineInstrToMCInst", "(", "&", "", "I", ",", "TmpInst", ",", "", "this", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpInst", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "VE", "VE", "VE" ]	VEAsmPrinter1	EmitInstruction	VE	CPU	LLVM	5,676	101	1	[]
[ "<s>", "unsigned", "PIC16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PIC16", "::", "movf", "&&", "MI", "->", "getOperand", "(", "0", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "1", ")", ".", "isSymbol", "(", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]	[ "PIC16", "PIC16", "PIC16::movf", "0", "1", "1", "0", "0" ]	PIC16InstrInfo	isLoadFromStackSlot	PIC16	MPU	LLVM	5,677	81	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "compute_current_alignment", "(", "unsigned", "HOST_WIDE_INT", "base_align", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "offset", "==", "0", ")", "return", "base_align", ";", "return", "MIN", "(", "base_align", ",", "offset", "&", "-", "offset", ")", ";", "}", "</s>" ]	[ "Compute", "the", "alignment", "of", "pointer+OFFSET", "where", "the", "original", "alignment", "of", "pointer", "was", "BASE_ALIGN", "." ]	[ "rs6000", "0" ]	rs6000-string	compute_current_alignment	rs6000	CPU	GCC	5,678	35	1	[]
[ "<s>", "bool", "AArch64DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected asm memory constraint\"", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "const", "TargetRegisterInfo", "", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "TRC", "=", "TRI", "->", "getPointerRegClass", "(", "*", "MF", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "TRC", "->", "getID", "(", ")", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ",", "0", ")", ";", "OutOps", ".", "push_back", "(", "NewOp", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "AArch64", "AArch64", "\"Unexpected asm memory constraint\"", "MVT::i64", "0" ]	AArch64ISelDAGToDAG1	SelectInlineAsmMemoryOperand	AArch64	CPU	LLVM	5,679	144	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "if", "(", "const", "MCOperandInfo", "", "OpInfo", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "SIRegisterInfo", "", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "1", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "AMDGPU", "::", "AV_64RegClassID", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "AMDGPU", "::", "AV_32RegClassID", ")", "\|\|", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", "\|\|", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "\|\|", "!", "Src", "->", "isCopy", "(", ")", "\|\|", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "auto", "", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";", "}", "}", "return", ";", "}", "int", "NoRetAtomicOp", "=", "AMDGPU", "::", "getAtomicNoRetOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "1", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "0", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "0", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "1", ",", "0", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "EXTRACT_SUBREG", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "0", ")", ")", ")", "{", "unsigned", "Def", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "0", ")", ";", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "IMPLICIT_DEF", ")", ",", "Def", ")", ";", "}", "return", ";", "}", "}", "</s>" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::AV_64RegClassID", "AMDGPU::AV_32RegClassID", "1", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0", "0", "AMDGPU::IMPLICIT_DEF" ]	SIISelLowering11	AdjustInstrPostInstrSelection	AMDGPU	GPU	LLVM	5,680	483	1	[]
[ "<s>", "static", "bool", "rs6000_slow_unaligned_access", "(", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "return", "(", "STRICT_ALIGNMENT", "\|\|", "(", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", "&&", "(", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "mode", ")", "&&", "align", "<", "32", ")", "\|\|", "(", "(", "VECTOR_MODE_P", "(", "mode", ")", "\|\|", "VECTOR_ALIGNMENT_P", "(", "mode", ")", ")", "&&", "(", "int", ")", "align", "<", "VECTOR_ALIGN", "(", "mode", ")", ")", ")", ")", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SLOW_UNALIGNED_ACCESS", ".", "Altivec", "vector", "memory", "instructions", "simply", "ignore", "the", "low", "bits", ";", "VSX", "memory", "instructions", "are", "aligned", "to", "4", "or", "8", "bytes", "." ]	[ "rs6000", "32" ]	rs6000	rs6000_slow_unaligned_access	rs6000	CPU	GCC	5,681	60	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::", "CR4", ")", "{", "FrameIdx", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "getCRSpillFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC" ]	PPCRegisterInfo94	hasReservedSpillSlot	PowerPC	CPU	LLVM	5,682	77	1	[]
[ "<s>", "static", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "rtx", "reg", ",", "rtx", "picreg", ")", "{", "rtx", "addr", "=", "orig", ";", "rtx", "new_rtx", "=", "orig", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "{", "int", "unspec", "=", "UNSPEC_LOAD_GOT", ";", "rtx", "tmp", ";", "if", "(", "reg", "==", "0", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "if", "(", "flag_pic", "==", "2", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "else", "tmp", "=", "reg", ";", "emit_insn", "(", "gen_movsi_gotoff_high", "(", "tmp", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_movsi_gotoff_lo_sum", "(", "tmp", ",", "tmp", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_load_got_gotoff", "(", "reg", ",", "picreg", ",", "tmp", ")", ")", ";", "}", "else", "{", "tmp", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "addr", ")", ",", "unspec", ")", ";", "new_rtx", "=", "gen_const_mem", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "picreg", ",", "tmp", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "new_rtx", ")", ";", "}", "if", "(", "picreg", "==", "pic_offset_table_rtx", ")", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "\|\|", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "base", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", ";", "}", "if", "(", "XEXP", "(", "addr", ",", "0", ")", "==", "picreg", ")", "return", "orig", ";", "if", "(", "reg", "==", "0", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "base", "=", "legitimize_pic_address", "(", "XEXP", "(", "addr", ",", "0", ")", ",", "reg", ",", "picreg", ")", ";", "addr", "=", "legitimize_pic_address", "(", "XEXP", "(", "addr", ",", "1", ")", ",", "base", "==", "reg", "?", "NULL_RTX", ":", "reg", ",", "picreg", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST_INT", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "addr", ")", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "CONSTANT_P", "(", "XEXP", "(", "addr", ",", "1", ")", ")", ")", "{", "base", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "XEXP", "(", "addr", ",", "0", ")", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "}", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "addr", ")", ";", "}", "return", "new_rtx", ";", "}", "</s>" ]	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonzero", ",", "otherwise", "we", "allocate", "register", "(", "s", ")", "as", "necessary", "." ]	[ "c6x", "0", "2", "1", "1", "0", "0", "0", "0", "1", "1", "0", "1" ]	c6x	legitimize_pic_address	c6x	VLIW	GCC	5,683	404	1	[]
[ "<s>", "bool", "arc_can_use_return_insn", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_info", ".", "total_size", "==", "0", "&&", "!", "ARC_INTERRUPT_P", "(", "arc_compute_function_type", "(", "cfun", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "arc", "0" ]	arc	arc_can_use_return_insn	arc	MPU	GCC	5,684	31	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRB", ")", ";", "const", "unsigned", "TlsOffset", "=", "0x48", ";", "Module", "", "M", "=", "IRB", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Function", "*", "ThreadPointerFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "thread_pointer", ")", ";", "return", "IRB", ".", "CreatePointerCast", "(", "IRB", ".", "CreateConstGEP1_32", "(", "IRB", ".", "CreateCall", "(", "ThreadPointerFunc", ")", ",", "TlsOffset", ")", ",", "Type", "::", "getInt8PtrTy", "(", "IRB", ".", "getContext", "(", ")", ")", "->", "getPointerTo", "(", "0", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "0x48", "Intrinsic::getDeclaration", "Intrinsic::thread_pointer", "0" ]	AArch64ISelLowering (2)	getSafeStackPointerLocation	AArch64	CPU	LLVM	5,685	107	1	[]
[ "<s>", "static", "bool", "branch_needs_nop_p", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "jump_insn", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "return", "FALSE", ";", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL_AS_INSN", "(", "insn", ")", ")", ";", "while", "(", "insn", ")", "{", "insn", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "!", "insn", "\|\|", "jump_insn", "==", "insn", ")", "return", "TRUE", ";", "if", "(", "!", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "ASM_INPUT", "\|\|", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", ">=", "0", ")", "&&", "get_attr_length", "(", "insn", ")", ">", "0", ")", "break", ";", "}", "return", "FALSE", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "INSN", ",", "a", "forward", "jump", "insn", ",", "needs", "a", "nop", "in", "its", "delay", "slot", ".", "This", "occurs", "when", "INSN", "has", "an", "unfilled", "delay", "slot", "and", "is", "followed", "by", "an", "asm", ".", "Disaster", "can", "occur", "if", "the", "asm", "is", "empty", "and", "the", "jump", "branches", "into", "the", "delay", "slot", ".", "So", ",", "we", "add", "a", "nop", "in", "the", "delay", "slot", "when", "this", "occurs", "." ]	[ "pa", "0", "0" ]	pa	branch_needs_nop_p	pa	CPU	GCC	5,686	95	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "if", "(", "Size", ">=", "16", "&&", "(", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", "\|\|", "(", "(", "DstAlign", "==", "0", "\|\|", "DstAlign", ">=", "16", ")", "&&", "(", "SrcAlign", "==", "0", "\|\|", "SrcAlign", ">=", "16", ")", ")", ")", ")", "{", "if", "(", "Size", ">=", "32", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "256", ")", ")", "{", "return", "MVT", "::", "v32i8", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "128", ")", ")", "return", "MVT", "::", "v16i8", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "\|\|", "Subtarget", ".", "hasX87", "(", ")", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "128", ")", ")", "return", "MVT", "::", "v4f32", ";", "}", "else", "if", "(", "(", "!", "IsMemset", "\|\|", "ZeroMemset", ")", "&&", "!", "MemcpyStrSrc", "&&", "Size", ">=", "8", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "8", ")", "return", "MVT", "::", "i64", ";", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "32", "256", "MVT::v32i8", "128", "MVT::v16i8", "128", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering108	getOptimalMemOpType	X86	CPU	LLVM	5,687	232	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM64" ]	ARM64AsmPrinter	getAnalysisUsage	ARM64	CPU	LLVM	5,688	23	1	[]
[ "<s>", "void", "AVRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "AVRMachineFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "!", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", ")", "{", "return", ";", "}", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", "&&", "\"Can only insert epilog into returning blocks\"", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", "-", "AFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "const", "AVRSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", "const", "AVRInstrInfo", "&", "TII", "=", "", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "POPRd", ")", ",", "AVR", "::", "R0", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "OUTARr", ")", ")", ".", "addImm", "(", "0x3f", ")", ".", "addReg", "(", "AVR", "::", "R0", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "POPWRd", ")", ",", "AVR", "::", "R1R0", ")", ";", "}", "if", "(", "!", "FrameSize", ")", "{", "return", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "int", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "AVR", "::", "POPRd", "&&", "Opc", "!=", "AVR", "::", "POPWRd", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "break", ";", "}", "--", "MBBI", ";", "}", "unsigned", "Opcode", ";", "if", "(", "isUInt", "<", "6", ">", "(", "FrameSize", ")", ")", "{", "Opcode", "=", "AVR", "::", "ADIWRdK", ";", "}", "else", "{", "Opcode", "=", "AVR", "::", "SUBIWRdK", ";", "FrameSize", "=", "-", "FrameSize", ";", "}", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "AVR", "::", "R29R28", ")", ".", "addReg", "(", "AVR", "::", "R29R28", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "FrameSize", ")", ";", "MI", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "SPWRITE", ")", ",", "AVR", "::", "SP", ")", ".", "addReg", "(", "AVR", "::", "R29R28", ",", "RegState", "::", "Kill", ")", ";", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AVR", "AVR", "AVR", "AVR", "\"Can only insert epilog into returning blocks\"", "AVR", "AVR", "AVR", "AVR::POPRd", "AVR::R0", "AVR::OUTARr", "0x3f", "AVR::R0", "AVR::POPWRd", "AVR::R1R0", "AVR::POPRd", "AVR::POPWRd", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::R29R28", "AVR::R29R28", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R29R28" ]	AVRFrameLowering	emitEpilogue	AVR	MPU	LLVM	5,689	413	1	[]
[ "<s>", "bool", "AMDGPUSymbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "using", "SymbolInfoTy", "=", "std", "::", "tuple", "<", "uint64_t", ",", "StringRef", ",", "uint8_t", ">", ";", "using", "SectionSymbolsTy", "=", "std", "::", "vector", "<", "SymbolInfoTy", ">", ";", "if", "(", "!", "IsBranch", ")", "{", "return", "false", ";", "}", "auto", "", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "", ">", "(", "DisInfo", ")", ";", "auto", "Result", "=", "std", "::", "find_if", "(", "Symbols", "->", "begin", "(", ")", ",", "Symbols", "->", "end", "(", ")", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "std", "::", "get", "<", "0", ">", "(", "Val", ")", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "std", "::", "get", "<", "2", ">", "(", "Val", ")", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "std", "::", "get", "<", "1", ">", "(", "", "Result", ")", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]	[ "AMDGPU", "AMDGPU", "0", "2", "1" ]	AMDGPUDisassembler11	tryAddingSymbolicOperand	AMDGPU	GPU	LLVM	5,690	202	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "Functions", ".", "insert", "(", "&", "F", ")", ";", "}", "CallGraphUpdater", "CGUpdater", ";", "BumpPtrAllocator", "Allocator", ";", "AMDGPUInformationCache", "InfoCache", "(", "M", ",", "AG", ",", "Allocator", ",", "nullptr", ",", "", "TM", ")", ";", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AAAMDFlatWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", ",", "&", "AAPointerInfo", "::", "ID", "}", ")", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "CGUpdater", ",", "&", "Allowed", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "A", ".", "getOrCreateAAFor", "<", "AAUniformWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "if", "(", "!", "AMDGPU", "::", "isEntryFunctionCC", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDFlatWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "}", "}", "}", "ChangeStatus", "Change", "=", "A", ".", "run", "(", ")", ";", "return", "Change", "==", "ChangeStatus", "::", "CHANGED", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]	AMDGPUAttributor1	runOnModule	AMDGPU	GPU	LLVM	5,691	215	1	[]
[ "<s>", "bool", "quad_load_store_p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "bool", "ret", ";", "if", "(", "!", "TARGET_QUAD_MEMORY", ")", "ret", "=", "false", ";", "else", "if", "(", "REG_P", "(", "op0", ")", "&&", "MEM_P", "(", "op1", ")", ")", "ret", "=", "(", "quad_int_reg_operand", "(", "op0", ",", "GET_MODE", "(", "op0", ")", ")", "&&", "quad_memory_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", "&&", "!", "reg_overlap_mentioned_p", "(", "op0", ",", "op1", ")", ")", ";", "else", "if", "(", "MEM_P", "(", "op0", ")", "&&", "REG_P", "(", "op1", ")", ")", "ret", "=", "(", "quad_memory_operand", "(", "op0", ",", "GET_MODE", "(", "op0", ")", ")", "&&", "quad_int_reg_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", ";", "else", "ret", "=", "false", ";", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "\"\\n========== quad_load_store, return %s\\n\"", ",", "ret", "?", "\"true\"", ":", "\"false\"", ")", ";", "debug_rtx", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "op1", ")", ")", ";", "}", "return", "ret", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "is", "a", "load", "or", "store", "quad", "operation", ".", "This", "function", "does", "not", "handle", "the", "atomic", "quad", "memory", "instructions", "." ]	[ "rs6000", "\"\\n========== quad_load_store, return %s\\n\"", "\"true\"", "\"false\"" ]	rs60004	quad_load_store_p	rs6000	CPU	GCC	5,692	144	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";", "case", "RISCVISD", "::", "RET_FLAG", ":", "return", "\"RISCVISD::RET_FLAG\"", ";", "case", "RISCVISD", "::", "URET_FLAG", ":", "return", "\"RISCVISD::URET_FLAG\"", ";", "case", "RISCVISD", "::", "SRET_FLAG", ":", "return", "\"RISCVISD::SRET_FLAG\"", ";", "case", "RISCVISD", "::", "MRET_FLAG", ":", "return", "\"RISCVISD::MRET_FLAG\"", ";", "case", "RISCVISD", "::", "CALL", ":", "return", "\"RISCVISD::CALL\"", ";", "case", "RISCVISD", "::", "SELECT_CC", ":", "return", "\"RISCVISD::SELECT_CC\"", ";", "case", "RISCVISD", "::", "BuildPairF64", ":", "return", "\"RISCVISD::BuildPairF64\"", ";", "case", "RISCVISD", "::", "SplitF64", ":", "return", "\"RISCVISD::SplitF64\"", ";", "case", "RISCVISD", "::", "TAIL", ":", "return", "\"RISCVISD::TAIL\"", ";", "case", "RISCVISD", "::", "SLLW", ":", "return", "\"RISCVISD::SLLW\"", ";", "case", "RISCVISD", "::", "SRAW", ":", "return", "\"RISCVISD::SRAW\"", ";", "case", "RISCVISD", "::", "SRLW", ":", "return", "\"RISCVISD::SRLW\"", ";", "case", "RISCVISD", "::", "DIVW", ":", "return", "\"RISCVISD::DIVW\"", ";", "case", "RISCVISD", "::", "DIVUW", ":", "return", "\"RISCVISD::DIVUW\"", ";", "case", "RISCVISD", "::", "REMUW", ":", "return", "\"RISCVISD::REMUW\"", ";", "case", "RISCVISD", "::", "FMV_W_X_RV64", ":", "return", "\"RISCVISD::FMV_W_X_RV64\"", ";", "case", "RISCVISD", "::", "FMV_X_ANYEXTW_RV64", ":", "return", "\"RISCVISD::FMV_X_ANYEXTW_RV64\"", ";", "case", "RISCVISD", "::", "READ_CYCLE_WIDE", ":", "return", "\"RISCVISD::READ_CYCLE_WIDE\"", ";", "}", "return", "nullptr", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::URET_FLAG", "\"RISCVISD::URET_FLAG\"", "RISCVISD::SRET_FLAG", "\"RISCVISD::SRET_FLAG\"", "RISCVISD::MRET_FLAG", "\"RISCVISD::MRET_FLAG\"", "RISCVISD::CALL", "\"RISCVISD::CALL\"", "RISCVISD::SELECT_CC", "\"RISCVISD::SELECT_CC\"", "RISCVISD::BuildPairF64", "\"RISCVISD::BuildPairF64\"", "RISCVISD::SplitF64", "\"RISCVISD::SplitF64\"", "RISCVISD::TAIL", "\"RISCVISD::TAIL\"", "RISCVISD::SLLW", "\"RISCVISD::SLLW\"", "RISCVISD::SRAW", "\"RISCVISD::SRAW\"", "RISCVISD::SRLW", "\"RISCVISD::SRLW\"", "RISCVISD::DIVW", "\"RISCVISD::DIVW\"", "RISCVISD::DIVUW", "\"RISCVISD::DIVUW\"", "RISCVISD::REMUW", "\"RISCVISD::REMUW\"", "RISCVISD::FMV_W_X_RV64", "\"RISCVISD::FMV_W_X_RV64\"", "RISCVISD::FMV_X_ANYEXTW_RV64", "\"RISCVISD::FMV_X_ANYEXTW_RV64\"", "RISCVISD::READ_CYCLE_WIDE", "\"RISCVISD::READ_CYCLE_WIDE\"" ]	RISCVISelLowering11	getTargetNodeName	RISCV	CPU	LLVM	5,693	178	1	[]
[ "<s>", "void", "visium_split_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op0", ",", "op1", ")", ";", "x", "=", "gen_rtx_SET", "(", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "x", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ";", "emit_jump_insn", "(", "x", ")", ";", "visium_flags_exposed", "=", "true", ";", "}", "</s>" ]	[ "Split", "a", "compare-and-branch", "with", "CODE", ",", "operands", "OP0", "and", "OP1", ",", "and", "LABEL", "." ]	[ "visium" ]	visium	visium_split_cbranch	visium	Virtual ISA	GCC	5,694	115	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_load_pair", "(", "machine_mode", "mode", ",", "rtx", "reg1", ",", "rtx", "mem1", ",", "rtx", "reg2", ",", "rtx", "mem2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_load_pair_dw_didi", "(", "reg1", ",", "mem1", ",", "reg2", ",", "mem2", ")", ";", "case", "E_DFmode", ":", "return", "gen_load_pair_dw_dfdf", "(", "reg1", ",", "mem1", ",", "reg2", ",", "mem2", ")", ";", "case", "E_TFmode", ":", "return", "gen_load_pair_dw_tftf", "(", "reg1", ",", "mem1", ",", "reg2", ",", "mem2", ")", ";", "case", "E_V4SImode", ":", "return", "gen_load_pairv4siv4si", "(", "reg1", ",", "mem1", ",", "reg2", ",", "mem2", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]	[ "Generate", "and", "regurn", "a", "load", "pair", "isntruction", "of", "mode", "MODE", "to", "load", "register", "REG1", "from", "MEM1", "and", "register", "REG2", "from", "MEM2", "." ]	[ "aarch64" ]	aarch641	aarch64_gen_load_pair	aarch64	CPU	GCC	5,695	93	1	[]
[ "<s>", "static", "rtx", "tilepro_tls_got", "(", "void", ")", "{", "rtx", "temp", ";", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "tilepro_got_rtx", "(", ")", ";", "}", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "temp", ",", "tilepro_got_symbol", "(", ")", ")", ";", "return", "temp", ";", "}", "</s>" ]	[ "Return", "a", "reference", "to", "the", "got", "to", "be", "used", "by", "tls", "references", "." ]	[ "tilepro", "1" ]	tilepro	tilepro_tls_got	tilepro	VLIW	GCC	5,696	47	1	[]
[ "<s>", "virtual", "const", "OR1KSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "OR1K", "OR1K" ]	OR1KTargetMachine	getSubtargetImpl	OR1K	CPU	LLVM	5,697	14	1	[]
[ "<s>", "static", "void", "swap_const_vector_halves", "(", "rtx", "", "op_ptr", ")", "{", "int", "i", ";", "rtx", "op", "=", "", "op_ptr", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "units", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", ";", "rtx_vector_builder", "builder", "(", "GET_MODE", "(", "op", ")", ",", "units", ",", "1", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "units", "/", "2", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "units", "/", "2", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "units", "/", "2", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ")", ";", "", "op_ptr", "=", "builder", ".", "build", "(", ")", ";", "}", "else", "{", "int", "j", ";", "const", "char", "", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "\|\|", "fmt", "[", "i", "]", "==", "'u'", ")", "swap_const_vector_halves", "(", "&", "XEXP", "(", "op", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "0", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "swap_const_vector_halves", "(", "&", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ";", "}", "}", "</s>" ]	[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", "second", "." ]	[ "powerpcspe", "1", "0", "2", "2", "0", "2", "0", "0" ]	powerpcspe	swap_const_vector_halves	powerpcspe	CPU	GCC	5,698	230	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "AVR" ]	AVRAsmBackend1	mayNeedRelaxation	AVR	MPU	LLVM	5,699	15	1	[]

[ "<s>", "static", "void", "csky_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_MINI_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "1", ")", ";", "i", "<", "32", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "1", ";", "call_used_regs", "[", "i", "]", "=", "1", ";", "}", "}", "else", "if", "(", "CSKY_TARGET_ARCH", "(", "CK802", ")", "||", "CSKY_TARGET_ARCH", "(", "CK803", ")", "||", "!", "TARGET_HIGH_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "CSKY_FIRST_HIGH_REGNUM", ";", "i", "<=", "CSKY_LAST_HIGH_REGNUM", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "1", ";", "call_used_regs", "[", "i", "]", "=", "1", ";", "}", "}", "if", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "||", "CSKY_TARGET_ARCH", "(", "CK802", ")", ")", "{", "fixed_regs", "[", "CSKY_LR_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "CSKY_LR_REGNUM", "]", "=", "0", ";", "}", "if", "(", "!", "TARGET_DSP", ")", "{", "fixed_regs", "[", "CSKY_HI_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "CSKY_HI_REGNUM", "]", "=", "1", ";", "fixed_regs", "[", "CSKY_LO_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "CSKY_LO_REGNUM", "]", "=", "1", ";", "}", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "CSKY_FIRST_VFP_REGNUM", ";", "regno", "<=", "CSKY_LAST_VFP3_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "1", ";", "call_used_regs", "[", "regno", "]", "=", "1", ";", "}", "}", "if", "(", "!", "TARGET_SUPPORT_FPV3", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "CSKY_FIRST_VFP3_REGNUM", ";", "regno", "<=", "CSKY_LAST_VFP3_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "1", ";", "call_used_regs", "[", "regno", "]", "=", "1", ";", "}", "}", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "0", ";", "}", "}", "</s>" ]

[ "Implement", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "Conditionally", "modify", "five", "variables", "fixed_regs", ",", "call_used_regs", ",", "global_regs", ",", "reg_names", ",", "and", "reg_class_contents", ",", "to", "take", "into", "account", "any", "dependence", "of", "these", "register", "sets", "on", "target", "flags", ".", "CK801", "has", "registers", "r0-r8", "and", "r13-r15", ".", "CK802", "and", "CK803", "have", "registers", "r0-r15", "(", "the", "``", "low", "''", "registers", ")", ".", "Other", "cpus", "use", "registers", "r0-r31", "with", "-mhigh-registers", ",", "otherwise", "also", "only", "r0-r15", ".", "CK801", "only", "has", "16-bit", "instructions", ",", "most", "of", "which", "can", "only", "reference", "r0-r7", "(", "the", "``", "mini", "''", "registers", ")", ".", "So", "we", "mark", "regs", "outside", "that", "range", "as", "fixed", ".", "-msmart", "can", "be", "used", "on", "other", "arch", "variants", "to", "force", "the", "same", "behavior", "because", "it", "results", "in", "smaller", "code", "size", ".", "TODO", ":", "investigate", "whether", "it", "'s", "beneficial", "to", "use", "r8-r13", "as", "a", "spill", "class", "when", "TARGET_MINI_REGISTERS", "instead", "of", "making", "them", "unusable", "by", "the", "register", "allocator", "." ]

[ "csky", "1", "32", "1", "1", "1", "1", "1", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]

csky

csky_conditional_register_usage

csky

CPU

GCC

5,600

261

1

[]

[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolution", ">", "(", ")", ";", "DataLayoutPass", "*", "DLP", "=", "getAnalysisIfAvailable", "<", "DataLayoutPass", ">", "(", ")", ";", "DL", "=", "DLP", "?", "&", "DLP", "->", "getDataLayout", "(", ")", ":", "0", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "LoopInfo", "::", "iterator", "I", "=", "LI", "->", "begin", "(", ")", ",", "E", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Loop", "*", "L", "=", "*", "I", ";", "MadeChange", "|=", "runOnLoop", "(", "L", ")", ";", "}", "return", "MadeChange", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC", "0" ]

PPCLoopPreIncPrep3

runOnFunction

PowerPC

CPU

LLVM

5,601

111

1

[]

[ "<s>", "static", "rtx", "v850_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "10", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]

[ "v850", "10" ]

v8504

v850_function_value

v850

MPU

GCC

5,602

28

1

[]

[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "const", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "4", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "0", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "1", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "0", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "}", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "*", "8", ")", ";", "}", "</s>" ]

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]

AArch64CallLowering18

splitToValueTypes

AArch64

CPU

LLVM

5,603

231

1

[]

[ "<s>", "unsigned", "R600RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "AMDGPU", "R600", "AMDGPU::NoRegister" ]

R600RegisterInfo10

getFrameRegister

AMDGPU

GPU

LLVM

5,604

18

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ")", ";", "}", "</s>" ]

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "ARM" ]

ARMAsmParser32

addExpr

ARM

CPU

LLVM

5,605

59

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "64", ")", ";", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "64", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "+=", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "Register", "FIReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "FIReg", ",", "FI", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "return", "FIReg", ";", "}", "if", "(", "!", "SPReg", ")", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "p0", ",", "Register", "(", "AArch64", "::", "SP", ")", ")", ".", "getReg", "(", "0", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s64", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildPtrAdd", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "return", "AddrReg", ";", "}", "</s>" ]

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "AArch64", "0", "64", "64", "AArch64::SP", "0" ]

AArch64CallLowering56

getStackAddress

AArch64

CPU

LLVM

5,606

189

1

[]

[ "<s>", "static", "void", "lm32_block_move_inline", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "switch", "(", "alignment", ")", "{", "case", "1", ":", "bits", "=", "8", ";", "break", ";", "case", "2", ":", "bits", "=", "16", ";", "break", ";", "default", ":", "bits", "=", "32", ";", "break", ";", "}", "mode", "=", "int_mode_for_size", "(", "bits", ",", "0", ")", ".", "require", "(", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "0", ",", "i", "=", "0", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "}", "for", "(", "offset", "=", "0", ",", "i", "=", "0", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "if", "(", "offset", "<", "length", ")", "{", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "move_by_pieces", "(", "dest", ",", "src", ",", "length", "-", "offset", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ",", "0", ")", ";", "}", "}", "</s>" ]

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "lm32", "1", "8", "2", "16", "32", "0", "0", "0", "0", "0", "0" ]

lm325

lm32_block_move_inline

lm32

MPU

GCC

5,607

247

1

[]

[ "<s>", "static", "int", "getRegClass", "(", "bool", "IsVgpr", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "IsVgpr", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "return", "AMDGPU", "::", "VGPR_32RegClassID", ";", "case", "2", ":", "return", "AMDGPU", "::", "VReg_64RegClassID", ";", "case", "3", ":", "return", "AMDGPU", "::", "VReg_96RegClassID", ";", "case", "4", ":", "return", "AMDGPU", "::", "VReg_128RegClassID", ";", "case", "8", ":", "return", "AMDGPU", "::", "VReg_256RegClassID", ";", "case", "16", ":", "return", "AMDGPU", "::", "VReg_512RegClassID", ";", "}", "}", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "return", "AMDGPU", "::", "SGPR_32RegClassID", ";", "case", "2", ":", "return", "AMDGPU", "::", "SGPR_64RegClassID", ";", "case", "4", ":", "return", "AMDGPU", "::", "SReg_128RegClassID", ";", "case", "8", ":", "return", "AMDGPU", "::", "SReg_256RegClassID", ";", "case", "16", ":", "return", "AMDGPU", "::", "SReg_512RegClassID", ";", "}", "}", "</s>" ]

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "1", "1", "AMDGPU::SGPR_32RegClassID", "2", "AMDGPU::SGPR_64RegClassID", "4", "AMDGPU::SReg_128RegClassID", "8", "AMDGPU::SReg_256RegClassID", "16", "AMDGPU::SReg_512RegClassID" ]

AMDGPUAsmParser (2)

getRegClass

AMDGPU

GPU

LLVM

5,608

130

1

[]

[ "<s>", "void", "dimode_scalar_chain", "::", "make_vector_copies", "(", "unsigned", "regno", ")", "{", "rtx", "reg", "=", "regno_reg_rtx", "[", "regno", "]", ";", "rtx", "vreg", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "df_ref", "ref", ";", "for", "(", "ref", "=", "DF_REG_DEF_CHAIN", "(", "regno", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "if", "(", "!", "bitmap_bit_p", "(", "insns", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")", "{", "rtx_insn", "*", "insn", "=", "DF_REF_INSN", "(", "ref", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_SSE4_1", ")", "{", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "0", ")", ")", ")", ";", "emit_insn", "(", "gen_sse4_1_pinsrd", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "4", ")", ",", "GEN_INT", "(", "2", ")", ")", ")", ";", "}", "else", "if", "(", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "0", ")", ")", ")", ";", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "0", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "4", ")", ")", ")", ";", "emit_insn", "(", "gen_vec_interleave_lowv4si", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "0", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp", "=", "assign_386_stack_local", "(", "DImode", ",", "SLOT_STV_TEMP", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tmp", ",", "SImode", ",", "0", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "0", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tmp", ",", "SImode", ",", "4", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "4", ")", ")", ";", "emit_move_insn", "(", "vreg", ",", "tmp", ")", ";", "}", "rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_conversion_insns", "(", "seq", ",", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\" Copied r%d to a vector register r%d for insn %d\\n\"", ",", "regno", ",", "REGNO", "(", "vreg", ")", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ";", "}", "for", "(", "ref", "=", "DF_REG_USE_CHAIN", "(", "regno", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "if", "(", "bitmap_bit_p", "(", "insns", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")", "{", "replace_with_subreg_in_insn", "(", "DF_REF_INSN", "(", "ref", ")", ",", "reg", ",", "vreg", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\" Replaced r%d with r%d in insn %d\\n\"", ",", "regno", ",", "REGNO", "(", "vreg", ")", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ";", "}", "}", "</s>" ]

[ "Make", "vector", "copies", "for", "all", "register", "REGNO", "definitions", "and", "replace", "its", "uses", "in", "a", "chain", "." ]

[ "i386", "0", "0", "0", "0", "4", "2", "0", "0", "0", "4", "0", "0", "0", "0", "0", "4", "4", "\" Copied r%d to a vector register r%d for insn %d\\n\"", "\" Replaced r%d with r%d in insn %d\\n\"" ]

i3866

make_vector_copies

i386

CPU

GCC

5,609

425

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegNumber", "(", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "(", "unsigned", ")", "Imm", ".", "Val", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "PowerPC", "\"Invalid access!\"" ]

PPCAsmParser (2)

getReg

PowerPC

CPU

LLVM

5,610

24

1

[]

[ "<s>", "static", "void", "fold_compare_helper", "(", "gimple_stmt_iterator", "*", "gsi", ",", "tree_code", "code", ",", "gimple", "*", "stmt", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "0", ")", ";", "tree", "arg1", "=", "gimple_call_arg", "(", "stmt", ",", "1", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "stmt", ")", ";", "tree", "cmp", "=", "fold_build_vec_cmp", "(", "code", ",", "TREE_TYPE", "(", "lhs", ")", ",", "arg0", ",", "arg1", ",", "gsi", ")", ";", "gimple", "*", "g", "=", "gimple_build_assign", "(", "lhs", ",", "cmp", ")", ";", "gimple_set_location", "(", "g", ",", "gimple_location", "(", "stmt", ")", ")", ";", "gsi_replace", "(", "gsi", ",", "g", ",", "true", ")", ";", "}", "</s>" ]

[ "Helper", "function", "to", "handle", "the", "in-between", "steps", "for", "the", "vector", "compare", "built-ins", "." ]

[ "rs6000", "0", "1" ]

rs6000-builtin

fold_compare_helper

rs6000

CPU

GCC

5,611

94

1

[]

[ "<s>", "bool", "SystemZAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "ExtraCode", ")", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ";", "SystemZMCInstLower", "Lower", "(", "MF", "->", "getContext", "(", ")", ",", "*", "this", ")", ";", "MCOperand", "MO", "(", "Lower", ".", "lowerOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ")", ")", ";", "SystemZInstPrinter", "::", "printOperand", "(", "MO", ",", "MAI", ",", "OS", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZAsmPrinter (2)1

PrintAsmOperand

SystemZ

CPU

LLVM

5,612

85

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "MSP430", "::", "GR16RegClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MSP430", "::", "MOV16rm", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "MSP430", "::", "GR8RegClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MSP430", "::", "MOV8rm", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "\"Cannot store this register to stack slot!\"", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo29

loadRegFromStackSlot

MSP430

MPU

LLVM

5,613

210

1

[]

[ "<s>", "int", "mmix_initial_elimination_offset", "(", "int", "fromreg", ",", "int", "toreg", ")", "{", "int", "regno", ";", "int", "fp_sp_offset", "=", "(", "get_frame_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "7", ")", "&", "~", "7", ";", "if", "(", "fromreg", "==", "MMIX_ARG_POINTER_REGNUM", "&&", "toreg", "==", "MMIX_FRAME_POINTER_REGNUM", ")", "return", "0", ";", "for", "(", "regno", "=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "<=", "255", ";", "regno", "++", ")", "if", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "fp_sp_offset", "+=", "8", ";", "return", "fp_sp_offset", "+", "(", "MMIX_CFUN_HAS_LANDING_PAD", "?", "16", ":", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", "?", "8", ":", "0", ")", ")", "+", "(", "fromreg", "==", "MMIX_ARG_POINTER_REGNUM", "?", "0", ":", "8", ")", ";", "}", "</s>" ]

[ "The", "difference", "between", "the", "(", "imaginary", ")", "frame", "pointer", "and", "the", "stack", "pointer", ".", "Used", "to", "eliminate", "the", "frame", "pointer", "." ]

[ "mmix", "7", "7", "0", "255", "8", "16", "8", "0", "0", "8" ]

mmix4

mmix_initial_elimination_offset

mmix

CPU

GCC

5,614

109

1

[]

[ "<s>", "void", "split_addsi", "(", "rtx", "*", "operands", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "val", ">", "127", "&&", "val", "<=", "255", "&&", "satisfies_constraint_Rcq", "(", "operands", "[", "0", "]", ")", ")", "{", "operands", "[", "3", "]", "=", "operands", "[", "2", "]", ";", "operands", "[", "4", "]", "=", "gen_rtx_PLUS", "(", "SImode", ",", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ";", "}", "else", "{", "operands", "[", "3", "]", "=", "operands", "[", "1", "]", ";", "operands", "[", "4", "]", "=", "gen_rtx_PLUS", "(", "SImode", ",", "operands", "[", "0", "]", ",", "operands", "[", "2", "]", ")", ";", "}", "}", "</s>" ]

[ "Operands", "0", "..", "2", "are", "the", "operands", "of", "a", "addsi", "which", "uses", "a", "12", "bit", "constant", "in", "operand", "2", ",", "but", "which", "would", "require", "a", "LIMM", "because", "of", "operand", "mismatch", ".", "operands", "3", "and", "4", "are", "new", "SET_SRCs", "for", "operands", "0", "." ]

[ "arc", "2", "127", "255", "0", "3", "2", "4", "0", "1", "3", "1", "4", "0", "2" ]

arc

split_addsi

arc

MPU

GCC

5,615

103

1

[]

[ "<s>", "static", "void", "ix86_dwarf_handle_frame_unspec", "(", "const", "char", "*", "label", ",", "rtx", "pattern", ",", "int", "index", ")", "{", "rtx", "unspec", "=", "SET_SRC", "(", "pattern", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", ")", ";", "switch", "(", "index", ")", "{", "case", "UNSPEC_REG_SAVE", ":", "dwarf2out_reg_save_reg", "(", "label", ",", "XVECEXP", "(", "unspec", ",", "0", ",", "0", ")", ",", "SET_DEST", "(", "pattern", ")", ")", ";", "break", ";", "case", "UNSPEC_DEF_CFA", ":", "dwarf2out_def_cfa", "(", "label", ",", "REGNO", "(", "SET_DEST", "(", "pattern", ")", ")", ",", "INTVAL", "(", "XVECEXP", "(", "unspec", ",", "0", ",", "0", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]

[ "Handle", "the", "TARGET_DWARF_HANDLE_FRAME_UNSPEC", "hook", ".", "This", "is", "called", "from", "dwarf2out.c", "to", "emit", "call", "frame", "instructions", "for", "frame-related", "insns", "containing", "UNSPECs", "and", "UNSPEC_VOLATILEs", "." ]

[ "i386", "0", "0", "0", "0" ]

i3863

ix86_dwarf_handle_frame_unspec

i386

CPU

GCC

5,616

101

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "0", "&&", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "PowerPC", "0", "\"relaxInstruction() unimplemented\"" ]

PPCAsmBackend38

relaxInstruction

PowerPC

CPU

LLVM

5,617

22

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "DataTy", "->", "isVectorTy", "(", ")", ")", "{", "unsigned", "VecWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "VecWidth", "!=", "128", ")", "return", "false", ";", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";", "return", "EltWidth", "==", "32", "||", "EltWidth", "==", "16", "||", "EltWidth", "==", "8", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "ARM", "ARM", "128", "32", "16", "8" ]

ARMTargetTransformInfo25

isLegalMaskedLoad

ARM

CPU

LLVM

5,618

76

1

[]

[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'A'", ":", "return", "C_Register", ";", "case", "'f'", ":", "case", "'r'", ":", "case", "'R'", ":", "case", "'l'", ":", "case", "'q'", ":", "case", "'Q'", ":", "case", "'x'", ":", "case", "'y'", ":", "case", "'Y'", ":", "return", "C_RegisterClass", ";", "case", "'e'", ":", "case", "'Z'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "X86", "X86", "X86", "1", "0" ]

X86ISelLowering144

getConstraintType

X86

CPU

LLVM

5,619

95

1

[]

[ "<s>", "static", "rtx", "rs6000_emit_vector_compare_inner", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "mask", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "switch", "(", "code", ")", "{", "default", ":", "break", ";", "case", "GE", ":", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "return", "NULL_RTX", ";", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "case", "ORDERED", ":", "case", "UNORDERED", ":", "case", "UNEQ", ":", "case", "LTGT", ":", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "return", "mask", ";", "}", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Return", "insn", "for", "VSX", "or", "Altivec", "comparisons", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_emit_vector_compare_inner

powerpcspe

CPU

GCC

5,620

105

1

[]

[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "cs", ")", "const", "{", "DecodeStatus", "Result", "=", "DecodeStatus", "::", "Success", ";", "bool", "Complete", "=", "false", ";", "Size", "=", "0", ";", "*", "CurrentBundle", "=", "&", "MI", ";", "MI", "=", "HexagonMCInstrInfo", "::", "createBundle", "(", ")", ";", "while", "(", "Result", "==", "Success", "&&", "!", "Complete", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "HEXAGON_INSTR_SIZE", ")", "return", "MCDisassembler", "::", "Fail", ";", "MCInst", "*", "Inst", "=", "new", "(", "getContext", "(", ")", ")", "MCInst", ";", "Result", "=", "getSingleInstruction", "(", "*", "Inst", ",", "MI", ",", "Bytes", ",", "Address", ",", "os", ",", "cs", ",", "Complete", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "Inst", ")", ")", ";", "Size", "+=", "HEXAGON_INSTR_SIZE", ";", "Bytes", "=", "Bytes", ".", "slice", "(", "HEXAGON_INSTR_SIZE", ")", ";", "}", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "if", "(", "Size", ">", "HEXAGON_MAX_PACKET_SIZE", ")", "return", "MCDisassembler", "::", "Fail", ";", "HexagonMCChecker", "Checker", "(", "getContext", "(", ")", ",", "*", "MCII", ",", "STI", ",", "MI", ",", "*", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "false", ")", ";", "if", "(", "!", "Checker", ".", "check", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "</s>" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon" ]

HexagonDisassembler21

getInstruction

Hexagon

DSP

LLVM

5,621

213

1

[]

[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "doesNotThrow", "(", ")", "||", "UnwindTablesMandatory", ";", "}", "</s>" ]

[ "Return", "whether", "to", "emit", "frame", "moves", "." ]

[ "XCore", "XCore" ]

XCoreRegisterInfo12

needsFrameMoves

XCore

MPU

LLVM

5,622

36

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "RI5CY", "RISCV" ]

RISCVRegisterInfo

getNoPreservedMask

RI5CY

CPU

LLVM

5,623

14

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "static_cast", "<", "VariantKind", ">", "(", "Kind", ")", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "AArch64" ]

AArch64MCExpr14

getKind

AArch64

CPU

LLVM

5,624

16

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "{", "if", "(", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "return", "CSR_XLEN_F64_Interrupt_RegMask", ";", "if", "(", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "return", "CSR_XLEN_F32_Interrupt_RegMask", ";", "if", "(", "Subtarget", ".", "hasStdExtV", "(", ")", ")", "return", "CSR_XLEN_F32_VEC_Interrupt_RegMask", ";", "return", "CSR_Interrupt_RegMask", ";", "}", "if", "(", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "hasStdExtV", "(", ")", ")", "return", "CSR_ILP32F_LP64F_VEC_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "hasStdExtF", "(", ")", ")", "return", "CSR_ILP32F_LP64F_RegMask", ";", "switch", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unrecognized ABI\"", ")", ";", "case", "RISCVABI", "::", "ABI_ILP32", ":", "case", "RISCVABI", "::", "ABI_LP64", ":", "return", "CSR_ILP32_LP64_RegMask", ";", "case", "RISCVABI", "::", "ABI_ILP32F", ":", "case", "RISCVABI", "::", "ABI_LP64F", ":", "return", "CSR_ILP32F_LP64F_RegMask", ";", "case", "RISCVABI", "::", "ABI_ILP32D", ":", "case", "RISCVABI", "::", "ABI_LP64D", ":", "return", "CSR_ILP32D_LP64D_RegMask", ";", "}", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo21

getCallPreservedMask

RISCV

CPU

LLVM

5,625

175

1

[]

[ "<s>", "static", "inline", "bool", "offset_9bit_signed_unscaled_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "const_offset", ";", "return", "(", "offset", ".", "is_constant", "(", "&", "const_offset", ")", "&&", "IN_RANGE", "(", "const_offset", ",", "-", "256", ",", "255", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "." ]

[ "aarch64", "256", "255" ]

aarch645

offset_9bit_signed_unscaled_p

aarch64

CPU

GCC

5,626

38

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "ValidateGV", "(", "GV", ")", ";", "if", "(", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "MCSymbolXCOFF", "*", "GVSym", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "getSymbol", "(", "GV", ")", ")", ";", "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", ")", "{", "emitLinkage", "(", "GV", ",", "GVSym", ")", ";", "return", ";", "}", "SectionKind", "GVKind", "=", "getObjFileLowering", "(", ")", ".", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "if", "(", "!", "GVKind", ".", "isGlobalWriteableData", "(", ")", "&&", "!", "GVKind", ".", "isReadOnly", "(", ")", ")", "report_fatal_error", "(", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"", ")", ";", "MCSectionXCOFF", "*", "Csect", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Csect", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GVKind", ".", "isCommon", "(", ")", "||", "GVKind", ".", "isBSSLocal", "(", ")", ")", "{", "unsigned", "Align", "=", "GV", "->", "getAlignment", "(", ")", "?", "GV", "->", "getAlignment", "(", ")", ":", "DL", ".", "getPreferredAlignment", "(", "GV", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", ")", "OutStreamer", "->", "emitXCOFFLocalCommonSymbol", "(", "OutContext", ".", "getOrCreateSymbol", "(", "GVSym", "->", "getUnqualifiedName", "(", ")", ")", ",", "Size", ",", "GVSym", ",", "Align", ")", ";", "else", "OutStreamer", "->", "emitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Align", ")", ";", "return", ";", "}", "MCSymbol", "*", "EmittedInitSym", "=", "GVSym", ";", "emitLinkage", "(", "GV", ",", "EmittedInitSym", ")", ";", "emitAlignment", "(", "getGVAlignment", "(", "GV", ",", "DL", ")", ",", "GV", ")", ";", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";", "emitGlobalConstant", "(", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "GV", "->", "getInitializer", "(", ")", ")", ";", "}", "</s>" ]

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "PowerPC", "PPC", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]

PPCAsmPrinter112

emitGlobalVariable

PowerPC

CPU

LLVM

5,627

304

1

[]

[ "<s>", "static", "unsigned", "int", "mips_get_compress_mode", "(", "tree", "decl", ")", "{", "unsigned", "int", "flags", ",", "force_on", ";", "flags", "=", "mips_base_compression_flags", ";", "if", "(", "decl", ")", "{", "tree", "parent", "=", "decl_function_context", "(", "decl", ")", ";", "if", "(", "parent", ")", "decl", "=", "parent", ";", "force_on", "=", "mips_get_compress_on_flags", "(", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "if", "(", "force_on", ")", "return", "force_on", ";", "flags", "&=", "~", "mips_get_compress_off_flags", "(", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "}", "return", "flags", ";", "}", "</s>" ]

[ "Return", "the", "compression", "mode", "that", "should", "be", "used", "for", "function", "DECL", ".", "Return", "the", "ambient", "setting", "if", "DECL", "is", "null", "." ]

[ "mips" ]

mips

mips_get_compress_mode

mips

CPU

GCC

5,628

73

1

[]

[ "<s>", "const", "char", "*", "nvptx_output_mov_insn", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "machine_mode", "dst_mode", "=", "GET_MODE", "(", "dst", ")", ";", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "machine_mode", "dst_inner", "=", "(", "GET_CODE", "(", "dst", ")", "==", "SUBREG", "?", "GET_MODE", "(", "XEXP", "(", "dst", ",", "0", ")", ")", ":", "dst_mode", ")", ";", "machine_mode", "src_inner", "=", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", "?", "GET_MODE", "(", "XEXP", "(", "src", ",", "0", ")", ")", ":", "dst_mode", ")", ";", "rtx", "sym", "=", "src", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "CONST", ")", "sym", "=", "XEXP", "(", "XEXP", "(", "sym", ",", "0", ")", ",", "0", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "sym", ")", ")", "{", "if", "(", "SYMBOL_DATA_AREA", "(", "sym", ")", "!=", "DATA_AREA_GENERIC", ")", "return", "\"%.\\tcvta%D1%t0\\t%0, %1;\"", ";", "nvptx_maybe_record_fnsym", "(", "sym", ")", ";", "}", "if", "(", "src_inner", "==", "dst_inner", ")", "return", "\"%.\\tmov%t0\\t%0, %1;\"", ";", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "return", "(", "GET_MODE_CLASS", "(", "dst_inner", ")", "==", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "src_inner", ")", "!=", "MODE_FLOAT", "?", "\"%.\\tmov%t0\\t%0, %1;\"", ":", "\"%.\\tmov.b%T0\\t%0, %1;\"", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "dst_inner", ")", "==", "GET_MODE_SIZE", "(", "src_inner", ")", ")", "{", "if", "(", "GET_MODE_BITSIZE", "(", "dst_mode", ")", "==", "128", "&&", "GET_MODE_BITSIZE", "(", "src_mode", ")", "==", "128", ")", "{", "if", "(", "dst_inner", "==", "V2DImode", "&&", "src_inner", "==", "TImode", ")", "return", "\"%.\\tmov.u64\\t%0.x, %L1;\\n\\t%.\\tmov.u64\\t%0.y, %H1;\"", ";", "else", "if", "(", "dst_inner", "==", "TImode", "&&", "src_inner", "==", "V2DImode", ")", "return", "\"%.\\tmov.u64\\t%L0, %1.x;\\n\\t%.\\tmov.u64\\t%H0, %1.y;\"", ";", "gcc_unreachable", "(", ")", ";", "}", "return", "\"%.\\tmov.b%T0\\t%0, %1;\"", ";", "}", "if", "(", "GET_MODE_BITSIZE", "(", "src_inner", ")", "==", "128", "&&", "GET_MODE_BITSIZE", "(", "src_mode", ")", "==", "64", ")", "return", "\"%.\\tmov.b%T0\\t%0, %1;\"", ";", "return", "\"%.\\tcvt%t0%t1\\t%0, %1;\"", ";", "}", "</s>" ]

[ "Output", "a", "pattern", "for", "a", "move", "instruction", "." ]

[ "nvptx", "0", "0", "0", "0", "\"%.\\tcvta%D1%t0\\t%0, %1;\"", "\"%.\\tmov%t0\\t%0, %1;\"", "\"%.\\tmov%t0\\t%0, %1;\"", "\"%.\\tmov.b%T0\\t%0, %1;\"", "128", "128", "\"%.\\tmov.u64\\t%0.x, %L1;\\n\\t%.\\tmov.u64\\t%0.y, %H1;\"", "\"%.\\tmov.u64\\t%L0, %1.x;\\n\\t%.\\tmov.u64\\t%H0, %1.y;\"", "\"%.\\tmov.b%T0\\t%0, %1;\"", "128", "64", "\"%.\\tmov.b%T0\\t%0, %1;\"", "\"%.\\tcvt%t0%t1\\t%0, %1;\"" ]

nvptx

nvptx_output_mov_insn

nvptx

GPU

GCC

5,629

256

1

[]

[ "<s>", "static", "bool", "loongarch_can_change_mode_class", "(", "machine_mode", ",", "machine_mode", ",", "reg_class_t", "rclass", ")", "{", "return", "!", "reg_classes_intersect_p", "(", "FP_REGS", ",", "rclass", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "loongarch" ]

loongarch

loongarch_can_change_mode_class

loongarch

CPU

GCC

5,630

22

1

[]

[ "<s>", "static", "machine_mode", "promote_arg", "(", "machine_mode", "mode", ",", "bool", "prototyped", ")", "{", "if", "(", "!", "prototyped", "&&", "mode", "==", "SFmode", ")", "mode", "=", "DFmode", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "GET_MODE_SIZE", "(", "SImode", ")", ")", "mode", "=", "SImode", ";", "return", "mode", ";", "}", "</s>" ]

[ "A", "non-memory", "argument", "of", "mode", "MODE", "is", "being", "passed", ",", "determine", "the", "mode", "it", "should", "be", "promoted", "to", ".", "This", "is", "also", "used", "for", "determining", "return", "type", "promotion", "." ]

[ "nvptx" ]

nvptx

promote_arg

nvptx

GPU

GCC

5,631

45

1

[]

[ "<s>", "static", "unsigned", "int", "rest_of_insert_bti", "(", "void", ")", "{", "timevar_push", "(", "TV_MACH_DEP", ")", ";", "rtx", "bti_insn", ";", "rtx_insn", "*", "insn", ";", "basic_block", "bb", ";", "if", "(", "!", "cgraph_node", "::", "get", "(", "cfun", "->", "decl", ")", "->", "only_called_directly_p", "(", ")", ")", "{", "bb", "=", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "next_bb", ";", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "if", "(", "!", "aarch64_pac_insn_p", "(", "get_first_nonnote_insn", "(", ")", ")", ")", "{", "bti_insn", "=", "gen_bti_c", "(", ")", ";", "emit_insn_before", "(", "bti_insn", ",", "insn", ")", ";", "}", "}", "bb", "=", "0", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "(", "LABEL_P", "(", "insn", ")", "&&", "(", "LABEL_PRESERVE_P", "(", "insn", ")", "||", "bb", "->", "flags", "&", "BB_NON_LOCAL_GOTO_TARGET", ")", ")", "||", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_DELETED_LABEL", ")", ")", "{", "bti_insn", "=", "gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "insn", ")", ";", "continue", ";", "}", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "rtx_jump_table_data", "*", "table", ";", "if", "(", "tablejump_p", "(", "insn", ",", "NULL", ",", "&", "table", ")", ")", "{", "rtvec", "vec", "=", "table", "->", "get_labels", "(", ")", ";", "int", "j", ";", "rtx_insn", "*", "label", ";", "for", "(", "j", "=", "GET_NUM_ELEM", "(", "vec", ")", "-", "1", ";", "j", ">=", "0", ";", "--", "j", ")", "{", "label", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "XEXP", "(", "RTVEC_ELT", "(", "vec", ",", "j", ")", ",", "0", ")", ")", ";", "bti_insn", "=", "gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "label", ")", ";", "}", "}", "}", "if", "(", "CALL_P", "(", "insn", ")", "&&", "(", "find_reg_note", "(", "insn", ",", "REG_SETJMP", ",", "NULL", ")", ")", ")", "{", "bti_insn", "=", "gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "insn", ")", ";", "continue", ";", "}", "}", "}", "timevar_pop", "(", "TV_MACH_DEP", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "is", "implemented", "as", "a", "late", "RTL", "pass", "that", "runs", "before", "branch", "shortening", "and", "does", "the", "following", "." ]

[ "aarch64", "0", "1", "0", "0", "0" ]

aarch64-bti-insert2

rest_of_insert_bti

aarch64

CPU

GCC

5,632

316

1

[]

[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "{", "bool", "isSub", "=", "NumBytes", "<", "0", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "unsigned", "Opc", "=", "isSub", "?", "getSUBriOpcode", "(", "Is64Bit", ",", "Offset", ")", ":", "getADDriOpcode", "(", "Is64Bit", ",", "Offset", ")", ";", "uint64_t", "Chunk", "=", "(", "1LL", "<<", "31", ")", "-", "1", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "if", "(", "ThisVal", "==", "(", "Is64Bit", "?", "8", ":", "4", ")", ")", "{", "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ":", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64Bit", ")", ";", "if", "(", "Reg", ")", "{", "Opc", "=", "isSub", "?", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ":", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "isSub", ")", "|", "getUndefRegState", "(", "isSub", ")", ")", ";", "Offset", "-=", "ThisVal", ";", "continue", ";", "}", "}", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}", "</s>" ]

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "X86", "0", "1LL", "31", "1", "8", "4", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::POP64r", "X86::POP32r", "3" ]

X86FrameLowering45

emitSPUpdate

X86

CPU

LLVM

5,633

275

1

[]

[ "<s>", "const", "char", "*", "AMDGPUCFGPerform", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMD IL Control Flow Graph structurizer Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"AMD IL Control Flow Graph structurizer Pass\"" ]

AMDILCFGStructurizer16

getPassName

R600

GPU

LLVM

5,634

14

1

[]

[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", ".", "attr", ";", "const", "char", "*", "attr_string", "=", "\"\"", ";", "if", "(", "type", "==", "NULL_TREE", ")", "return", ";", "gcc_assert", "(", "name", "!=", "NULL", ")", ";", "gcc_assert", "(", "IN_RANGE", "(", "(", "int", ")", "code", ",", "0", ",", "(", "int", ")", "RS6000_BUILTIN_COUNT", ")", ")", ";", "if", "(", "rs6000_builtin_decls", "[", "(", "int", ")", "code", "]", ")", "fatal_error", "(", "input_location", ",", "\"internal error: builtin function %qs already processed\"", ",", "name", ")", ";", "rs6000_builtin_decls", "[", "(", "int", ")", "code", "]", "=", "t", "=", "add_builtin_function", "(", "name", ",", "type", ",", "(", "int", ")", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "(", "classify", "&", "RS6000_BTC_CONST", ")", "!=", "0", ")", "{", "TREE_READONLY", "(", "t", ")", "=", "1", ";", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", const\"", ";", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_PURE", ")", "!=", "0", ")", "{", "DECL_PURE_P", "(", "t", ")", "=", "1", ";", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", pure\"", ";", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_FP", ")", "!=", "0", ")", "{", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "if", "(", "flag_rounding_math", ")", "{", "DECL_PURE_P", "(", "t", ")", "=", "1", ";", "DECL_IS_NOVOPS", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", fp, pure\"", ";", "}", "else", "{", "TREE_READONLY", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", fp, const\"", ";", "}", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_ATTR_MASK", ")", "!=", "0", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "\"rs6000_builtin, code = %4d, %s%s\\n\"", ",", "(", "int", ")", "code", ",", "name", ",", "attr_string", ")", ";", "}", "</s>" ]

[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]

[ "rs6000", "\"\"", "0", "\"internal error: builtin function %qs already processed\"", "0", "1", "1", "\", const\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]

rs6000-call

def_builtin

rs6000

CPU

GCC

5,635

275

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAMDGPULowerIntrinsicsPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "&", "TM", ")", ")", ")", ";", "}", "addPass", "(", "createAMDGPUOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAMDGPUAliasAnalysis", ")", "{", "addPass", "(", "createAMDGPUAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AMDGPUAAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine30

addIRPasses

AMDGPU

GPU

LLVM

5,636

234

1

[]

[ "<s>", "void", "sparc_emit_fixunsdi", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ",", "limit", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg", "(", "mode", ",", "operands", "[", "1", "]", ")", ";", "rtx_code_label", "*", "neglab", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "limit", "=", "gen_reg_rtx", "(", "mode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "limit", ",", "const_double_from_real_value", "(", "REAL_VALUE_ATOF", "(", "\"9223372036854775808.0\"", ",", "mode", ")", ",", "mode", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "limit", ",", "GE", ",", "NULL_RTX", ",", "mode", ",", "0", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "out", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "in", ")", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "f0", ",", "gen_rtx_MINUS", "(", "mode", ",", "in", ",", "limit", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "i0", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "f0", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_movdi", "(", "i1", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_ashldi3", "(", "i1", ",", "i1", ",", "GEN_INT", "(", "63", ")", ")", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "out", ",", "i0", ",", "i1", ")", ")", ";", "emit_label", "(", "donelab", ")", ";", "}", "</s>" ]

[ "Generate", "an", "FP", "to", "unsigned", "DImode", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]

[ "sparc", "0", "1", "\"9223372036854775808.0\"", "0", "63" ]

sparc

sparc_emit_fixunsdi

sparc

CPU

GCC

5,637

238

1

[]

[ "<s>", "static", "int", "frv_compare_insns", "(", "const", "void", "*", "first", ",", "const", "void", "*", "second", ")", "{", "const", "rtx", "*", "insn1", "=", "first", ",", "*", "insn2", "=", "second", ";", "return", "frv_insn_unit", "(", "*", "insn1", ")", "-", "frv_insn_unit", "(", "*", "insn2", ")", ";", "}", "</s>" ]

[ "Compare", "two", "instructions", "by", "their", "frv_insn_unit", "." ]

[ "frv" ]

frv2

frv_compare_insns

frv

VLIW

GCC

5,638

41

1

[]

[ "<s>", "int", "ix86_use_fcomi_compare", "(", "enum", "rtx_code", "code", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "swapped_code", "=", "swap_condition", "(", "code", ")", ";", "return", "(", "(", "ix86_fp_comparison_cost", "(", "code", ")", "==", "ix86_fp_comparison_fcomi_cost", "(", "code", ")", ")", "||", "(", "ix86_fp_comparison_cost", "(", "swapped_code", ")", "==", "ix86_fp_comparison_fcomi_cost", "(", "swapped_code", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "should", "use", "an", "FCOMI", "instruction", "for", "this", "fp", "comparison", "." ]

[ "i386" ]

i3863

ix86_use_fcomi_compare

i386

CPU

GCC

5,639

46

1

[]

[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI", "==", "MBB", ".", "begin", "(", ")", ")", "||", "(", "!", "doMergeWithPrevious", "&&", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", ")", "return", "0", ";", "MachineBasicBlock", "::", "iterator", "PI", "=", "doMergeWithPrevious", "?", "prior", "(", "MBBI", ")", ":", "MBBI", ";", "MachineBasicBlock", "::", "iterator", "NI", "=", "doMergeWithPrevious", "?", "0", ":", "llvm", "::", "next", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "int", "Offset", "=", "0", ";", "if", "(", "(", "Opc", "==", "X86", "::", "ADD64ri32", "||", "Opc", "==", "X86", "::", "ADD64ri8", "||", "Opc", "==", "X86", "::", "ADD32ri", "||", "Opc", "==", "X86", "::", "ADD32ri8", ")", "&&", "PI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Offset", "+=", "PI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "else", "if", "(", "(", "Opc", "==", "X86", "::", "SUB64ri32", "||", "Opc", "==", "X86", "::", "SUB64ri8", "||", "Opc", "==", "X86", "::", "SUB32ri", "||", "Opc", "==", "X86", "::", "SUB32ri8", ")", "&&", "PI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Offset", "-=", "PI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "return", "Offset", ";", "}", "</s>" ]

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "X86", "0", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]

X86FrameInfo

mergeSPUpdates

X86

CPU

LLVM

5,640

244

1

[]

[ "<s>", "static", "tree", "v850_handle_data_area_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "v850_data_area", "data_area", ";", "v850_data_area", "area", ";", "tree", "decl", "=", "*", "node", ";", "if", "(", "is_attribute_p", "(", "\"sda\"", ",", "name", ")", ")", "data_area", "=", "DATA_AREA_SDA", ";", "else", "if", "(", "is_attribute_p", "(", "\"tda\"", ",", "name", ")", ")", "data_area", "=", "DATA_AREA_TDA", ";", "else", "if", "(", "is_attribute_p", "(", "\"zda\"", ",", "name", ")", ")", "data_area", "=", "DATA_AREA_ZDA", ";", "else", "gcc_unreachable", "(", ")", ";", "switch", "(", "TREE_CODE", "(", "decl", ")", ")", "{", "case", "VAR_DECL", ":", "if", "(", "current_function_decl", "!=", "NULL_TREE", ")", "{", "error", "(", "\"%Jdata area attributes cannot be specified for \"", "\"local variables\"", ",", "decl", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "case", "FUNCTION_DECL", ":", "area", "=", "v850_get_data_area", "(", "decl", ")", ";", "if", "(", "area", "!=", "DATA_AREA_NORMAL", "&&", "data_area", "!=", "area", ")", "{", "error", "(", "\"data area of %q+D conflicts with previous declaration\"", ",", "decl", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Handle", "a", "``", "sda", "''", ",", "``", "tda", "''", "or", "``", "zda", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "v850", "\"sda\"", "\"tda\"", "\"zda\"", "\"%Jdata area attributes cannot be specified for \"", "\"local variables\"", "\"data area of %q+D conflicts with previous declaration\"" ]

v8503

v850_handle_data_area_attribute

v850

MPU

GCC

5,641

159

1

[]

[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2018 Free Software Foundation, Inc.\\n\"", ")", ";", "printf", "(", "\"@c This is part of the GCC manual.\\n\"", ")", ";", "printf", "(", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", ")", ";", "printf", "(", "\"@c This file is generated automatically using\\n\"", ")", ";", "printf", "(", "\"@c gcc/config/avr/gen-avr-mmcu-texi.c from:\\n\"", ")", ";", "printf", "(", "\"@c gcc/config/avr/avr-arch.h\\n\"", ")", ";", "printf", "(", "\"@c gcc/config/avr/avr-devices.c\\n\"", ")", ";", "printf", "(", "\"@c gcc/config/avr/avr-mcus.def\\n\\n\"", ")", ";", "printf", "(", "\"@c Please do not edit manually.\\n\\n\"", ")", ";", "printf", "(", "\"@table @code\\n\\n\"", ")", ";", "for", "(", "mcu", "=", "avr_mcu_types", ";", "mcu", "->", "name", ";", "mcu", "++", ")", "{", "if", "(", "mcu", "->", "macro", "==", "NULL", ")", "{", "arch_id", "=", "mcu", "->", "arch_id", ";", "print_mcus", "(", "n_mcus", ")", ";", "n_mcus", "=", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "sizeof", "(", "avr_texinfo", ")", "/", "sizeof", "(", "*", "avr_texinfo", ")", ";", "i", "++", ")", "if", "(", "arch_id", "==", "avr_texinfo", "[", "i", "]", ".", "arch_id", ")", "printf", "(", "\"@item %s\\n%s\\n\"", ",", "mcu", "->", "name", ",", "avr_texinfo", "[", "i", "]", ".", "texinfo", ")", ";", "}", "else", "if", "(", "arch_id", "==", "(", "enum", "avr_arch_id", ")", "mcu", "->", "arch_id", ")", "{", "mcu_name", "[", "n_mcus", "++", "]", "=", "mcu", "->", "name", ";", "}", "}", "print_mcus", "(", "n_mcus", ")", ";", "printf", "(", "\"@end table\\n\"", ")", ";", "return", "EXIT_SUCCESS", ";", "}", "</s>" ]

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "avr", "0", "\"@c Copyright (C) 2012-2018 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-texi.c from:\\n\"", "\"@c gcc/config/avr/avr-arch.h\\n\"", "\"@c gcc/config/avr/avr-devices.c\\n\"", "\"@c gcc/config/avr/avr-mcus.def\\n\\n\"", "\"@c Please do not edit manually.\\n\\n\"", "\"@table @code\\n\\n\"", "0", "0", "\"@item %s\\n%s\\n\"", "\"@end table\\n\"" ]

gen-avr-mmcu-texi5

main

avr

MPU

GCC

5,642

203

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "MVT", "Ty", "=", "N0", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Ty", ".", "isScalarInteger", "(", ")", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "||", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "OR", ")", ")", "{", "auto", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "1", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "1", ")", ")", ";", "if", "(", "C1", "&&", "C2", ")", "{", "APInt", "C1Int", "=", "C1", "->", "getAPIntValue", "(", ")", ";", "APInt", "ShiftedC1Int", "=", "C1Int", "<<", "C2", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isLegalAddImmediate", "(", "ShiftedC1Int", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isLegalAddImmediate", "(", "C1Int", ".", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "int", "C1Cost", "=", "RISCVMatInt", "::", "getIntMatCost", "(", "C1Int", ",", "Ty", ".", "getSizeInBits", "(", ")", ",", "Subtarget", ".", "is64Bit", "(", ")", ")", ";", "int", "ShiftedC1Cost", "=", "RISCVMatInt", "::", "getIntMatCost", "(", "ShiftedC1Int", ",", "Ty", ".", "getSizeInBits", "(", ")", ",", "Subtarget", ".", "is64Bit", "(", ")", ")", ";", "if", "(", "C1Cost", "<", "ShiftedC1Cost", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "RISCV", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]

RISCVISelLowering36

isDesirableToCommuteWithShift

RISCV

CPU

LLVM

5,643

213

1

[]

[ "<s>", "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "8", ";", "}", "</s>" ]

[ "The", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "." ]

[ "Cpu0", "8" ]

Cpu0Subtarget

stackAlignment

Cpu0

CPU

LLVM

5,644

10

1

[]

[ "<s>", "CCAssignFn", "*", "MipsTargetLowering", "::", "CCAssignFnForCall", "(", ")", "const", "{", "return", "CC_Mips", ";", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelLowering10

CCAssignFnForCall

Mips

CPU

LLVM

5,645

13

1

[]

[ "<s>", "const", "LanaiRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Lanai", "Lanai" ]

LanaiSubtarget

getRegisterInfo

Lanai

CPU

LLVM

5,646

18

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'c'", ":", "break", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "1", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "1", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "break", ";", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "O", "<<", "\"i\"", ";", "return", "false", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"" ]

PPCAsmPrinter (2)

PrintAsmOperand

PowerPC

CPU

LLVM

5,647

166

1

[]

[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ADDE", ":", "return", "performADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "Val", "=", "performANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "ISD", "::", "SUBE", ":", "return", "performSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "performMULCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "this", ")", ";", "case", "ISD", "::", "SHL", ":", "return", "performSHLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SRA", ":", "return", "performSRACombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SRL", ":", "return", "performSRLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "performVSELECTCombine", "(", "N", ",", "DAG", ")", ";", "case", "ISD", "::", "XOR", ":", "Val", "=", "performXORCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "ISD", "::", "SETCC", ":", "Val", "=", "performSETCCCombine", "(", "N", ",", "DAG", ")", ";", "break", ";", "}", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "Val", ";", "return", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";", "}", "</s>" ]

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::ADDE", "ISD::AND", "ISD::SUBE", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "Mips" ]

MipsSEISelLowering61

PerformDAGCombine

Mips

CPU

LLVM

5,648

227

1

[]

[ "<s>", "static", "bool", "microblaze_valid_base_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "if", "(", "!", "strict", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "microblaze_regno_ok_for_base_p", "(", "REGNO", "(", "x", ")", ",", "strict", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "the", "given", "mode", ".", "Allow", "only", "hard", "registers", "if", "STRICT", "." ]

[ "microblaze" ]

microblaze

microblaze_valid_base_register_p

microblaze

MPU

GCC

5,649

55

1

[]

[ "<s>", "static", "void", "segv_crash_handler", "(", "int", "sig", "ATTRIBUTE_UNUSED", ")", "{", "internal_error", "(", "\"Segmentation Fault (code)\"", ")", ";", "}", "</s>" ]

[ "On", "Darwin/powerpc", ",", "hitting", "the", "stack", "limit", "turns", "into", "a", "SIGSEGV", ".", "This", "code", "detects", "the", "difference", "between", "hitting", "the", "stack", "limit", "and", "a", "true", "wild", "pointer", "dereference", "by", "looking", "at", "the", "instruction", "that", "faulted", ";", "only", "a", "few", "kinds", "of", "instruction", "are", "used", "to", "access", "below", "the", "previous", "bottom", "of", "the", "stack", "." ]

[ "powerpcspe", "\"Segmentation Fault (code)\"" ]

host-darwin

segv_crash_handler

powerpcspe

CPU

GCC

5,650

15

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getPrefetchDistance", "(", ")", "const", "{", "return", "ST", ".", "getL1PrefetchDistance", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo

getPrefetchDistance

Hexagon

DSP

LLVM

5,651

16

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "CSKY", "\"Invalid type access!\"" ]

CSKYAsmParser

getReg

CSKY

CPU

LLVM

5,652

22

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "getRelaxedOpcodeBranch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true", ";", "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "unsigned", "RelaxableOp", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "1", ";", "if", "(", "Inst", ".", "getOperand", "(", "RelaxableOp", ")", ".", "isExpr", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "X86", "X86", "1" ]

X86AsmBackend (2)3

mayNeedRelaxation

X86

CPU

LLVM

5,653

83

1

[]

[ "<s>", "void", "Z80oldRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "II", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "II", ")", ";", "MRI", ".", "setRegClass", "(", "BaseReg", ",", "&", "Z80old", "::", "IR16RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Z80old", "::", "LD88ro", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "unsigned", "CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Z80old", "::", "IR16RegClass", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Z80old", "::", "OR16RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CopyReg", ")", ".", "addReg", "(", "getFrameRegister", "(", "MF", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Z80old", "::", "LD16ri", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Z80old", "::", "ADD16ao", ")", ",", "BaseReg", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "</s>" ]

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "Z80old", "Z80old", "Z80old::IR16RegClass", "Z80old::LD88ro", "Z80old::IR16RegClass", "Z80old::OR16RegClass", "Z80old::LD16ri", "Z80old::ADD16ao" ]

Z80oldRegisterInfo

materializeFrameBaseRegister

Z80old

MPU

LLVM

5,654

236

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "if", "(", "selectG_AND_OR_XOR", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectG_ADD_SUB", "(", "I", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC", ":", "return", "selectG_INTRINSIC", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "return", "selectG_INTRINSIC_W_SIDE_EFFECTS", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "if", "(", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "if", "(", "selectG_SZA_EXT", "(", "I", ")", ")", "{", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":", "return", "selectG_FRAME_INDEX", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FENCE", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "AMDGPU", "::", "ATOMIC_FENCE", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::ATOMIC_FENCE" ]

AMDGPUInstructionSelector3

select

AMDGPU

GPU

LLVM

5,655

434

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "MOVZWi", ":", "case", "AArch64", "::", "MOVZXi", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "3", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", "&&", "\"invalid MOVZi operands\"", ")", ";", "return", "true", ";", "}", "break", ";", "case", "AArch64", "::", "ANDWri", ":", "return", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "WZR", ";", "case", "AArch64", "::", "ANDXri", ":", "return", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", ";", "case", "TargetOpcode", "::", "COPY", ":", "return", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "WZR", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]

[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "AArch64::ANDWri", "1", "AArch64::WZR", "AArch64::ANDXri", "1", "AArch64::XZR", "1", "AArch64::WZR" ]

AArch64InstrInfo1

isGPRZero

AArch64

CPU

LLVM

5,656

166

1

[]

[ "<s>", "static", "bool", "alpha_secondary_memory_needed", "(", "machine_mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ")", "{", "return", "(", "!", "TARGET_FIX", "&&", "(", "(", "class1", "==", "FLOAT_REGS", "&&", "class2", "!=", "FLOAT_REGS", ")", "||", "(", "class2", "==", "FLOAT_REGS", "&&", "class1", "!=", "FLOAT_REGS", ")", ")", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED", ".", "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", "unless", "the", "FIX", "extension", "is", "available", "." ]

[ "alpha" ]

alpha

alpha_secondary_memory_needed

alpha

MPU

GCC

5,657

42

1

[]

[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "HALF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ONE_INT", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "NEG_HALF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "NEG_ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PV_X", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ALU_LITERAL_X", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ALU_CONST", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PREDICATE_BIT", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_OFF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_ZERO", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "AMDGPU", "::", "R600_AddrRegClass", ".", "begin", "(", ")", ",", "E", "=", "AMDGPU", "::", "R600_AddrRegClass", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "TII", "->", "reserveIndirectRegisters", "(", "Reserved", ",", "MF", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "AMDGPU", "R600", "R600", "R600", "AMDGPU::ZERO", "AMDGPU::HALF", "AMDGPU::ONE", "AMDGPU::ONE_INT", "AMDGPU::NEG_HALF", "AMDGPU::NEG_ONE", "AMDGPU::PV_X", "AMDGPU::ALU_LITERAL_X", "AMDGPU::ALU_CONST", "AMDGPU::PREDICATE_BIT", "AMDGPU::PRED_SEL_OFF", "AMDGPU::PRED_SEL_ZERO", "AMDGPU::PRED_SEL_ONE", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::R600_AddrRegClass", "AMDGPU::R600_AddrRegClass" ]

R600RegisterInfo (2)

getReservedRegs

AMDGPU

GPU

LLVM

5,658

224

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")", "return", "false", ";", "return", "(", "Index", "==", "0", "||", "Index", "==", "ResVT", ".", "getVectorMinNumElements", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]

[ "AArch64", "AArch64", "ISD::EXTRACT_SUBVECTOR", "0" ]

AArch64ISelLowering45

isExtractSubvectorCheap

AArch64

CPU

LLVM

5,659

47

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "ix86_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "DFmode", ")", "return", "64", ";", "if", "(", "ALIGN_MODE_128", "(", "mode", ")", ")", "return", "MAX", "(", "128", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ";", "return", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", "." ]

[ "i386", "64", "128" ]

i386

ix86_static_rtx_alignment

i386

CPU

GCC

5,660

42

1

[]

[ "<s>", "int", "sparc_flat_epilogue_delay_slots", "(", ")", "{", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "(", "void", ")", "sparc_flat_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "current_frame_info", ".", "total_size", "==", "0", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]

[ "Define", "the", "number", "of", "delay", "slots", "needed", "for", "the", "function", "epilogue", ".", "On", "the", "sparc", ",", "we", "need", "a", "slot", "if", "either", "no", "stack", "has", "been", "allocated", ",", "or", "the", "only", "register", "saved", "is", "the", "return", "register", "." ]

[ "sparc", "0", "1", "0" ]

sparc2

sparc_flat_epilogue_delay_slots

sparc

CPU

GCC

5,661

37

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMCAsmBackend1

createObjectWriter

SystemZ

CPU

LLVM

5,662

24

1

[]

[ "<s>", "bool", "AVRAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AVR", "::", "fixup_7_pcrel", ":", "case", "AVR", "::", "fixup_13_pcrel", ":", "case", "AVR", "::", "fixup_call", ":", "return", "true", ";", "}", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "AVR", "AVR", "AVR::fixup_7_pcrel", "AVR::fixup_13_pcrel", "AVR::fixup_call" ]

AVRAsmBackend

shouldForceRelocation

AVR

MPU

LLVM

5,663

58

1

[]

[ "<s>", "static", "rtx", "nvptx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "doing_call", ")", "return", "gen_rtx_REG", "(", "mode", ",", "NVPTX_RETURN_REGNUM", ")", ";", "return", "gen_reg_rtx", "(", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "nvptx" ]

nvptx3

nvptx_libcall_value

nvptx

GPU

GCC

5,664

34

1

[]

[ "<s>", "static", "rtx_insn", "*", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "*", ">", "&", "constraints", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "SImode", ",", "TA_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "TA_REGNUM", ")", ";", "return", "NULL", ";", "}", "</s>" ]

[ "Miscellaneous", "Parameters", "." ]

[ "nds32" ]

nds325

nds32_md_asm_adjust

nds32

CPU

GCC

5,665

66

1

[]

[ "<s>", "bool", "AMDGPUAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", "%", "4", ")", ";", "Count", "/=", "4", ";", "const", "uint32_t", "Encoded_S_NOP_0", "=", "0xbf800000", ";", "for", "(", "uint64_t", "I", "=", "0", ";", "I", "!=", "Count", ";", "++", "I", ")", "OW", "->", "write32", "(", "Encoded_S_NOP_0", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "AMDGPU", "AMDGPU", "4", "4", "0xbf800000", "0" ]

AMDGPUAsmBackend11

writeNopData

AMDGPU

GPU

LLVM

5,666

58

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "false", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "CRSpilled", "=", "false", ";", "MachineInstrBuilder", "CRMIB", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "PPC", "::", "VRSAVE", "&&", "!", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "continue", ";", "bool", "IsCRField", "=", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::", "CR4", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "bool", "IsLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "IsLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "CRSpilled", "&&", "IsCRField", ")", "{", "CRMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "continue", ";", "}", "if", "(", "IsCRField", ")", "{", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "{", "FuncInfo", "->", "addMustSaveCR", "(", "Reg", ")", ";", "}", "else", "{", "CRSpilled", "=", "true", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "CRMIB", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "MFCR", ")", ",", "PPC", "::", "R12", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "CRMIB", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "addFrameReference", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "STW", ")", ")", ".", "addReg", "(", "PPC", "::", "R12", ",", "getKillRegState", "(", "true", ")", ")", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ")", ")", ";", "}", "}", "else", "{", "if", "(", "CSI", "[", "i", "]", ".", "isSpilledToReg", "(", ")", ")", "{", "NumPESpillVSR", "++", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "MTVSRD", ")", ",", "CSI", "[", "i", "]", ".", "getDstReg", "(", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "!", "IsLiveIn", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "}", "}", "return", "true", ";", "}", "</s>" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

[ "PowerPC", "PPC", "PPC", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR4", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12", "PPC::MTVSRD" ]

PPCFrameLowering33

spillCalleeSavedRegisters

PowerPC

CPU

LLVM

5,667

438

1

[]

[ "<s>", "void", "MipsInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "LowercaseString", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Mips", "Mips" ]

MipsInstPrinter35

printRegName

Mips

CPU

LLVM

5,668

27

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ")", ";", "addPass", "(", "createHexagonBranchRelaxation", "(", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "createHexagonGenMux", "(", ")", ")", ";", "addPass", "(", "createHexagonPacketizer", "(", ")", ",", "false", ")", ";", "}", "if", "(", "EnableVectorPrint", ")", "addPass", "(", "createHexagonVectorPrint", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonCallFrameInformation", "(", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine13

addPreEmitPass

Hexagon

DSP

LLVM

5,669

101

1

[]

[ "<s>", "SDValue", "NyuziTargetLowering", "::", "getAddr", "(", "const", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "SDValue", "GPReg", "=", "DAG", ".", "getRegister", "(", "Nyuzi", "::", "GP_REG", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Wrapper", "=", "DAG", ".", "getNode", "(", "NyuziISD", "::", "GOT_ADDR", ",", "DL", ",", "Ty", ",", "GPReg", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Nyuzi", "::", "MO_GOT", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Wrapper", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "else", "{", "SDValue", "Hi", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Nyuzi", "::", "MO_ABS_HI", ")", ";", "SDValue", "Lo", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Nyuzi", "::", "MO_ABS_LO", ")", ";", "SDValue", "MoveHi", "=", "DAG", ".", "getNode", "(", "NyuziISD", "::", "MOVEHI", ",", "DL", ",", "MVT", "::", "i32", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "NyuziISD", "::", "ORLO", ",", "DL", ",", "MVT", "::", "i32", ",", "MoveHi", ",", "Lo", ")", ";", "}", "}", "</s>" ]

[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi::GP_REG", "MVT::i32", "NyuziISD::GOT_ADDR", "Nyuzi::MO_GOT", "Nyuzi::MO_ABS_HI", "Nyuzi::MO_ABS_LO", "NyuziISD::MOVEHI", "MVT::i32", "NyuziISD::ORLO", "MVT::i32" ]

NyuziISelLowering

getAddr

Nyuzi

GPU

LLVM

5,670

194

1

[]

[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "}", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Lanai", "Lanai", "ISD::InputArg", "\"Unsupported calling convention\"" ]

LanaiISelLowering1

LowerFormalArguments

Lanai

CPU

LLVM

5,671

86

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(", ")", ";", "switch", "(", "opc", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADDE", ":", "return", "PerformADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SUBE", ":", "return", "PerformSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM" ]

MipsISelLowering36

PerformDAGCombine

Mips

CPU

LLVM

5,672

104

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpart", "(", "V2DImode", ",", "dest", ")", ";", "source", "=", "adjust_address", "(", "source", ",", "V2DImode", ",", "0", ")", ";", "}", "rtx", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "dest", ")", ":", "dest", ";", "rs6000_emit_le_vsx_permute", "(", "tmp", ",", "source", ",", "mode", ")", ";", "rs6000_emit_le_vsx_permute", "(", "dest", ",", "tmp", ",", "mode", ")", ";", "}", "</s>" ]

[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", "and", "xxpermdi", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_emit_le_vsx_load

rs6000

CPU

GCC

5,673

82

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "SUBSWrr", ":", "case", "AArch64", "::", "SUBSWrs", ":", "case", "AArch64", "::", "SUBSWrx", ":", "case", "AArch64", "::", "SUBSXrr", ":", "case", "AArch64", "::", "SUBSXrs", ":", "case", "AArch64", "::", "SUBSXrx", ":", "case", "AArch64", "::", "ADDSWrr", ":", "case", "AArch64", "::", "ADDSWrs", ":", "case", "AArch64", "::", "ADDSWrx", ":", "case", "AArch64", "::", "ADDSXrr", ":", "case", "AArch64", "::", "ADDSXrs", ":", "case", "AArch64", "::", "ADDSXrx", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "0", ";", "return", "true", ";", "case", "AArch64", "::", "SUBSWri", ":", "case", "AArch64", "::", "ADDSWri", ":", "case", "AArch64", "::", "SUBSXri", ":", "case", "AArch64", "::", "ADDSXri", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "0", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "!=", "0", ")", ";", "return", "true", ";", "case", "AArch64", "::", "ANDSWri", ":", "case", "AArch64", "::", "ANDSXri", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "0", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "(", "AArch64_AM", "::", "decodeLogicalImmediate", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ",", "MI", "->", "getOpcode", "(", ")", "==", "AArch64", "::", "ANDSWri", "?", "32", ":", "64", ")", "!=", "0", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpValue", "." ]

[ "AArch64", "AArch64", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", "AArch64::SUBSWri", "AArch64::ADDSWri", "AArch64::SUBSXri", "AArch64::ADDSXri", "1", "0", "0", "2", "0", "AArch64::ANDSWri", "AArch64::ANDSXri", "1", "0", "0", "AArch64_AM::decodeLogicalImmediate", "2", "AArch64::ANDSWri", "32", "64", "0" ]

AArch64InstrInfo1

analyzeCompare

AArch64

CPU

LLVM

5,674

277

1

[]

[ "<s>", "void", "LanaiFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "LanaiRegisterInfo", "*", "LRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "Align", "StackAlign", "=", "LRI", "->", "needsStackRealignment", "(", "MF", ")", "?", "MFI", ".", "getMaxAlign", "(", ")", ":", "getStackAlign", "(", ")", ";", "unsigned", "MaxCallFrameSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "MaxCallFrameSize", "=", "alignTo", "(", "MaxCallFrameSize", ",", "StackAlign", ")", ";", "MFI", ".", "setMaxCallFrameSize", "(", "MaxCallFrameSize", ")", ";", "if", "(", "!", "(", "hasReservedCallFrame", "(", "MF", ")", "&&", "MFI", ".", "adjustsStack", "(", ")", ")", ")", "FrameSize", "+=", "MaxCallFrameSize", ";", "FrameSize", "=", "alignTo", "(", "FrameSize", ",", "StackAlign", ")", ";", "MFI", ".", "setStackSize", "(", "FrameSize", ")", ";", "}", "</s>" ]

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiFrameLowering2

determineFrameLayout

Lanai

CPU

LLVM

5,675

131

1

[]

[ "<s>", "void", "VEAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "MCInst", "TmpInst", ";", "LowerVEMachineInstrToMCInst", "(", "&", "*", "I", ",", "TmpInst", ",", "*", "this", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "VE", "VE", "VE" ]

VEAsmPrinter1

EmitInstruction

VE

CPU

LLVM

5,676

101

1

[]

[ "<s>", "unsigned", "PIC16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PIC16", "::", "movf", "&&", "MI", "->", "getOperand", "(", "0", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "1", ")", ".", "isSymbol", "(", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

[ "PIC16", "PIC16", "PIC16::movf", "0", "1", "1", "0", "0" ]

PIC16InstrInfo

isLoadFromStackSlot

PIC16

MPU

LLVM

5,677

81

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "compute_current_alignment", "(", "unsigned", "HOST_WIDE_INT", "base_align", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "offset", "==", "0", ")", "return", "base_align", ";", "return", "MIN", "(", "base_align", ",", "offset", "&", "-", "offset", ")", ";", "}", "</s>" ]

[ "Compute", "the", "alignment", "of", "pointer+OFFSET", "where", "the", "original", "alignment", "of", "pointer", "was", "BASE_ALIGN", "." ]

[ "rs6000", "0" ]

rs6000-string

compute_current_alignment

rs6000

CPU

GCC

5,678

35

1

[]

[ "<s>", "bool", "AArch64DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected asm memory constraint\"", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TRI", "->", "getPointerRegClass", "(", "*", "MF", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "TRC", "->", "getID", "(", ")", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ",", "0", ")", ";", "OutOps", ".", "push_back", "(", "NewOp", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "AArch64", "AArch64", "\"Unexpected asm memory constraint\"", "MVT::i64", "0" ]

AArch64ISelDAGToDAG1

SelectInlineAsmMemoryOperand

AArch64

CPU

LLVM

5,679

144

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "if", "(", "const", "MCOperandInfo", "*", "OpInfo", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "1", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "AMDGPU", "::", "AV_64RegClassID", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "AMDGPU", "::", "AV_32RegClassID", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", "||", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";", "}", "}", "return", ";", "}", "int", "NoRetAtomicOp", "=", "AMDGPU", "::", "getAtomicNoRetOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "1", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "0", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "0", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "1", ",", "0", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "EXTRACT_SUBREG", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "0", ")", ")", ")", "{", "unsigned", "Def", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "0", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "IMPLICIT_DEF", ")", ",", "Def", ")", ";", "}", "return", ";", "}", "}", "</s>" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::AV_64RegClassID", "AMDGPU::AV_32RegClassID", "1", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0", "0", "AMDGPU::IMPLICIT_DEF" ]

SIISelLowering11

AdjustInstrPostInstrSelection

AMDGPU

GPU

LLVM

5,680

483

1

[]

[ "<s>", "static", "bool", "rs6000_slow_unaligned_access", "(", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "return", "(", "STRICT_ALIGNMENT", "||", "(", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", "&&", "(", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "mode", ")", "&&", "align", "<", "32", ")", "||", "(", "(", "VECTOR_MODE_P", "(", "mode", ")", "||", "VECTOR_ALIGNMENT_P", "(", "mode", ")", ")", "&&", "(", "int", ")", "align", "<", "VECTOR_ALIGN", "(", "mode", ")", ")", ")", ")", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SLOW_UNALIGNED_ACCESS", ".", "Altivec", "vector", "memory", "instructions", "simply", "ignore", "the", "low", "bits", ";", "VSX", "memory", "instructions", "are", "aligned", "to", "4", "or", "8", "bytes", "." ]

[ "rs6000", "32" ]

rs6000

rs6000_slow_unaligned_access

rs6000

CPU

GCC

5,681

60

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::", "CR4", ")", "{", "FrameIdx", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "getCRSpillFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC" ]

PPCRegisterInfo94

hasReservedSpillSlot

PowerPC

CPU

LLVM

5,682

77

1

[]

[ "<s>", "static", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "rtx", "reg", ",", "rtx", "picreg", ")", "{", "rtx", "addr", "=", "orig", ";", "rtx", "new_rtx", "=", "orig", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "{", "int", "unspec", "=", "UNSPEC_LOAD_GOT", ";", "rtx", "tmp", ";", "if", "(", "reg", "==", "0", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "if", "(", "flag_pic", "==", "2", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "else", "tmp", "=", "reg", ";", "emit_insn", "(", "gen_movsi_gotoff_high", "(", "tmp", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_movsi_gotoff_lo_sum", "(", "tmp", ",", "tmp", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_load_got_gotoff", "(", "reg", ",", "picreg", ",", "tmp", ")", ")", ";", "}", "else", "{", "tmp", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "addr", ")", ",", "unspec", ")", ";", "new_rtx", "=", "gen_const_mem", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "picreg", ",", "tmp", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "new_rtx", ")", ";", "}", "if", "(", "picreg", "==", "pic_offset_table_rtx", ")", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "||", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "base", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", ";", "}", "if", "(", "XEXP", "(", "addr", ",", "0", ")", "==", "picreg", ")", "return", "orig", ";", "if", "(", "reg", "==", "0", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "base", "=", "legitimize_pic_address", "(", "XEXP", "(", "addr", ",", "0", ")", ",", "reg", ",", "picreg", ")", ";", "addr", "=", "legitimize_pic_address", "(", "XEXP", "(", "addr", ",", "1", ")", ",", "base", "==", "reg", "?", "NULL_RTX", ":", "reg", ",", "picreg", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST_INT", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "addr", ")", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "CONSTANT_P", "(", "XEXP", "(", "addr", ",", "1", ")", ")", ")", "{", "base", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "XEXP", "(", "addr", ",", "0", ")", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "}", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "addr", ")", ";", "}", "return", "new_rtx", ";", "}", "</s>" ]

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonzero", ",", "otherwise", "we", "allocate", "register", "(", "s", ")", "as", "necessary", "." ]

[ "c6x", "0", "2", "1", "1", "0", "0", "0", "0", "1", "1", "0", "1" ]

c6x

legitimize_pic_address

c6x

VLIW

GCC

5,683

404

1

[]

[ "<s>", "bool", "arc_can_use_return_insn", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_info", ".", "total_size", "==", "0", "&&", "!", "ARC_INTERRUPT_P", "(", "arc_compute_function_type", "(", "cfun", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "arc", "0" ]

arc

arc_can_use_return_insn

arc

MPU

GCC

5,684

31

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRB", ")", ";", "const", "unsigned", "TlsOffset", "=", "0x48", ";", "Module", "*", "M", "=", "IRB", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Function", "*", "ThreadPointerFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "thread_pointer", ")", ";", "return", "IRB", ".", "CreatePointerCast", "(", "IRB", ".", "CreateConstGEP1_32", "(", "IRB", ".", "CreateCall", "(", "ThreadPointerFunc", ")", ",", "TlsOffset", ")", ",", "Type", "::", "getInt8PtrTy", "(", "IRB", ".", "getContext", "(", ")", ")", "->", "getPointerTo", "(", "0", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "0x48", "Intrinsic::getDeclaration", "Intrinsic::thread_pointer", "0" ]

AArch64ISelLowering (2)

getSafeStackPointerLocation

AArch64

CPU

LLVM

5,685

107

1

[]

[ "<s>", "static", "bool", "branch_needs_nop_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "jump_insn", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "return", "FALSE", ";", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL_AS_INSN", "(", "insn", ")", ")", ";", "while", "(", "insn", ")", "{", "insn", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "!", "insn", "||", "jump_insn", "==", "insn", ")", "return", "TRUE", ";", "if", "(", "!", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "ASM_INPUT", "||", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", ">=", "0", ")", "&&", "get_attr_length", "(", "insn", ")", ">", "0", ")", "break", ";", "}", "return", "FALSE", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "INSN", ",", "a", "forward", "jump", "insn", ",", "needs", "a", "nop", "in", "its", "delay", "slot", ".", "This", "occurs", "when", "INSN", "has", "an", "unfilled", "delay", "slot", "and", "is", "followed", "by", "an", "asm", ".", "Disaster", "can", "occur", "if", "the", "asm", "is", "empty", "and", "the", "jump", "branches", "into", "the", "delay", "slot", ".", "So", ",", "we", "add", "a", "nop", "in", "the", "delay", "slot", "when", "this", "occurs", "." ]

[ "pa", "0", "0" ]

pa

branch_needs_nop_p

pa

CPU

GCC

5,686

95

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "if", "(", "Size", ">=", "16", "&&", "(", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", "||", "(", "(", "DstAlign", "==", "0", "||", "DstAlign", ">=", "16", ")", "&&", "(", "SrcAlign", "==", "0", "||", "SrcAlign", ">=", "16", ")", ")", ")", ")", "{", "if", "(", "Size", ">=", "32", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "256", ")", ")", "{", "return", "MVT", "::", "v32i8", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "128", ")", ")", "return", "MVT", "::", "v16i8", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "||", "Subtarget", ".", "hasX87", "(", ")", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "128", ")", ")", "return", "MVT", "::", "v4f32", ";", "}", "else", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "!", "MemcpyStrSrc", "&&", "Size", ">=", "8", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "8", ")", "return", "MVT", "::", "i64", ";", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "32", "256", "MVT::v32i8", "128", "MVT::v16i8", "128", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering108

getOptimalMemOpType

X86

CPU

LLVM

5,687

232

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM64" ]

ARM64AsmPrinter

getAnalysisUsage

ARM64

CPU

LLVM

5,688

23

1

[]

[ "<s>", "void", "AVRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "!", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", ")", "{", "return", ";", "}", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", "&&", "\"Can only insert epilog into returning blocks\"", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", "-", "AFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "const", "AVRSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", "const", "AVRInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "POPRd", ")", ",", "AVR", "::", "R0", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "OUTARr", ")", ")", ".", "addImm", "(", "0x3f", ")", ".", "addReg", "(", "AVR", "::", "R0", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "POPWRd", ")", ",", "AVR", "::", "R1R0", ")", ";", "}", "if", "(", "!", "FrameSize", ")", "{", "return", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "int", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "AVR", "::", "POPRd", "&&", "Opc", "!=", "AVR", "::", "POPWRd", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "break", ";", "}", "--", "MBBI", ";", "}", "unsigned", "Opcode", ";", "if", "(", "isUInt", "<", "6", ">", "(", "FrameSize", ")", ")", "{", "Opcode", "=", "AVR", "::", "ADIWRdK", ";", "}", "else", "{", "Opcode", "=", "AVR", "::", "SUBIWRdK", ";", "FrameSize", "=", "-", "FrameSize", ";", "}", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "AVR", "::", "R29R28", ")", ".", "addReg", "(", "AVR", "::", "R29R28", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "FrameSize", ")", ";", "MI", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "SPWRITE", ")", ",", "AVR", "::", "SP", ")", ".", "addReg", "(", "AVR", "::", "R29R28", ",", "RegState", "::", "Kill", ")", ";", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AVR", "AVR", "AVR", "AVR", "\"Can only insert epilog into returning blocks\"", "AVR", "AVR", "AVR", "AVR::POPRd", "AVR::R0", "AVR::OUTARr", "0x3f", "AVR::R0", "AVR::POPWRd", "AVR::R1R0", "AVR::POPRd", "AVR::POPWRd", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::R29R28", "AVR::R29R28", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R29R28" ]

AVRFrameLowering

emitEpilogue

AVR

MPU

LLVM

5,689

413

1

[]

[ "<s>", "bool", "AMDGPUSymbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "using", "SymbolInfoTy", "=", "std", "::", "tuple", "<", "uint64_t", ",", "StringRef", ",", "uint8_t", ">", ";", "using", "SectionSymbolsTy", "=", "std", "::", "vector", "<", "SymbolInfoTy", ">", ";", "if", "(", "!", "IsBranch", ")", "{", "return", "false", ";", "}", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "auto", "Result", "=", "std", "::", "find_if", "(", "Symbols", "->", "begin", "(", ")", ",", "Symbols", "->", "end", "(", ")", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "std", "::", "get", "<", "0", ">", "(", "Val", ")", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "std", "::", "get", "<", "2", ">", "(", "Val", ")", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "std", "::", "get", "<", "1", ">", "(", "*", "Result", ")", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]

[ "AMDGPU", "AMDGPU", "0", "2", "1" ]

AMDGPUDisassembler11

tryAddingSymbolicOperand

AMDGPU

GPU

LLVM

5,690

202

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "Functions", ".", "insert", "(", "&", "F", ")", ";", "}", "CallGraphUpdater", "CGUpdater", ";", "BumpPtrAllocator", "Allocator", ";", "AMDGPUInformationCache", "InfoCache", "(", "M", ",", "AG", ",", "Allocator", ",", "nullptr", ",", "*", "TM", ")", ";", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AAAMDFlatWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", ",", "&", "AAPointerInfo", "::", "ID", "}", ")", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "CGUpdater", ",", "&", "Allowed", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "A", ".", "getOrCreateAAFor", "<", "AAUniformWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "if", "(", "!", "AMDGPU", "::", "isEntryFunctionCC", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDFlatWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "}", "}", "}", "ChangeStatus", "Change", "=", "A", ".", "run", "(", ")", ";", "return", "Change", "==", "ChangeStatus", "::", "CHANGED", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]

AMDGPUAttributor1

runOnModule

AMDGPU

GPU

LLVM

5,691

215

1

[]

[ "<s>", "bool", "quad_load_store_p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "bool", "ret", ";", "if", "(", "!", "TARGET_QUAD_MEMORY", ")", "ret", "=", "false", ";", "else", "if", "(", "REG_P", "(", "op0", ")", "&&", "MEM_P", "(", "op1", ")", ")", "ret", "=", "(", "quad_int_reg_operand", "(", "op0", ",", "GET_MODE", "(", "op0", ")", ")", "&&", "quad_memory_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", "&&", "!", "reg_overlap_mentioned_p", "(", "op0", ",", "op1", ")", ")", ";", "else", "if", "(", "MEM_P", "(", "op0", ")", "&&", "REG_P", "(", "op1", ")", ")", "ret", "=", "(", "quad_memory_operand", "(", "op0", ",", "GET_MODE", "(", "op0", ")", ")", "&&", "quad_int_reg_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", ";", "else", "ret", "=", "false", ";", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "\"\\n========== quad_load_store, return %s\\n\"", ",", "ret", "?", "\"true\"", ":", "\"false\"", ")", ";", "debug_rtx", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "op1", ")", ")", ";", "}", "return", "ret", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "is", "a", "load", "or", "store", "quad", "operation", ".", "This", "function", "does", "not", "handle", "the", "atomic", "quad", "memory", "instructions", "." ]

[ "rs6000", "\"\\n========== quad_load_store, return %s\\n\"", "\"true\"", "\"false\"" ]

rs60004

quad_load_store_p

rs6000

CPU

GCC

5,692

144

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";", "case", "RISCVISD", "::", "RET_FLAG", ":", "return", "\"RISCVISD::RET_FLAG\"", ";", "case", "RISCVISD", "::", "URET_FLAG", ":", "return", "\"RISCVISD::URET_FLAG\"", ";", "case", "RISCVISD", "::", "SRET_FLAG", ":", "return", "\"RISCVISD::SRET_FLAG\"", ";", "case", "RISCVISD", "::", "MRET_FLAG", ":", "return", "\"RISCVISD::MRET_FLAG\"", ";", "case", "RISCVISD", "::", "CALL", ":", "return", "\"RISCVISD::CALL\"", ";", "case", "RISCVISD", "::", "SELECT_CC", ":", "return", "\"RISCVISD::SELECT_CC\"", ";", "case", "RISCVISD", "::", "BuildPairF64", ":", "return", "\"RISCVISD::BuildPairF64\"", ";", "case", "RISCVISD", "::", "SplitF64", ":", "return", "\"RISCVISD::SplitF64\"", ";", "case", "RISCVISD", "::", "TAIL", ":", "return", "\"RISCVISD::TAIL\"", ";", "case", "RISCVISD", "::", "SLLW", ":", "return", "\"RISCVISD::SLLW\"", ";", "case", "RISCVISD", "::", "SRAW", ":", "return", "\"RISCVISD::SRAW\"", ";", "case", "RISCVISD", "::", "SRLW", ":", "return", "\"RISCVISD::SRLW\"", ";", "case", "RISCVISD", "::", "DIVW", ":", "return", "\"RISCVISD::DIVW\"", ";", "case", "RISCVISD", "::", "DIVUW", ":", "return", "\"RISCVISD::DIVUW\"", ";", "case", "RISCVISD", "::", "REMUW", ":", "return", "\"RISCVISD::REMUW\"", ";", "case", "RISCVISD", "::", "FMV_W_X_RV64", ":", "return", "\"RISCVISD::FMV_W_X_RV64\"", ";", "case", "RISCVISD", "::", "FMV_X_ANYEXTW_RV64", ":", "return", "\"RISCVISD::FMV_X_ANYEXTW_RV64\"", ";", "case", "RISCVISD", "::", "READ_CYCLE_WIDE", ":", "return", "\"RISCVISD::READ_CYCLE_WIDE\"", ";", "}", "return", "nullptr", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::URET_FLAG", "\"RISCVISD::URET_FLAG\"", "RISCVISD::SRET_FLAG", "\"RISCVISD::SRET_FLAG\"", "RISCVISD::MRET_FLAG", "\"RISCVISD::MRET_FLAG\"", "RISCVISD::CALL", "\"RISCVISD::CALL\"", "RISCVISD::SELECT_CC", "\"RISCVISD::SELECT_CC\"", "RISCVISD::BuildPairF64", "\"RISCVISD::BuildPairF64\"", "RISCVISD::SplitF64", "\"RISCVISD::SplitF64\"", "RISCVISD::TAIL", "\"RISCVISD::TAIL\"", "RISCVISD::SLLW", "\"RISCVISD::SLLW\"", "RISCVISD::SRAW", "\"RISCVISD::SRAW\"", "RISCVISD::SRLW", "\"RISCVISD::SRLW\"", "RISCVISD::DIVW", "\"RISCVISD::DIVW\"", "RISCVISD::DIVUW", "\"RISCVISD::DIVUW\"", "RISCVISD::REMUW", "\"RISCVISD::REMUW\"", "RISCVISD::FMV_W_X_RV64", "\"RISCVISD::FMV_W_X_RV64\"", "RISCVISD::FMV_X_ANYEXTW_RV64", "\"RISCVISD::FMV_X_ANYEXTW_RV64\"", "RISCVISD::READ_CYCLE_WIDE", "\"RISCVISD::READ_CYCLE_WIDE\"" ]

RISCVISelLowering11

getTargetNodeName

RISCV

CPU

LLVM

5,693

178

1

[]

[ "<s>", "void", "visium_split_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op0", ",", "op1", ")", ";", "x", "=", "gen_rtx_SET", "(", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "x", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ";", "emit_jump_insn", "(", "x", ")", ";", "visium_flags_exposed", "=", "true", ";", "}", "</s>" ]

[ "Split", "a", "compare-and-branch", "with", "CODE", ",", "operands", "OP0", "and", "OP1", ",", "and", "LABEL", "." ]

[ "visium" ]

visium

visium_split_cbranch

visium

Virtual ISA

GCC

5,694

115

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_load_pair", "(", "machine_mode", "mode", ",", "rtx", "reg1", ",", "rtx", "mem1", ",", "rtx", "reg2", ",", "rtx", "mem2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_load_pair_dw_didi", "(", "reg1", ",", "mem1", ",", "reg2", ",", "mem2", ")", ";", "case", "E_DFmode", ":", "return", "gen_load_pair_dw_dfdf", "(", "reg1", ",", "mem1", ",", "reg2", ",", "mem2", ")", ";", "case", "E_TFmode", ":", "return", "gen_load_pair_dw_tftf", "(", "reg1", ",", "mem1", ",", "reg2", ",", "mem2", ")", ";", "case", "E_V4SImode", ":", "return", "gen_load_pairv4siv4si", "(", "reg1", ",", "mem1", ",", "reg2", ",", "mem2", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]

[ "Generate", "and", "regurn", "a", "load", "pair", "isntruction", "of", "mode", "MODE", "to", "load", "register", "REG1", "from", "MEM1", "and", "register", "REG2", "from", "MEM2", "." ]

[ "aarch64" ]

aarch641

aarch64_gen_load_pair

aarch64

CPU

GCC

5,695

93

1

[]

[ "<s>", "static", "rtx", "tilepro_tls_got", "(", "void", ")", "{", "rtx", "temp", ";", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "tilepro_got_rtx", "(", ")", ";", "}", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "temp", ",", "tilepro_got_symbol", "(", ")", ")", ";", "return", "temp", ";", "}", "</s>" ]

[ "Return", "a", "reference", "to", "the", "got", "to", "be", "used", "by", "tls", "references", "." ]

[ "tilepro", "1" ]

tilepro

tilepro_tls_got

tilepro

VLIW

GCC

5,696

47

1

[]

[ "<s>", "virtual", "const", "OR1KSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "OR1K", "OR1K" ]

OR1KTargetMachine

getSubtargetImpl

OR1K

CPU

LLVM

5,697

14

1

[]

[ "<s>", "static", "void", "swap_const_vector_halves", "(", "rtx", "*", "op_ptr", ")", "{", "int", "i", ";", "rtx", "op", "=", "*", "op_ptr", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "units", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", ";", "rtx_vector_builder", "builder", "(", "GET_MODE", "(", "op", ")", ",", "units", ",", "1", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "units", "/", "2", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "units", "/", "2", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "units", "/", "2", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ")", ";", "*", "op_ptr", "=", "builder", ".", "build", "(", ")", ";", "}", "else", "{", "int", "j", ";", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "||", "fmt", "[", "i", "]", "==", "'u'", ")", "swap_const_vector_halves", "(", "&", "XEXP", "(", "op", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "0", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "swap_const_vector_halves", "(", "&", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ";", "}", "}", "</s>" ]

[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", "second", "." ]

[ "powerpcspe", "1", "0", "2", "2", "0", "2", "0", "0" ]

powerpcspe

swap_const_vector_halves

powerpcspe

CPU

GCC

5,698

230

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "AVR" ]

AVRAsmBackend1

mayNeedRelaxation

AVR

MPU

LLVM

5,699

15

1

[]