Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "!", "SU", "||", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "!", "ResourcesModel", "->", "canReserveResources", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "return", "false", ";", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "MachineFunction", "&", "MF", "=", "*", "SU", "->", "getInstr", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "&", "QII", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Packet", "[", "i", "]", "->", "Succs", ".", "size", "(", ")", "==", "0", ")", "continue", ";", "if", "(", "QII", ".", "mayBeCurLoad", "(", "*", "Packet", "[", "i", "]", "->", "getInstr", "(", ")", ")", ")", "continue", ";", "for", "(", "SUnit", "::", "const_succ_iterator", "I", "=", "Packet", "[", "i", "]", "->", "Succs", ".", "begin", "(", ")", ",", "E", "=", "Packet", "[", "i", "]", "->", "Succs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isCtrl", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getSUnit", "(", ")", "==", "SU", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", "</s>" ]
[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]
[ "Hexagon", "Hexagon", "0", "0" ]
HexagonMachineScheduler (2)
isResourceAvailable
Hexagon
DSP
LLVM
5,200
260
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "Patmos", "\"Patmos DAG->DAG Pattern Instruction Selection\"" ]
PatmosISelDAGToDAG1
getPassName
Patmos
VLIW
LLVM
5,201
11
1
[]
[ "<s>", "TargetPassConfig", "*", "AAPTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "AAPPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]
[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]
[ "AAP", "AAP", "AAP" ]
AAPTargetMachine
createPassConfig
AAP
MPU
LLVM
5,202
22
1
[]
[ "<s>", "const", "TL45InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "TL45", "TL45" ]
TL45Subtarget
getInstrInfo
TL45
MPU
LLVM
5,203
14
1
[]
[ "<s>", "bool", "PPCTargetLowering", "::", "hasInlineStackProbe", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"probe-stack\"", ")", ")", "return", "MF", ".", "getFunction", "(", ")", ".", "getFnAttribute", "(", "\"probe-stack\"", ")", ".", "getValueAsString", "(", ")", "==", "\"inline-asm\"", ";", "return", "false", ";", "}", "</s>" ]
[ "Returns", "true", "if", "stack", "probing", "through", "inline", "assembly", "is", "requested", "." ]
[ "PowerPC", "PPC", "\"probe-stack\"", "\"probe-stack\"", "\"inline-asm\"" ]
PPCISelLowering100
hasInlineStackProbe
PowerPC
CPU
LLVM
5,204
46
1
[]
[ "<s>", "Sched", "::", "Preference", "ARMTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "NumVals", "=", "N", "->", "getNumValues", "(", ")", ";", "if", "(", "!", "NumVals", ")", "return", "Sched", "::", "RegPressure", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumVals", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "==", "MVT", "::", "Glue", "||", "VT", "==", "MVT", "::", "Other", ")", "continue", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "ILP", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", "==", "0", ")", "return", "Sched", "::", "RegPressure", ";", "if", "(", "!", "Itins", "->", "isEmpty", "(", ")", "&&", "Itins", "->", "getOperandCycle", "(", "MCID", ".", "getSchedClass", "(", ")", ",", "0", ")", ">", "2", ")", "return", "Sched", "::", "ILP", ";", "return", "Sched", "::", "RegPressure", ";", "}", "</s>" ]
[ "Some", "scheduler", ",", "e.g", "." ]
[ "ARM", "ARM", "0", "MVT::Glue", "MVT::Other", "0", "0", "2" ]
ARMISelLowering (2)2
getSchedulingPreference
ARM
CPU
LLVM
5,205
184
1
[]
[ "<s>", "bool", "MSP430TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "false", ";", "EVT", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i8", "&&", "VT", "!=", "MVT", "::", "i16", ")", "return", "false", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "1", ")", ")", ")", "{", "uint64_t", "RHSC", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "i16", "&&", "RHSC", "!=", "2", ")", "||", "(", "VT", "==", "MVT", "::", "i8", "&&", "RHSC", "!=", "1", ")", ")", "return", "false", ";", "Base", "=", "Op", "->", "getOperand", "(", "0", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "VT", ")", ";", "AM", "=", "ISD", "::", "POST_INC", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load", "/", "store", "." ]
[ "MSP430", "MSP430", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "MVT::i16", "ISD::ADD", "1", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]
MSP430ISelLowering1
getPostIndexedAddressParts
MSP430
MPU
LLVM
5,206
193
1
[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "Return", "information", "about", "object", "file", "lowering", "." ]
[ "J2" ]
J2TargetMachine
getObjFileLowering
J2
MPU
LLVM
5,207
16
1
[]
[ "<s>", "static", "section", "*", "pa_select_section", "(", "tree", "exp", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "exp", ")", "&&", "!", "TREE_THIS_VOLATILE", "(", "exp", ")", "&&", "DECL_INITIAL", "(", "exp", ")", "&&", "(", "DECL_INITIAL", "(", "exp", ")", "==", "error_mark_node", "||", "TREE_CONSTANT", "(", "DECL_INITIAL", "(", "exp", ")", ")", ")", "&&", "!", "reloc", ")", "{", "if", "(", "TARGET_SOM", "&&", "DECL_ONE_ONLY", "(", "exp", ")", "&&", "!", "DECL_WEAK", "(", "exp", ")", ")", "return", "som_one_only_readonly_data_section", ";", "else", "return", "readonly_data_section", ";", "}", "else", "if", "(", "CONSTANT_CLASS_P", "(", "exp", ")", "&&", "!", "reloc", ")", "return", "readonly_data_section", ";", "else", "if", "(", "TARGET_SOM", "&&", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "DECL_ONE_ONLY", "(", "exp", ")", "&&", "!", "DECL_WEAK", "(", "exp", ")", ")", "return", "som_one_only_data_section", ";", "else", "return", "data_section", ";", "}", "</s>" ]
[ "On", "hpux10", ",", "the", "linker", "will", "give", "an", "error", "if", "we", "have", "a", "reference", "in", "the", "read-only", "data", "section", "to", "a", "symbol", "defined", "in", "a", "shared", "library", ".", "Therefore", ",", "expressions", "that", "might", "require", "a", "reloc", "can", "not", "be", "placed", "in", "the", "read-only", "data", "section", "." ]
[ "pa" ]
pa4
pa_select_section
pa
CPU
GCC
5,208
131
1
[]
[ "<s>", "static", "unsigned", "int", "mips_build_integer", "(", "struct", "mips_integer_op", "*", "codes", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "SMALL_OPERAND", "(", "value", ")", "||", "SMALL_OPERAND_UNSIGNED", "(", "value", ")", "||", "LUI_OPERAND", "(", "value", ")", ")", "{", "codes", "[", "0", "]", ".", "code", "=", "UNKNOWN", ";", "codes", "[", "0", "]", ".", "value", "=", "value", ";", "return", "1", ";", "}", "else", "if", "(", "(", "value", "&", "1", ")", "!=", "0", "||", "LUI_OPERAND", "(", "CONST_HIGH_PART", "(", "value", ")", ")", ")", "{", "return", "mips_build_lower", "(", "codes", ",", "value", ")", ";", "}", "else", "if", "(", "(", "value", "&", "0xffff", ")", "==", "0", ")", "{", "return", "mips_build_shift", "(", "codes", ",", "value", ")", ";", "}", "else", "{", "struct", "mips_integer_op", "alt_codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "unsigned", "int", "cost", ",", "alt_cost", ";", "cost", "=", "mips_build_shift", "(", "codes", ",", "value", ")", ";", "alt_cost", "=", "mips_build_lower", "(", "alt_codes", ",", "value", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "memcpy", "(", "codes", ",", "alt_codes", ",", "alt_cost", "*", "sizeof", "(", "codes", "[", "0", "]", ")", ")", ";", "cost", "=", "alt_cost", ";", "}", "return", "cost", ";", "}", "}", "</s>" ]
[ "Fill", "CODES", "with", "a", "sequence", "of", "rtl", "operations", "to", "load", "VALUE", ".", "Return", "the", "number", "of", "operations", "needed", "." ]
[ "mips", "0", "0", "1", "1", "0", "0xffff", "0", "0" ]
mips
mips_build_integer
mips
CPU
GCC
5,209
172
1
[]
[ "<s>", "const", "char", "*", "output_set_got", "(", "rtx", "dest", ",", "rtx", "label", ")", "{", "rtx", "xops", "[", "3", "]", ";", "xops", "[", "0", "]", "=", "dest", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", ")", "{", "xops", "[", "2", "]", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "VXWORKS_GOTT_BASE", ")", ")", ";", "output_asm_insn", "(", "\"mov{l}\\t{%2, %0|%0, %2}\"", ",", "xops", ")", ";", "xops", "[", "2", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "VXWORKS_GOTT_INDEX", ")", ";", "SYMBOL_REF_FLAGS", "(", "xops", "[", "2", "]", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "output_asm_insn", "(", "\"mov{l}\\t{%P2(%0), %0|%0, DWORD PTR %P2[%0]}\"", ",", "xops", ")", ";", "return", "\"\"", ";", "}", "xops", "[", "1", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "GOT_SYMBOL_NAME", ")", ";", "if", "(", "!", "flag_pic", ")", "{", "if", "(", "TARGET_MACHO", ")", "gcc_unreachable", "(", ")", ";", "xops", "[", "2", "]", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", "?", "label", ":", "gen_label_rtx", "(", ")", ")", ";", "output_asm_insn", "(", "\"mov%z0\\t{%2, %0|%0, %2}\"", ",", "xops", ")", ";", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "\"L\"", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "xops", "[", "2", "]", ",", "0", ")", ")", ")", ";", "}", "else", "{", "char", "name", "[", "32", "]", ";", "get_pc_thunk_name", "(", "name", ",", "REGNO", "(", "dest", ")", ")", ";", "pic_labels_used", "|=", "1", "<<", "REGNO", "(", "dest", ")", ";", "xops", "[", "2", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "name", ")", ")", ";", "xops", "[", "2", "]", "=", "gen_rtx_MEM", "(", "QImode", ",", "xops", "[", "2", "]", ")", ";", "output_asm_insn", "(", "\"%!call\\t%X2\"", ",", "xops", ")", ";", "if", "(", "machopic_should_output_picbase_label", "(", ")", "||", "!", "label", ")", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "MACHOPIC_FUNCTION_BASE_NAME", ")", ";", "if", "(", "label", ")", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "\"L\"", ",", "CODE_LABEL_NUMBER", "(", "label", ")", ")", ";", "}", "if", "(", "!", "TARGET_MACHO", ")", "output_asm_insn", "(", "\"add%z0\\t{%1, %0|%0, %1}\"", ",", "xops", ")", ";", "return", "\"\"", ";", "}", "</s>" ]
[ "Emit", "code", "for", "the", "SET_GOT", "patterns", "." ]
[ "i386", "3", "0", "2", "\"mov{l}\\t{%2, %0|%0, %2}\"", "2", "2", "\"mov{l}\\t{%P2(%0), %0|%0, DWORD PTR %P2[%0]}\"", "\"\"", "1", "2", "\"mov%z0\\t{%2, %0|%0, %2}\"", "\"L\"", "2", "0", "32", "1", "2", "2", "2", "\"%!call\\t%X2\"", "\"L\"", "\"add%z0\\t{%1, %0|%0, %1}\"", "\"\"" ]
i3864
output_set_got
i386
CPU
GCC
5,210
282
1
[]
[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "!", "Vector", ")", "return", "14", ";", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "return", "32", ";", "return", "0", ";", "}", "</s>" ]
[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]
[ "SystemZ", "SystemZ", "1", "14", "32", "0" ]
SystemZTargetTransformInfo
getNumberOfRegisters
SystemZ
CPU
LLVM
5,211
42
1
[]
[ "<s>", "bool", "ExpandPseudo", "::", "expand", "(", ")", "{", "bool", "Expanded", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "Iter", "I", "=", "MBB", ".", "begin", "(", ")", ",", "End", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "End", ";", ")", "Expanded", "|=", "expandInstr", "(", "MBB", ",", "I", "++", ")", ";", "}", "return", "Expanded", ";", "}", "</s>" ]
[ "expand", "-", "Expand", "a", "record", "into", "a", "set", "of", "elements", "if", "possible", "." ]
[ "Mips" ]
MipsSEFrameLowering (2)1
expand
Mips
CPU
LLVM
5,212
60
1
[]
[ "<s>", "rtx", "shmedia_prepare_call_address", "(", "rtx", "fnaddr", ",", "int", "is_sibcall", ")", "{", "int", "is_sym", ";", "fnaddr", "=", "XEXP", "(", "fnaddr", ",", "0", ")", ";", "is_sym", "=", "GET_CODE", "(", "fnaddr", ")", "==", "SYMBOL_REF", ";", "if", "(", "flag_pic", "&&", "is_sym", ")", "{", "if", "(", "!", "SYMBOL_REF_LOCAL_P", "(", "fnaddr", ")", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "is_sibcall", ")", "emit_insn", "(", "gen_symGOT2reg", "(", "reg", ",", "fnaddr", ")", ")", ";", "else", "emit_insn", "(", "gen_symGOTPLT2reg", "(", "reg", ",", "fnaddr", ")", ")", ";", "fnaddr", "=", "reg", ";", "}", "else", "{", "fnaddr", "=", "gen_sym2PIC", "(", "fnaddr", ")", ";", "PUT_MODE", "(", "fnaddr", ",", "Pmode", ")", ";", "}", "}", "if", "(", "!", "TARGET_PT_FIXED", "&&", "(", "!", "is_sym", "||", "TARGET_INVALID_SYMBOLS", ")", "&&", "(", "!", "REG_P", "(", "fnaddr", ")", "||", "!", "TARGET_REGISTER_P", "(", "REGNO", "(", "fnaddr", ")", ")", ")", ")", "{", "rtx", "tr", "=", "gen_reg_rtx", "(", "PDImode", ")", ";", "emit_insn", "(", "gen_ptabs", "(", "tr", ",", "fnaddr", ")", ")", ";", "fnaddr", "=", "tr", ";", "}", "else", "if", "(", "!", "target_reg_operand", "(", "fnaddr", ",", "Pmode", ")", ")", "fnaddr", "=", "copy_to_mode_reg", "(", "Pmode", ",", "fnaddr", ")", ";", "return", "fnaddr", ";", "}", "</s>" ]
[ "FNADDR", "is", "the", "MEM", "expression", "from", "a", "call", "expander", ".", "Return", "an", "address", "to", "use", "in", "an", "SHmedia", "insn", "pattern", "." ]
[ "sh", "0" ]
sh3
shmedia_prepare_call_address
sh
CPU
GCC
5,213
180
1
[]
[ "<s>", "unsigned", "FISCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "FISC", "::", "SP", ";", "}", "</s>" ]
[ "Debug", "information", "queries", "." ]
[ "FISC", "FISC", "FISC::SP" ]
FISCRegisterInfo
getFrameRegister
FISC
CPU
LLVM
5,214
18
1
[]
[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "StringRef", "Name", "=", "TheTarget", ".", "getName", "(", ")", ";", "if", "(", "Name", "==", "\"ppc64\"", "||", "Name", "==", "\"ppc64le\"", ")", "return", "8", ";", "assert", "(", "Name", "==", "\"ppc32\"", "&&", "\"Unknown target name!\"", ")", ";", "return", "4", ";", "}", "</s>" ]
[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]
[ "PowerPC", "\"ppc64\"", "\"ppc64le\"", "8", "\"ppc32\"", "\"Unknown target name!\"", "4" ]
PPCAsmBackend (2)1
getPointerSize
PowerPC
CPU
LLVM
5,215
41
1
[]
[ "<s>", "void", "arc_ccfsm_at_label", "(", "const", "char", "*", "prefix", ",", "int", "num", ")", "{", "if", "(", "arc_ccfsm_state", "==", "3", "&&", "arc_ccfsm_target_label", "==", "num", "&&", "!", "strcmp", "(", "prefix", ",", "\"L\"", ")", ")", "{", "arc_ccfsm_state", "=", "0", ";", "arc_ccfsm_target_insn", "=", "NULL_RTX", ";", "}", "}", "</s>" ]
[ "Record", "that", "we", "are", "currently", "outputting", "label", "NUM", "with", "prefix", "PREFIX", ".", "It", "it", "'s", "the", "label", "we", "'re", "looking", "for", ",", "reset", "the", "ccfsm", "machinery", ".", "Called", "from", "(", "*", "targetm.asm_out.internal_label", ")", "." ]
[ "arc", "3", "\"L\"", "0" ]
arc3
arc_ccfsm_at_label
arc
MPU
GCC
5,216
41
1
[]
[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ";", "condition_rtx", "=", "rs6000_generate_compare", "(", "operands", "[", "1", "]", ",", "mode", ")", ";", "cond_code", "=", "GET_CODE", "(", "condition_rtx", ")", ";", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", "&&", "!", "TARGET_FPRS", "&&", "TARGET_HARD_FLOAT", ")", "{", "rtx", "t", ";", "PUT_MODE", "(", "condition_rtx", ",", "SImode", ")", ";", "t", "=", "XEXP", "(", "condition_rtx", ",", "0", ")", ";", "gcc_assert", "(", "cond_code", "==", "NE", "||", "cond_code", "==", "EQ", ")", ";", "if", "(", "cond_code", "==", "NE", ")", "emit_insn", "(", "gen_e500_flip_gt_bit", "(", "t", ",", "t", ")", ")", ";", "emit_insn", "(", "gen_move_from_CR_gt_bit", "(", "result", ",", "t", ")", ")", ";", "return", ";", "}", "if", "(", "cond_code", "==", "NE", "||", "cond_code", "==", "GE", "||", "cond_code", "==", "LE", "||", "cond_code", "==", "GEU", "||", "cond_code", "==", "LEU", "||", "cond_code", "==", "ORDERED", "||", "cond_code", "==", "UNGE", "||", "cond_code", "==", "UNLE", ")", "{", "rtx", "not_result", "=", "gen_reg_rtx", "(", "CCEQmode", ")", ";", "rtx", "not_op", ",", "rev_cond_rtx", ";", "machine_mode", "cc_mode", ";", "cc_mode", "=", "GET_MODE", "(", "XEXP", "(", "condition_rtx", ",", "0", ")", ")", ";", "rev_cond_rtx", "=", "gen_rtx_fmt_ee", "(", "rs6000_reverse_condition", "(", "cc_mode", ",", "cond_code", ")", ",", "SImode", ",", "XEXP", "(", "condition_rtx", ",", "0", ")", ",", "const0_rtx", ")", ";", "not_op", "=", "gen_rtx_COMPARE", "(", "CCEQmode", ",", "rev_cond_rtx", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "not_result", ",", "not_op", ")", ")", ";", "condition_rtx", "=", "gen_rtx_EQ", "(", "VOIDmode", ",", "not_result", ",", "const0_rtx", ")", ";", "}", "op_mode", "=", "GET_MODE", "(", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ")", ";", "if", "(", "op_mode", "==", "VOIDmode", ")", "op_mode", "=", "GET_MODE", "(", "XEXP", "(", "operands", "[", "1", "]", ",", "1", ")", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "op_mode", "==", "DImode", "||", "FLOAT_MODE_P", "(", "mode", ")", ")", ")", "{", "PUT_MODE", "(", "condition_rtx", ",", "DImode", ")", ";", "convert_move", "(", "result", ",", "condition_rtx", ",", "0", ")", ";", "}", "else", "{", "PUT_MODE", "(", "condition_rtx", ",", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "result", ",", "condition_rtx", ")", ")", ";", "}", "}", "</s>" ]
[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]
[ "powerpcspe", "0", "1", "0", "0", "0", "1", "0", "1", "1", "0" ]
powerpcspe
rs6000_emit_sCOND
powerpcspe
CPU
GCC
5,217
330
1
[]
[ "<s>", "bool", "legitimate_constant_pool_address_p", "(", "const_rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "const_rtx", "tocrel_base", ",", "tocrel_offset", ";", "return", "(", "toc_relative_expr_p", "(", "x", ",", "strict", ",", "&", "tocrel_base", ",", "&", "tocrel_offset", ")", "&&", "(", "TARGET_CMODEL", "!=", "CMODEL_MEDIUM", "||", "constant_pool_expr_p", "(", "XVECEXP", "(", "tocrel_base", ",", "0", ",", "0", ")", ")", "||", "mode", "==", "QImode", "||", "offsettable_ok_by_alignment", "(", "XVECEXP", "(", "tocrel_base", ",", "0", ",", "0", ")", ",", "INTVAL", "(", "tocrel_offset", ")", ",", "mode", ")", ")", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "X", "is", "a", "constant", "pool", "address", ",", "and", "also", "for", "cmodel=medium", "if", "X", "is", "a", "toc-relative", "address", "known", "to", "be", "offsettable", "within", "MODE", "." ]
[ "rs6000", "0", "0", "0", "0" ]
rs6000
legitimate_constant_pool_address_p
rs6000
CPU
GCC
5,218
76
1
[]
[ "<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{", "}", "</s>" ]
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "Hexagon" ]
HexagonFrameLowering (2)
emitEpilogue
Hexagon
DSP
LLVM
5,219
15
1
[]
[ "<s>", "void", "write_fntype_init", "(", "char", "*", "str", ")", "{", "char", "*", "tok", ";", "int", "tf_found", "=", "strstr", "(", "str", ",", "\"tf\"", ")", "!=", "NULL", ";", "int", "dfp_found", "=", "(", "strstr", "(", "str", ",", "\"dd\"", ")", "!=", "NULL", "||", "strstr", "(", "str", ",", "\"td\"", ")", "!=", "NULL", "||", "strstr", "(", "str", ",", "\"sd\"", ")", "!=", "NULL", ")", ";", "char", "*", "buf", "=", "strdup", "(", "str", ")", ";", "if", "(", "tf_found", "||", "dfp_found", ")", "fprintf", "(", "init_file", ",", "\" tree %s = NULL_TREE;\\n\"", ",", "buf", ")", ";", "else", "fprintf", "(", "init_file", ",", "\" tree \"", ")", ";", "if", "(", "tf_found", ")", "fprintf", "(", "init_file", ",", "\" if (float128_type_node)\\n \"", ")", ";", "else", "if", "(", "dfp_found", ")", "fprintf", "(", "init_file", ",", "\" if (dfloat64_type_node)\\n \"", ")", ";", "fprintf", "(", "init_file", ",", "\"%s\\n = build_function_type_list (\"", ",", "buf", ")", ";", "tok", "=", "strtok", "(", "buf", ",", "\"_\"", ")", ";", "write_type_node", "(", "tok", ",", "tf_found", "||", "dfp_found", ")", ";", "tok", "=", "strtok", "(", "0", ",", "\"_\"", ")", ";", "assert", "(", "tok", ")", ";", "assert", "(", "!", "strcmp", "(", "tok", ",", "\"ftype\"", ")", ")", ";", "tok", "=", "strtok", "(", "0", ",", "\"_\"", ")", ";", "if", "(", "tok", ")", "fprintf", "(", "init_file", ",", "\",\\n\\t\\t\\t\\t\"", ")", ";", "while", "(", "tok", "&&", "strcmp", "(", "tok", ",", "\"v\"", ")", ")", "{", "write_type_node", "(", "tok", ",", "tf_found", "||", "dfp_found", ")", ";", "tok", "=", "strtok", "(", "0", ",", "\"_\"", ")", ";", "fprintf", "(", "init_file", ",", "\",\\n\\t\\t\\t\\t\"", ")", ";", "}", "fprintf", "(", "init_file", ",", "\"NULL_TREE);\\n\"", ")", ";", "free", "(", "buf", ")", ";", "}", "</s>" ]
[ "Write", "an", "initializer", "for", "a", "function", "type", "identified", "by", "STR", "." ]
[ "rs6000", "\"tf\"", "\"dd\"", "\"td\"", "\"sd\"", "\" tree %s = NULL_TREE;\\n\"", "\" tree \"", "\" if (float128_type_node)\\n \"", "\" if (dfloat64_type_node)\\n \"", "\"%s\\n = build_function_type_list (\"", "\"_\"", "0", "\"_\"", "\"ftype\"", "0", "\"_\"", "\",\\n\\t\\t\\t\\t\"", "\"v\"", "0", "\"_\"", "\",\\n\\t\\t\\t\\t\"", "\"NULL_TREE);\\n\"" ]
rs6000-gen-builtins
write_fntype_init
rs6000
CPU
GCC
5,220
234
1
[]
[ "<s>", "int", "loongarch_const_insns", "(", "rtx", "x", ")", "{", "enum", "loongarch_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "return", "loongarch_integer_cost", "(", "INTVAL", "(", "x", ")", ")", ";", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "return", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", "?", "1", ":", "0", ";", "case", "CONST", ":", "if", "(", "loongarch_symbolic_constant_p", "(", "x", ",", "&", "symbol_type", ")", ")", "return", "loongarch_symbol_insns", "(", "symbol_type", ",", "MAX_MACHINE_MODE", ")", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "0", ")", "{", "int", "n", "=", "loongarch_const_insns", "(", "x", ")", ";", "if", "(", "n", "!=", "0", ")", "{", "if", "(", "IMM12_INT", "(", "offset", ")", ")", "return", "n", "+", "1", ";", "else", "if", "(", "!", "targetm", ".", "cannot_force_const_mem", "(", "GET_MODE", "(", "x", ")", ",", "x", ")", ")", "return", "n", "+", "1", "+", "loongarch_integer_cost", "(", "INTVAL", "(", "offset", ")", ")", ";", "}", "}", "return", "0", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "loongarch_symbol_insns", "(", "loongarch_classify_symbol", "(", "x", ")", ",", "MAX_MACHINE_MODE", ")", ";", "default", ":", "return", "0", ";", "}", "}", "</s>" ]
[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "constant", "X", ",", "Return", "0", "if", "X", "is", "n't", "a", "valid", "constant", "." ]
[ "loongarch", "1", "0", "0", "0", "1", "1", "0", "0" ]
loongarch
loongarch_const_insns
loongarch
CPU
GCC
5,221
179
1
[]
[ "<s>", "void", "JVMDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "LLVM_DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "0", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "(", "void", ")", "VT", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]
[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
[ "JVM", "JVM", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0" ]
JVMISelDAGToDAG
Select
JVM
Virtual ISA
LLVM
5,222
115
1
[]
[ "<s>", "std", "::", "string", "getNodeLabel", "(", "NodeRef", "Node", ",", "GraphType", "*", ")", "{", "if", "(", "Node", "->", "getValue", "(", ")", "==", "MachineGadgetGraph", "::", "ArgNodeSentinel", ")", "return", "\"ARGS\"", ";", "std", "::", "string", "Str", ";", "raw_string_ostream", "OS", "(", "Str", ")", ";", "OS", "<<", "*", "Node", "->", "getValue", "(", ")", ";", "return", "OS", ".", "str", "(", ")", ";", "}", "</s>" ]
[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]
[ "X86", "\"ARGS\"" ]
X86LoadValueInjectionLoadHardening
getNodeLabel
X86
CPU
LLVM
5,223
55
1
[]
[ "<s>", "const", "MCPhysReg", "*", "P2RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "P2", "P2" ]
P2RegisterInfo
getCalleeSavedRegs
P2
MPU
LLVM
5,224
18
1
[]
[ "<s>", "void", "DLXInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "unsigned", "DestinationRegister", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RegisterClass", ",", "const", "TargetRegisterInfo", "*", "RegisterInfo", ")", "const", "{", "}", "</s>" ]
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "DLX", "DLX" ]
DLXInstrInfo
loadRegFromStackSlot
DLX
CPU
LLVM
5,225
33
1
[]
[ "<s>", "static", "int", "compute_cpymem_length", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "0", ",", "7", ")", ",", "0", ")", ")", ";", "unsigned", "long", "n_bytes", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "0", ",", "6", ")", ",", "0", ")", ")", ";", "unsigned", "int", "n_insns", "=", "0", ";", "if", "(", "align", ">", "(", "TARGET_64BIT", "?", "8", ":", "4", ")", ")", "align", "=", "(", "TARGET_64BIT", "?", "8", ":", "4", ")", ";", "n_insns", "=", "6", ";", "if", "(", "n_bytes", "%", "(", "2", "*", "align", ")", "!=", "0", ")", "{", "if", "(", "(", "n_bytes", "%", "(", "2", "*", "align", ")", ")", ">=", "align", ")", "n_insns", "+=", "2", ";", "if", "(", "(", "n_bytes", "%", "align", ")", "!=", "0", ")", "n_insns", "+=", "2", ";", "}", "return", "n_insns", "*", "4", ";", "}", "</s>" ]
[ "Count", "the", "number", "of", "insns", "necessary", "to", "handle", "this", "block", "move", ".", "Basic", "structure", "is", "the", "same", "as", "emit_block_move", ",", "except", "that", "we", "count", "insns", "rather", "than", "emit", "them", "." ]
[ "pa", "0", "7", "0", "0", "6", "0", "0", "8", "4", "8", "4", "6", "2", "0", "2", "2", "0", "2", "4" ]
pa
compute_cpymem_length
pa
CPU
GCC
5,226
143
1
[]
[ "<s>", "bool", "mep_vliw_function_p", "(", "tree", "decl", ")", "{", "return", "lookup_attribute", "(", "\"vliw\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", "!=", "0", ";", "}", "</s>" ]
[ "Return", "true", "if", "function", "DECL", "was", "declared", "with", "the", "vliw", "attribute", "." ]
[ "mep", "\"vliw\"", "0" ]
mep
mep_vliw_function_p
mep
CPU
GCC
5,227
24
1
[]
[ "<s>", "const", "M680x0RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "M680x0", "M680x0" ]
M680x0Subtarget
getRegisterInfo
M680x0
MPU
LLVM
5,228
18
1
[]
[ "<s>", "bool", "SITargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "AS", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "4", "*", "32", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "unsigned", "MaxPrivateBits", "=", "8", "*", "getSubtarget", "(", ")", "->", "getMaxPrivateElementSize", "(", ")", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "2", "*", "32", ")", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]
[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "32", "AMDGPU", "8", "AMDGPU", "AMDGPU", "2", "32" ]
SIISelLowering10
canMergeStoresTo
AMDGPU
GPU
LLVM
5,229
116
1
[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "Fast", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "Subtarget", "->", "hasFPARMv8", "(", ")", "&&", "!", "IsMemset", "&&", "Size", ">=", "16", "&&", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "16", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "MVT", "::", "f128", ",", "0", ",", "1", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "return", "MVT", "::", "f128", ";", "return", "Size", ">=", "8", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "}", "</s>" ]
[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]
[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "1", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]
AArch64ISelLowering92
getOptimalMemOpType
AArch64
CPU
LLVM
5,230
116
1
[]
[ "<s>", "bool", "VETargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Y", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]
[ "VE", "VE" ]
VEISelLowering1
hasAndNot
VE
CPU
LLVM
5,231
47
1
[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "DefMI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineOperand", "DefMO", "=", "DefMI", ".", "getOperand", "(", "DefIdx", ")", ";", "if", "(", "HRI", ".", "isPhysicalRegister", "(", "DefMO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "DefMO", ".", "isImplicit", "(", ")", ")", "{", "for", "(", "MCSuperRegIterator", "SR", "(", "DefMO", ".", "getReg", "(", ")", ",", "&", "HRI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "{", "int", "Idx", "=", "DefMI", ".", "findRegisterDefOperandIdx", "(", "*", "SR", ",", "false", ",", "false", ",", "&", "HRI", ")", ";", "if", "(", "Idx", "!=", "-", "1", ")", "{", "DefIdx", "=", "Idx", ";", "break", ";", "}", "}", "}", "MachineOperand", "UseMO", "=", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ";", "if", "(", "UseMO", ".", "isImplicit", "(", ")", ")", "{", "for", "(", "MCSuperRegIterator", "SR", "(", "UseMO", ".", "getReg", "(", ")", ",", "&", "HRI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "{", "int", "Idx", "=", "UseMI", ".", "findRegisterUseOperandIdx", "(", "*", "SR", ",", "false", ",", "&", "HRI", ")", ";", "if", "(", "Idx", "!=", "-", "1", ")", "{", "UseIdx", "=", "Idx", ";", "break", ";", "}", "}", "}", "}", "return", "TargetInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "}", "</s>" ]
[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "1", "1" ]
HexagonInstrInfo20
getOperandLatency
Hexagon
DSP
LLVM
5,232
251
1
[]
[ "<s>", "static", "void", "arm_insert_attributes", "(", "tree", "fndecl", ",", "tree", "*", "attributes", ")", "{", "const", "char", "*", "mode", ";", "if", "(", "!", "TARGET_FLIP_THUMB", ")", "return", ";", "if", "(", "TREE_CODE", "(", "fndecl", ")", "!=", "FUNCTION_DECL", "||", "DECL_EXTERNAL", "(", "fndecl", ")", "||", "fndecl_built_in_p", "(", "fndecl", ")", "||", "DECL_ARTIFICIAL", "(", "fndecl", ")", ")", "return", ";", "if", "(", "current_function_decl", ")", "{", "mode", "=", "TARGET_THUMB", "?", "\"thumb\"", ":", "\"arm\"", ";", "add_attribute", "(", "mode", ",", "attributes", ")", ";", "return", ";", "}", "if", "(", "lookup_attribute", "(", "\"target\"", ",", "*", "attributes", ")", "!=", "NULL", ")", "return", ";", "mode", "=", "thumb_flipper", "?", "\"thumb\"", ":", "\"arm\"", ";", "add_attribute", "(", "mode", ",", "attributes", ")", ";", "thumb_flipper", "=", "!", "thumb_flipper", ";", "}", "</s>" ]
[ "For", "testing", ".", "Insert", "thumb", "or", "arm", "modes", "alternatively", "on", "functions", "." ]
[ "arm", "\"thumb\"", "\"arm\"", "\"target\"", "\"thumb\"", "\"arm\"" ]
arm
arm_insert_attributes
arm
CPU
GCC
5,233
108
1
[]
[ "<s>", "static", "machine_mode", "riscv_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", "ATTRIBUTE_UNUSED", ")", "{", "int", "unsignedp", ";", "if", "(", "type", "!=", "NULL_TREE", ")", "return", "promote_mode", "(", "type", ",", "mode", ",", "punsignedp", ")", ";", "unsignedp", "=", "*", "punsignedp", ";", "PROMOTE_MODE", "(", "mode", ",", "unsignedp", ",", "type", ")", ";", "*", "punsignedp", "=", "unsignedp", ";", "return", "mode", ";", "}", "</s>" ]
[ "This", "function", "is", "equivalent", "to", "default_promote_function_mode_always_promote", "except", "that", "it", "returns", "a", "promoted", "mode", "even", "if", "type", "is", "NULL_TREE", ".", "This", "is", "needed", "by", "libcalls", "which", "have", "no", "type", "(", "only", "a", "mode", ")", "such", "as", "fixed", "conversion", "routines", "that", "take", "a", "signed", "or", "unsigned", "char/short/int", "argument", "and", "convert", "it", "to", "a", "fixed", "type", "." ]
[ "riscv" ]
riscv
riscv_promote_function_mode
riscv
CPU
GCC
5,234
67
1
[]
[ "<s>", "void", "Z80oldRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "isFI", "(", ")", ")", "{", "FIOperandNum", "++", ";", "assert", "(", "FIOperandNum", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Expected a frame index\"", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "ChangeToImmediate", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "getImm", "(", ")", "+", "Offset", ")", ";", "}", "</s>" ]
[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]
[ "Z80old", "Z80old", "0", "\"Expected a frame index\"", "1", "1" ]
Z80oldRegisterInfo
resolveFrameIndex
Z80old
MPU
LLVM
5,235
96
1
[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MBlaze Delay Slot Filler\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "MBlaze", "\"MBlaze Delay Slot Filler\"" ]
MBlazeDelaySlotFiller
getPassName
MBlaze
MPU
LLVM
5,236
13
1
[]
[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "MSP430", "::", "GR16RegClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MSP430", "::", "MOV16mr", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "MSP430", "::", "GR8RegClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MSP430", "::", "MOV8mr", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "\"Cannot store this register to stack slot!\"", ")", ";", "}", "</s>" ]
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]
MSP430InstrInfo29
storeRegToStackSlot
MSP430
MPU
LLVM
5,237
223
1
[]
[ "<s>", "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64AdvSIMDScalar *****\\n\"", ")", ";", "const", "TargetMachine", "&", "TM", "=", "mf", ".", "getTarget", "(", ")", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "mf", ".", "begin", "(", ")", ",", "E", "=", "mf", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "processMachineBasicBlock", "(", "I", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AArch64", "AArch64", "\"***** AArch64AdvSIMDScalar *****\\n\"", "AArch64" ]
AArch64AdvSIMDScalarPass23
runOnMachineFunction
AArch64
CPU
LLVM
5,238
107
1
[]
[ "<s>", "static", "bool", "arm_block_set_unaligned_non_vect", "(", "rtx", "dstbase", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "value", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "i", ";", "rtx", "dst", ",", "addr", ",", "mem", ";", "rtx", "val_exp", ",", "val_reg", ",", "reg", ";", "machine_mode", "mode", ";", "HOST_WIDE_INT", "v", "=", "value", ";", "gcc_assert", "(", "align", "==", "1", "||", "align", "==", "2", ")", ";", "if", "(", "align", "==", "2", ")", "v", "|=", "(", "value", "<<", "BITS_PER_UNIT", ")", ";", "v", "=", "sext_hwi", "(", "v", ",", "BITS_PER_WORD", ")", ";", "val_exp", "=", "GEN_INT", "(", "v", ")", ";", "if", "(", "!", "arm_block_set_non_vect_profit_p", "(", "val_exp", ",", "length", ",", "align", ",", "true", ",", "false", ")", ")", "return", "false", ";", "dst", "=", "copy_addr_to_reg", "(", "XEXP", "(", "dstbase", ",", "0", ")", ")", ";", "mode", "=", "(", "align", "==", "2", "?", "HImode", ":", "QImode", ")", ";", "val_reg", "=", "force_reg", "(", "SImode", ",", "val_exp", ")", ";", "reg", "=", "gen_lowpart", "(", "mode", ",", "val_reg", ")", ";", "for", "(", "i", "=", "0", ";", "(", "i", "+", "GET_MODE_SIZE", "(", "mode", ")", "<=", "length", ")", ";", "i", "+=", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "mode", ",", "addr", ",", "i", ")", ";", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "}", "if", "(", "i", "+", "1", "==", "length", ")", "{", "reg", "=", "gen_lowpart", "(", "QImode", ",", "val_reg", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "QImode", ",", "addr", ",", "i", ")", ";", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "i", "++", ";", "}", "gcc_assert", "(", "i", "==", "length", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Set", "a", "block", "of", "memory", "using", "plain", "strh/strb", "instructions", ",", "only", "using", "instructions", "allowed", "by", "ALIGN", "on", "processor", ".", "We", "fill", "the", "first", "LENGTH", "bytes", "of", "the", "memory", "area", "starting", "from", "DSTBASE", "with", "byte", "constant", "VALUE", ".", "ALIGN", "is", "the", "alignment", "requirement", "of", "memory", "." ]
[ "arm", "1", "2", "2", "0", "2", "0", "1" ]
arm
arm_block_set_unaligned_non_vect
arm
CPU
GCC
5,239
269
1
[]
[ "<s>", "bool", "GCNTTIImpl", "::", "rewriteIntrinsicWithAddressSpace", "(", "IntrinsicInst", "*", "II", ",", "Value", "*", "OldV", ",", "Value", "*", "NewV", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ":", "case", "Intrinsic", "::", "amdgcn_atomic_dec", ":", "case", "Intrinsic", "::", "amdgcn_ds_fadd", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmin", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "{", "const", "ConstantInt", "*", "IsVolatile", "=", "cast", "<", "ConstantInt", ">", "(", "II", "->", "getArgOperand", "(", "4", ")", ")", ";", "if", "(", "!", "IsVolatile", "->", "isZero", "(", ")", ")", "return", "false", ";", "Module", "*", "M", "=", "II", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "DestTy", "=", "II", "->", "getType", "(", ")", ";", "Type", "*", "SrcTy", "=", "NewV", "->", "getType", "(", ")", ";", "Function", "*", "NewDecl", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "II", "->", "getIntrinsicID", "(", ")", ",", "{", "DestTy", ",", "SrcTy", "}", ")", ";", "II", "->", "setArgOperand", "(", "0", ",", "NewV", ")", ";", "II", "->", "setCalledFunction", "(", "NewDecl", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}", "</s>" ]
[ "Rewrite", "intrinsic", "call", "II", "such", "that", "OldV", "will", "be", "replaced", "with", "NewV", ",", "which", "has", "a", "different", "address", "space", "." ]
[ "AMDGPU", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "4", "Intrinsic::getDeclaration", "0" ]
AMDGPUTargetTransformInfo76
rewriteIntrinsicWithAddressSpace
AMDGPU
GPU
LLVM
5,240
172
1
[]
[ "<s>", "static", "int", "ix86_function_sseregparm", "(", "const_tree", "type", ",", "const_tree", "decl", ",", "bool", "warn", ")", "{", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "TARGET_SSEREGPARM", "||", "(", "type", "&&", "lookup_attribute", "(", "\"sseregparm\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ")", ")", "{", "if", "(", "!", "TARGET_SSE", ")", "{", "if", "(", "warn", ")", "{", "if", "(", "decl", ")", "error", "(", "\"calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", ",", "decl", ")", ";", "else", "error", "(", "\"calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", ",", "type", ")", ";", "}", "return", "0", ";", "}", "return", "2", ";", "}", "if", "(", "!", "decl", ")", "return", "0", ";", "cgraph_node", "*", "target", "=", "cgraph_node", "::", "get", "(", "decl", ")", ";", "if", "(", "target", ")", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "if", "(", "target", "&&", "(", "target_opts_for_fn", "(", "target", "->", "decl", ")", "->", "x_ix86_fpmath", "&", "FPMATH_SSE", ")", "&&", "opt_for_fn", "(", "target", "->", "decl", ",", "optimize", ")", "&&", "!", "(", "profile_flag", "&&", "!", "flag_fentry", ")", ")", "{", "cgraph_local_info", "*", "i", "=", "&", "target", "->", "local", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "{", "if", "(", "!", "TARGET_SSE", "&&", "warn", ")", "{", "error", "(", "\"calling %qD with SSE caling convention without \"", "\"SSE/SSE2 enabled\"", ",", "decl", ")", ";", "return", "0", ";", "}", "return", "TARGET_SSE2_P", "(", "target_opts_for_fn", "(", "target", "->", "decl", ")", "->", "x_ix86_isa_flags", ")", "?", "2", ":", "1", ";", "}", "}", "return", "0", ";", "}", "</s>" ]
[ "Return", "1", "or", "2", ",", "if", "we", "can", "pass", "up", "to", "SSE_REGPARM_MAX", "SFmode", "(", "1", ")", "and", "DFmode", "(", "2", ")", "arguments", "in", "SSE", "registers", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", ".", "Otherwise", "return", "0", "." ]
[ "i386", "\"sseregparm\"", "\"calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "\"calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "0", "2", "0", "\"calling %qD with SSE caling convention without \"", "\"SSE/SSE2 enabled\"", "0", "2", "1", "0" ]
i3864
ix86_function_sseregparm
i386
CPU
GCC
5,241
211
1
[]
[ "<s>", "static", "bool", "convertible_comparison_p", "(", "rtx_insn", "*", "insn", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "(", "TARGET_64BIT", "?", "TImode", ":", "DImode", ")", ")", "return", "false", ";", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "gcc_assert", "(", "def_set", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "def_set", ")", ";", "rtx", "dst", "=", "SET_DEST", "(", "def_set", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "src", ")", "==", "COMPARE", ")", ";", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "REG", "||", "REGNO", "(", "dst", ")", "!=", "FLAGS_REG", "||", "GET_MODE", "(", "dst", ")", "!=", "CCZmode", ")", "return", "false", ";", "rtx", "op1", "=", "XEXP", "(", "src", ",", "0", ")", ";", "rtx", "op2", "=", "XEXP", "(", "src", ",", "1", ")", ";", "if", "(", "(", "CONST_SCALAR_INT_P", "(", "op1", ")", "||", "(", "(", "REG_P", "(", "op1", ")", "||", "MEM_P", "(", "op1", ")", ")", "&&", "GET_MODE", "(", "op1", ")", "==", "mode", ")", ")", "&&", "(", "CONST_SCALAR_INT_P", "(", "op2", ")", "||", "(", "(", "REG_P", "(", "op2", ")", "||", "MEM_P", "(", "op2", ")", ")", "&&", "GET_MODE", "(", "op2", ")", "==", "mode", ")", ")", ")", "return", "true", ";", "if", "(", "op2", "==", "const0_rtx", "&&", "GET_CODE", "(", "op1", ")", "==", "AND", "&&", "REG_P", "(", "XEXP", "(", "op1", ",", "0", ")", ")", ")", "{", "rtx", "op12", "=", "XEXP", "(", "op1", ",", "1", ")", ";", "return", "GET_MODE", "(", "XEXP", "(", "op1", ",", "0", ")", ")", "==", "TImode", "&&", "(", "CONST_SCALAR_INT_P", "(", "op12", ")", "||", "(", "(", "REG_P", "(", "op12", ")", "||", "MEM_P", "(", "op12", ")", ")", "&&", "GET_MODE", "(", "op12", ")", "==", "TImode", ")", ")", ";", "}", "if", "(", "op2", "==", "const0_rtx", "&&", "GET_CODE", "(", "op1", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "0", ")", ")", "==", "NOT", ")", "{", "rtx", "op11", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "0", ")", ",", "0", ")", ";", "rtx", "op12", "=", "XEXP", "(", "op1", ",", "1", ")", ";", "return", "(", "REG_P", "(", "op11", ")", "||", "MEM_P", "(", "op11", ")", ")", "&&", "(", "REG_P", "(", "op12", ")", "||", "MEM_P", "(", "op12", ")", ")", "&&", "GET_MODE", "(", "op11", ")", "==", "mode", "&&", "GET_MODE", "(", "op12", ")", "==", "mode", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Check", "if", "comparison", "INSN", "may", "be", "transformed", "into", "vector", "comparison", ".", "Currently", "we", "transform", "equality/inequality", "checks", "which", "look", "like", ":", "(", "set", "(", "reg", ":", "CCZ", "17", "flags", ")", "(", "compare", ":", "CCZ", "(", "reg", ":", "TI", "x", ")", "(", "reg", ":", "TI", "y", ")", ")", ")" ]
[ "i386", "0", "1", "0", "1", "0", "0", "0", "0", "1" ]
i386-features1
convertible_comparison_p
i386
CPU
GCC
5,242
353
1
[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "isLegalUpTo", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "const", "std", "::", "vector", "<", "R600InstrInfo", "::", "BankSwizzle", ">", "&", "Swz", ",", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "&", "TransSrcs", ",", "R600InstrInfo", "::", "BankSwizzle", "TransSwz", ")", "const", "{", "int", "Vector", "[", "4", "]", "[", "3", "]", ";", "memset", "(", "Vector", ",", "-", "1", ",", "sizeof", "(", "Vector", ")", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "IGSrcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "&", "Srcs", "=", "Swizzle", "(", "IGSrcs", "[", "i", "]", ",", "Swz", "[", "i", "]", ")", ";", "for", "(", "unsigned", "j", "=", "0", ";", "j", "<", "3", ";", "j", "++", ")", "{", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "<", "0", "||", "Src", ".", "first", "==", "255", ")", "continue", ";", "if", "(", "Src", ".", "first", "==", "GET_REG_INDEX", "(", "RI", ".", "getEncodingValue", "(", "AMDGPU", "::", "OQAP", ")", ")", ")", "{", "if", "(", "Swz", "[", "i", "]", "!=", "R600InstrInfo", "::", "ALU_VEC_012_SCL_210", "&&", "Swz", "[", "i", "]", "!=", "R600InstrInfo", "::", "ALU_VEC_021_SCL_122", ")", "{", "return", "false", ";", "}", "continue", ";", "}", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "<", "0", ")", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "=", "Src", ".", "first", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "!=", "Src", ".", "first", ")", "return", "i", ";", "}", "}", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "TransSrcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransSrcs", "[", "i", "]", ";", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";", "if", "(", "Src", ".", "first", "<", "0", ")", "continue", ";", "if", "(", "Src", ".", "first", "==", "255", ")", "continue", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "<", "0", ")", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "=", "Src", ".", "first", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "!=", "Src", ".", "first", ")", "return", "IGSrcs", ".", "size", "(", ")", "-", "1", ";", "}", "return", "IGSrcs", ".", "size", "(", ")", ";", "}", "</s>" ]
[ "returns", "how", "many", "MIs", "(", "whose", "inputs", "are", "represented", "by", "IGSrcs", ")", "can", "be", "packed", "in", "the", "same", "Instruction", "Group", "while", "meeting", "read", "port", "limitations", "given", "a", "Swz", "swizzle", "sequence", "." ]
[ "AMDGPU", "R600", "R600", "R600", "4", "3", "1", "0", "0", "3", "0", "255", "AMDGPU::OQAP", "R600", "R600", "0", "0", "0", "255", "0", "1" ]
R600InstrInfo (2)
isLegalUpTo
AMDGPU
GPU
LLVM
5,243
414
1
[]
[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "if", "(", "enableMachineScheduler", "(", ")", ")", "return", "false", ";", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", "!", "isThumb1Only", "(", ")", ";", "}", "</s>" ]
[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]
[ "ARM", "ARM" ]
ARMSubtarget37
enablePostRAScheduler
ARM
CPU
LLVM
5,244
33
1
[]
[ "<s>", "void", "dump", "(", "SelectionDAG", "*", "DAG", "=", "nullptr", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", "(", ")", ")", "Base_Reg", ".", "getNode", "(", ")", "->", "dump", "(", "DAG", ")", ";", "else", "dbgs", "(", ")", "<<", "\"nul\\n\"", ";", "if", "(", "BaseType", "==", "FrameIndexBase", ")", "dbgs", "(", ")", "<<", "\" Base.FrameIndex \"", "<<", "Base_FrameIndex", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\" Scale \"", "<<", "Scale", "<<", "'\\n'", "<<", "\"IndexReg \"", ";", "if", "(", "NegateIndex", ")", "dbgs", "(", ")", "<<", "\"negate \"", ";", "if", "(", "IndexReg", ".", "getNode", "(", ")", ")", "IndexReg", ".", "getNode", "(", ")", "->", "dump", "(", "DAG", ")", ";", "else", "dbgs", "(", ")", "<<", "\"nul\\n\"", ";", "dbgs", "(", ")", "<<", "\" Disp \"", "<<", "Disp", "<<", "'\\n'", "<<", "\"GV \"", ";", "if", "(", "GV", ")", "GV", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "\"nul\"", ";", "dbgs", "(", ")", "<<", "\" CP \"", ";", "if", "(", "CP", ")", "CP", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "\"nul\"", ";", "dbgs", "(", ")", "<<", "'\\n'", "<<", "\"ES \"", ";", "if", "(", "ES", ")", "dbgs", "(", ")", "<<", "ES", ";", "else", "dbgs", "(", ")", "<<", "\"nul\"", ";", "dbgs", "(", ")", "<<", "\" MCSym \"", ";", "if", "(", "MCSym", ")", "dbgs", "(", ")", "<<", "MCSym", ";", "else", "dbgs", "(", ")", "<<", "\"nul\"", ";", "dbgs", "(", ")", "<<", "\" JT\"", "<<", "JT", "<<", "\" Align\"", "<<", "Alignment", ".", "value", "(", ")", "<<", "'\\n'", ";", "}", "</s>" ]
[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]
[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\\n\"", "\" Base.FrameIndex \"", "\" Scale \"", "\"IndexReg \"", "\"negate \"", "\"nul\\n\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align\"" ]
X86ISelDAGToDAG1
dump
X86
CPU
LLVM
5,245
235
1
[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]
[ "TeeRISC" ]
TeeRISCAsmBackend
mayNeedRelaxation
TeeRISC
CPU
LLVM
5,246
14
1
[]
[ "<s>", "virtual", "const", "ARMFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "FrameInfo", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]
[ "ARM", "ARM" ]
ARMTargetMachine19
getFrameInfo
ARM
CPU
LLVM
5,247
17
1
[]
[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSDagStackGuard", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "getGlobalVariable", "(", "\"__security_cookie\"", ")", ";", "return", "TargetLowering", "::", "getSDagStackGuard", "(", "M", ")", ";", "}", "</s>" ]
[ "Return", "the", "variable", "that", "'s", "previously", "inserted", "by", "insertSSPDeclarations", ",", "if", "any", ",", "otherwise", "return", "nullptr", "." ]
[ "AArch64", "AArch64", "\"__security_cookie\"" ]
AArch64ISelLowering (2)2
getSDagStackGuard
AArch64
CPU
LLVM
5,248
42
1
[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "static", "const", "char", "Nops32Bit", "[", "10", "]", "[", "11", "]", "=", "{", "\"\\x90\"", ",", "\"\\x66\\x90\"", ",", "\"\\x0f\\x1f\\x00\"", ",", "\"\\x0f\\x1f\\x40\\x00\"", ",", "\"\\x0f\\x1f\\x44\\x00\\x00\"", ",", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", ",", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", ",", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", ",", "\"\\x66\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", ",", "\"\\x66\\x2e\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", ",", "}", ";", "static", "const", "char", "Nops16Bit", "[", "4", "]", "[", "11", "]", "=", "{", "\"\\x90\"", ",", "\"\\x66\\x90\"", ",", "\"\\x8d\\x74\\x00\"", ",", "\"\\x8d\\xb4\\x00\\x00\"", ",", "}", ";", "const", "char", "(", "*", "Nops", ")", "[", "11", "]", "=", "STI", "->", "getFeatureBits", "(", ")", "[", "X86", "::", "Is16Bit", "]", "?", "Nops16Bit", ":", "Nops32Bit", ";", "uint64_t", "MaxNopLength", "=", "(", "uint64_t", ")", "getMaximumNopSize", "(", "*", "STI", ")", ";", "do", "{", "const", "uint8_t", "ThisNopLength", "=", "(", "uint8_t", ")", "std", "::", "min", "(", "Count", ",", "MaxNopLength", ")", ";", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "10", "?", "0", ":", "ThisNopLength", "-", "10", ";", "for", "(", "uint8_t", "i", "=", "0", ";", "i", "<", "Prefixes", ";", "i", "++", ")", "OS", "<<", "'\\x66'", ";", "const", "uint8_t", "Rest", "=", "ThisNopLength", "-", "Prefixes", ";", "if", "(", "Rest", "!=", "0", ")", "OS", ".", "write", "(", "Nops", "[", "Rest", "-", "1", "]", ",", "Rest", ")", ";", "Count", "-=", "ThisNopLength", ";", "}", "while", "(", "Count", "!=", "0", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]
[ "X86", "X86", "10", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x0f\\x1f\\x00\"", "\"\\x0f\\x1f\\x40\\x00\"", "\"\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x2e\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "4", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x8d\\x74\\x00\"", "\"\\x8d\\xb4\\x00\\x00\"", "11", "X86::Is16Bit", "10", "0", "10", "0", "0", "1", "0" ]
X86AsmBackend (2)1
writeNopData
X86
CPU
LLVM
5,249
206
1
[]
[ "<s>", "static", "unsigned", "int", "insn_is_store_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "body", ")", ")", "==", "MEM", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "PARALLEL", ")", "return", "0", ";", "rtx", "set", "=", "XVECEXP", "(", "body", ",", "0", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "MEM", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]
[ "Return", "1", "iff", "INSN", "is", "a", "store", "insn", ",", "including", "permuting", "stores", "that", "represent", "an", "stvxd2x", "instruction", ";", "else", "return", "0", "." ]
[ "rs6000", "1", "0", "0", "0", "1", "0" ]
rs6000-p8swap2
insn_is_store_p
rs6000
CPU
GCC
5,250
89
1
[]
[ "<s>", "virtual", "void", "addBlockPlacement", "(", ")", "{", "}", "</s>" ]
[ "Add", "standard", "basic", "block", "placement", "passes", "." ]
[ "Patmos" ]
PatmosTargetMachine
addBlockPlacement
Patmos
VLIW
LLVM
5,251
7
1
[]
[ "<s>", "void", "ATTRIBUTE_UNUSED", "ix86_debug_options", "(", "void", ")", "{", "char", "*", "opts", "=", "ix86_target_string", "(", "ix86_isa_flags", ",", "ix86_isa_flags2", ",", "target_flags", ",", "ix86_target_flags", ",", "ix86_arch_string", ",", "ix86_tune_string", ",", "ix86_fpmath", ",", "prefer_vector_width_type", ",", "ix86_move_max", ",", "ix86_store_max", ",", "true", ",", "true", ")", ";", "if", "(", "opts", ")", "{", "fprintf", "(", "stderr", ",", "\"%s\\n\\n\"", ",", "opts", ")", ";", "free", "(", "opts", ")", ";", "}", "else", "fputs", "(", "\"<no options>\\n\\n\"", ",", "stderr", ")", ";", "return", ";", "}", "</s>" ]
[ "Function", "that", "is", "callable", "from", "the", "debugger", "to", "print", "the", "current", "options", "." ]
[ "i386", "\"%s\\n\\n\"", "\"<no options>\\n\\n\"" ]
i386-options
ix86_debug_options
i386
CPU
GCC
5,252
69
1
[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "this", "->", "F", "=", "&", "F", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end", "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "Changed", "|=", "runOnLoop", "(", "*", "L", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
[ "AArch64" ]
SVEAddressingModes
runOnFunction
AArch64
CPU
LLVM
5,253
99
1
[]
[ "<s>", "static", "int", "sched_get_indexed_address_scale", "(", "rtx_insn", "*", "pro", ",", "rtx_insn", "*", "con", ")", "{", "rtx", "reg", ";", "rtx", "mem", ";", "struct", "m68k_address", "address", ";", "reg", "=", "sched_get_reg_operand", "(", "pro", ",", "true", ")", ";", "if", "(", "reg", "==", "NULL", ")", "return", "0", ";", "mem", "=", "sched_get_mem_operand", "(", "con", ",", "true", ",", "false", ")", ";", "gcc_assert", "(", "mem", "!=", "NULL", "&&", "MEM_P", "(", "mem", ")", ")", ";", "if", "(", "!", "m68k_decompose_address", "(", "GET_MODE", "(", "mem", ")", ",", "XEXP", "(", "mem", ",", "0", ")", ",", "reload_completed", ",", "&", "address", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "REGNO", "(", "address", ".", "index", ")", ")", "{", "gcc_assert", "(", "address", ".", "scale", "!=", "0", ")", ";", "return", "address", ".", "scale", ";", "}", "return", "0", ";", "}", "</s>" ]
[ "Helper", "function", "for", "m68k_sched_indexed_address_bypass_p", ".", "if", "PRO", "modifies", "register", "used", "as", "index", "in", "CON", ",", "return", "scale", "of", "indexed", "memory", "access", "in", "CON", ".", "Return", "zero", "overwise", "." ]
[ "m68k", "0", "0", "0", "0" ]
m68k
sched_get_indexed_address_scale
m68k
MPU
GCC
5,254
125
1
[]
[ "<s>", "static", "rtx", "c6x_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "unsigned", "regno", ";", "unsigned", "real_regno", ";", "int", "nregs", ";", "int", "i", ";", "rtx", "p", ";", "regno", "=", "REGNO", "(", "rtl", ")", ";", "nregs", "=", "REG_NREGS", "(", "rtl", ")", ";", "if", "(", "nregs", "==", "1", ")", "return", "NULL_RTX", ";", "p", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nregs", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nregs", ";", "i", "++", ")", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "real_regno", "=", "regno", "+", "nregs", "-", "(", "i", "+", "1", ")", ";", "else", "real_regno", "=", "regno", "+", "i", ";", "XVECEXP", "(", "p", ",", "0", ",", "i", ")", "=", "gen_rtx_REG", "(", "SImode", ",", "real_regno", ")", ";", "}", "return", "p", ";", "}", "</s>" ]
[ "We", "save", "pairs", "of", "registers", "using", "a", "DImode", "store", ".", "Describe", "the", "component", "registers", "for", "DWARF", "generation", "code", "." ]
[ "c6x", "1", "0", "1", "0" ]
c6x
c6x_dwarf_register_span
c6x
VLIW
GCC
5,255
116
1
[]
[ "<s>", "virtual", "void", "initializePass", "(", ")", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]
[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]
[ "ARM" ]
ARMTargetTransformInfo
initializePass
ARM
CPU
LLVM
5,256
12
1
[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "TII", "->", "legalizeOperands", "(", "MI", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "unsigned", "Writemask", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "unsigned", "BitsSet", "=", "0", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "4", ";", "++", "i", ")", "BitsSet", "+=", "Writemask", "&", "(", "1", "<<", "i", ")", "?", "1", ":", "0", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "BitsSet", ")", "{", "default", ":", "return", ";", "case", "1", ":", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "break", ";", "case", "2", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_64RegClass", ";", "break", ";", "case", "3", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_96RegClass", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";", "}", "int", "NoRetAtomicOp", "=", "AMDGPU", "::", "getAtomicNoRetOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "1", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "0", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "0", ")", ";", "}", "return", ";", "}", "}", "</s>" ]
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]
[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]
SIISelLowering127
AdjustInstrPostInstrSelection
R600
GPU
LLVM
5,257
288
1
[]
[ "<s>", "bool", "null_epilogue", "(", ")", "{", "int", "i", ";", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "frame_pointer_needed", ")", "return", "false", ";", "if", "(", "get_frame_size", "(", ")", ")", "return", "false", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "!", "call_used_regs", "[", "i", "]", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "return", "1", "if", "there", "is", "n't", "anything", "tricky", "to", "do" ]
[ "z8k", "0" ]
z8k
null_epilogue
z8k
MPU
GCC
5,258
67
1
[]
[ "<s>", "static", "tree", "mips_std_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "tree", "addr", ",", "t", ",", "type_size", ",", "rounded_size", ",", "valist_tmp", ";", "unsigned", "HOST_WIDE_INT", "align", ",", "boundary", ";", "bool", "indirect", ";", "indirect", "=", "pass_va_arg_by_reference", "(", "type", ")", ";", "if", "(", "indirect", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";", "align", "=", "PARM_BOUNDARY", "/", "BITS_PER_UNIT", ";", "boundary", "=", "targetm", ".", "calls", ".", "function_arg_boundary", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ")", ";", "if", "(", "boundary", ">", "MAX_SUPPORTED_STACK_ALIGNMENT", ")", "boundary", "=", "MAX_SUPPORTED_STACK_ALIGNMENT", ";", "boundary", "/=", "BITS_PER_UNIT", ";", "valist_tmp", "=", "get_initialized_tmp_var", "(", "valist", ",", "pre_p", ",", "NULL", ")", ";", "if", "(", "boundary", ">", "align", ")", "{", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build_pointer_plus_hwi", "(", "valist_tmp", ",", "boundary", "-", "1", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build2", "(", "BIT_AND_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "build_int_cst", "(", "TREE_TYPE", "(", "valist", ")", ",", "-", "boundary", ")", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "else", "boundary", "=", "align", ";", "boundary", "*=", "BITS_PER_UNIT", ";", "if", "(", "boundary", "<", "TYPE_ALIGN", "(", "type", ")", ")", "{", "type", "=", "build_variant_type_copy", "(", "type", ")", ";", "SET_TYPE_ALIGN", "(", "type", ",", "boundary", ")", ";", "}", "type_size", "=", "size_in_bytes", "(", "type", ")", ";", "rounded_size", "=", "round_up", "(", "type_size", ",", "align", ")", ";", "gimplify_expr", "(", "&", "rounded_size", ",", "pre_p", ",", "post_p", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "addr", "=", "valist_tmp", ";", "if", "(", "PAD_VARARGS_DOWN", "&&", "!", "integer_zerop", "(", "rounded_size", ")", ")", "{", "t", "=", "fold_build2_loc", "(", "input_location", ",", "GT_EXPR", ",", "sizetype", ",", "rounded_size", ",", "size_int", "(", "align", ")", ")", ";", "t", "=", "fold_build3", "(", "COND_EXPR", ",", "sizetype", ",", "t", ",", "size_zero_node", ",", "size_binop", "(", "MINUS_EXPR", ",", "rounded_size", ",", "type_size", ")", ")", ";", "addr", "=", "fold_build_pointer_plus", "(", "addr", ",", "t", ")", ";", "}", "t", "=", "fold_build_pointer_plus", "(", "valist_tmp", ",", "rounded_size", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "addr", "=", "fold_convert", "(", "build_pointer_type", "(", "type", ")", ",", "addr", ")", ";", "if", "(", "indirect", ")", "addr", "=", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "return", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "}", "</s>" ]
[ "Like", "std_gimplify_va_arg_expr", ",", "but", "apply", "alignment", "to", "zero-sized", "types", "as", "well", "." ]
[ "mips", "1" ]
mips
mips_std_gimplify_va_arg_expr
mips
CPU
GCC
5,259
377
1
[]
[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", "assert", "(", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "&&", "\"Instruction should be in a function!\"", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "Opcode", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opcode", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "return", "true", ";", "}", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "I", ".", "getNumExplicitOperands", "(", ")", "&&", "\"Generic instruction has unexpected implicit operands\\n\"", ")", ";", "if", "(", "selectBinaryOp", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectLoadStoreOp", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectFrameIndex", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectConstant", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectTrunc", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ")", ";", "}", "</s>" ]
[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]
[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"" ]
X86InstructionSelector28
select
X86
CPU
LLVM
5,260
207
1
[]
[ "<s>", "void", "NyuziMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "++", "MCNumEmitted", ";", "unsigned", "Value", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "EmitLEConstant", "(", "Value", ",", "4", ",", "OS", ")", ";", "}", "</s>" ]
[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]
[ "Nyuzi", "Nyuzi", "4" ]
NyuziMCCodeEmitter
encodeInstruction
Nyuzi
GPU
LLVM
5,261
53
1
[]
[ "<s>", "static", "void", "create_insn_code_compression_table", "(", ")", "{", "int", "next_index", "=", "1", ";", "printf", "(", "\"const enum insn_code %s_multiply_insn_seq_decode_opcode[] = {\\n\"", "\" CODE_FOR_nothing /* must be first */ \"", ",", "ARCH", ")", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "sizeof", "ops", "/", "sizeof", "ops", "[", "0", "]", ";", "i", "++", ")", "{", "Operator", "*", "op", "=", "&", "ops", "[", "i", "]", ";", "int", "index", "=", "-", "1", ";", "for", "(", "size_t", "j", "=", "0", ";", "j", "<", "i", ";", "j", "++", ")", "{", "Operator", "*", "old", "=", "&", "ops", "[", "j", "]", ";", "if", "(", "strcmp", "(", "old", "->", "m_pattern", ",", "op", "->", "m_pattern", ")", "==", "0", ")", "{", "index", "=", "old", "->", "m_top_index", ";", "break", ";", "}", "}", "if", "(", "index", "==", "-", "1", ")", "{", "printf", "(", "\",\\n %s\"", ",", "op", "->", "m_pattern", ")", ";", "index", "=", "next_index", "++", ";", "}", "op", "->", "m_top_index", "=", "index", ";", "}", "printf", "(", "\"\\n};\\n\\n\"", ")", ";", "}", "</s>" ]
[ "For", "each", "insn_code", "used", "by", "an", "operator", ",", "choose", "a", "compact", "number", "so", "it", "takes", "less", "space", "in", "the", "output", "data", "structure", ".", "This", "prints", "out", "a", "lookup", "table", "used", "to", "map", "the", "compactified", "number", "back", "to", "an", "insn_code", "." ]
[ "tilepro", "1", "\"const enum insn_code %s_multiply_insn_seq_decode_opcode[] = {\\n\"", "\" CODE_FOR_nothing /* must be first */ \"", "0", "0", "1", "0", "0", "1", "\",\\n %s\"", "\"\\n};\\n\\n\"" ]
gen-mul-tables
create_insn_code_compression_table
tilepro
VLIW
GCC
5,262
144
1
[]
[ "<s>", "bool", "Cpu0RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]
[ "Cpu0", "Cpu0" ]
Cpu0RegisterInfo
trackLivenessAfterRegAlloc
Cpu0
CPU
LLVM
5,263
16
1
[]
[ "<s>", "bool", "SPIRVPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]
[ "SPIRV", "SPIRV" ]
SPIRVTargetMachine
addLegalizeMachineIR
SPIRV
Virtual ISA
LLVM
5,264
19
1
[]
[ "<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "int64_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "uint64_t", "Width", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "Value", ",", "Address", ",", "isBranch", ",", "Offset", ",", "Width", ")", ";", "}", "</s>" ]
[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]
[ "SystemZ" ]
SystemZDisassembler (2)1
tryAddingSymbolicOperand
SystemZ
CPU
LLVM
5,265
63
1
[]
[ "<s>", "bool", "MBlazeSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_CRITICAL", ";", "CriticalPathRCs", ".", "clear", "(", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "MBlaze", "::", "GPRRegClass", ")", ";", "return", "HasItin", "&&", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";", "}", "</s>" ]
[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]
[ "MBlaze", "MBlaze", "MBlaze::GPRRegClass" ]
MBlazeSubtarget
enablePostRAScheduler
MBlaze
MPU
LLVM
5,266
54
1
[]
[ "<s>", "bool", "nds32_n9_3r2w_mm_to_ex_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "case", "TYPE_MUL", ":", "case", "TYPE_MAC", ":", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "INSN_CODE", "(", "producer", ")", "==", "CODE_FOR_divmodsi4", "||", "INSN_CODE", "(", "producer", ")", "==", "CODE_FOR_udivmodsi4", ")", "{", "rtx", "def_reg1", "=", "SET_DEST", "(", "parallel_element", "(", "producer", ",", "0", ")", ")", ";", "rtx", "def_reg2", "=", "SET_DEST", "(", "parallel_element", "(", "producer", ",", "1", ")", ")", ";", "return", "(", "n9_3r2w_consumed_by_ex_dep_p", "(", "consumer", ",", "def_reg1", ")", "||", "n9_3r2w_consumed_by_ex_dep_p", "(", "consumer", ",", "def_reg2", ")", ")", ";", "}", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "n9_3r2w_consumed_by_ex_dep_p", "(", "consumer", ",", "def_reg", ")", ";", "}", "</s>" ]
[ "Check", "dependencies", "from", "MM", "to", "EX", "." ]
[ "nds32", "0", "1" ]
nds32-pipelines-auxiliary5
nds32_n9_3r2w_mm_to_ex_p
nds32
CPU
GCC
5,267
136
1
[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", "->", "hasNUsesOfValue", "(", "1", ",", "0", ")", ")", "return", "false", ";", "SDValue", "TCChain", "=", "Chain", ";", "SDNode", "*", "Copy", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "{", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "1", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "Glue", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "0", ")", ";", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "return", "false", ";", "bool", "HasRet", "=", "false", ";", "for", "(", "SDNode", "*", "Node", ":", "Copy", "->", "uses", "(", ")", ")", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "!=", "AArch64ISD", "::", "RET_FLAG", ")", "return", "false", ";", "HasRet", "=", "true", ";", "}", "if", "(", "!", "HasRet", ")", "return", "false", ";", "Chain", "=", "TCChain", ";", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]
[ "AArch64", "AArch64", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ISD::FP_EXTEND", "AArch64ISD::RET_FLAG" ]
AArch64ISelLowering (2)
isUsedByReturnOnly
AArch64
CPU
LLVM
5,268
178
1
[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "16", ";", "return", "0", ";", "}", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "8", ";", "return", "13", ";", "}", "</s>" ]
[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]
[ "ARM", "16", "0", "8", "13" ]
ARMTargetTransformInfo
getNumberOfRegisters
ARM
CPU
LLVM
5,269
42
1
[]
[ "<s>", "static", "bool", "rs6000_declare_alias", "(", "struct", "symtab_node", "*", "n", ",", "void", "*", "d", ")", "{", "struct", "declare_alias_data", "*", "data", "=", "(", "struct", "declare_alias_data", "*", ")", "d", ";", "if", "(", "!", "n", "->", "alias", "||", "n", "->", "weakref", ")", "return", "false", ";", "if", "(", "lookup_attribute", "(", "\"ifunc\"", ",", "DECL_ATTRIBUTES", "(", "n", "->", "decl", ")", ")", ")", "return", "false", ";", "TREE_ASM_WRITTEN", "(", "n", "->", "decl", ")", "=", "true", ";", "const", "char", "*", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "n", "->", "decl", ")", ")", ";", "char", "*", "buffer", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "2", ")", ";", "char", "*", "p", ";", "int", "dollar_inside", "=", "0", ";", "strcpy", "(", "buffer", ",", "name", ")", ";", "p", "=", "strchr", "(", "buffer", ",", "'$'", ")", ";", "while", "(", "p", ")", "{", "*", "p", "=", "'_'", ";", "dollar_inside", "++", ";", "p", "=", "strchr", "(", "p", "+", "1", ",", "'$'", ")", ";", "}", "if", "(", "TREE_PUBLIC", "(", "n", "->", "decl", ")", ")", "{", "if", "(", "!", "RS6000_WEAK", "||", "!", "DECL_WEAK", "(", "n", "->", "decl", ")", ")", "{", "if", "(", "dollar_inside", ")", "{", "if", "(", "data", "->", "function_descriptor", ")", "fprintf", "(", "data", "->", "file", ",", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", ",", "buffer", ",", "name", ")", ";", "fprintf", "(", "data", "->", "file", ",", "\"\\t.rename %s,\\\"%s\\\"\\n\"", ",", "buffer", ",", "name", ")", ";", "}", "if", "(", "data", "->", "function_descriptor", ")", "{", "fputs", "(", "\"\\t.globl .\"", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "fputs", "(", "\"\\t.globl \"", ",", "data", "->", "file", ")", ";", "assemble_name", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "else", "if", "(", "DECL_WEAK", "(", "n", "->", "decl", ")", "&&", "!", "data", "->", "function_descriptor", ")", "ASM_WEAKEN_DECL", "(", "data", "->", "file", ",", "n", "->", "decl", ",", "name", ",", "NULL", ")", ";", "}", "else", "{", "if", "(", "dollar_inside", ")", "{", "if", "(", "data", "->", "function_descriptor", ")", "fprintf", "(", "data", "->", "file", ",", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", ",", "buffer", ",", "name", ")", ";", "fprintf", "(", "data", "->", "file", ",", "\"\\t.rename %s,\\\"%s\\\"\\n\"", ",", "buffer", ",", "name", ")", ";", "}", "if", "(", "data", "->", "function_descriptor", ")", "{", "fputs", "(", "\"\\t.lglobl .\"", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "fputs", "(", "\"\\t.lglobl \"", ",", "data", "->", "file", ")", ";", "assemble_name", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "if", "(", "data", "->", "function_descriptor", ")", "putc", "(", "'.'", ",", "data", "->", "file", ")", ";", "ASM_OUTPUT_LABEL", "(", "data", "->", "file", ",", "buffer", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "Declare", "alias", "N.", "A", "helper", "function", "for", "for_node_and_aliases", "." ]
[ "rs6000", "\"ifunc\"", "2", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.globl \"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.lglobl \"" ]
rs6000
rs6000_declare_alias
rs6000
CPU
GCC
5,270
436
1
[]
[ "<s>", "static", "int", "arm_save_coproc_regs", "(", "void", ")", "{", "int", "saved_size", "=", "0", ";", "unsigned", "reg", ";", "unsigned", "start_reg", ";", "rtx", "insn", ";", "for", "(", "reg", "=", "LAST_IWMMXT_REGNUM", ";", "reg", ">=", "FIRST_IWMMXT_REGNUM", ";", "reg", "--", ")", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", "insn", "=", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "insn", "=", "gen_rtx_MEM", "(", "V2SImode", ",", "insn", ")", ";", "insn", "=", "emit_set_insn", "(", "insn", ",", "gen_rtx_REG", "(", "V2SImode", ",", "reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "saved_size", "+=", "8", ";", "}", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "start_reg", "=", "FIRST_VFP_REGNUM", ";", "for", "(", "reg", "=", "FIRST_VFP_REGNUM", ";", "reg", "<", "LAST_VFP_REGNUM", ";", "reg", "+=", "2", ")", "{", "if", "(", "(", "!", "df_regs_ever_live_p", "(", "reg", ")", "||", "call_used_regs", "[", "reg", "]", ")", "&&", "(", "!", "df_regs_ever_live_p", "(", "reg", "+", "1", ")", "||", "call_used_regs", "[", "reg", "+", "1", "]", ")", ")", "{", "if", "(", "start_reg", "!=", "reg", ")", "saved_size", "+=", "vfp_emit_fstmd", "(", "start_reg", ",", "(", "reg", "-", "start_reg", ")", "/", "2", ")", ";", "start_reg", "=", "reg", "+", "2", ";", "}", "}", "if", "(", "start_reg", "!=", "reg", ")", "saved_size", "+=", "vfp_emit_fstmd", "(", "start_reg", ",", "(", "reg", "-", "start_reg", ")", "/", "2", ")", ";", "}", "return", "saved_size", ";", "}", "</s>" ]
[ "Emit", "RTL", "to", "save", "coprocessor", "registers", "on", "function", "entry", ".", "Returns", "the", "number", "of", "bytes", "pushed", "." ]
[ "arm", "0", "1", "8", "2", "1", "1", "2", "2", "2" ]
arm6
arm_save_coproc_regs
arm
CPU
GCC
5,271
204
1
[]
[ "<s>", "bool", "ia64_const_ok_for_letter_p", "(", "HOST_WIDE_INT", "value", ",", "char", "c", ")", "{", "switch", "(", "c", ")", "{", "case", "'I'", ":", "return", "CONST_OK_FOR_I", "(", "value", ")", ";", "case", "'J'", ":", "return", "CONST_OK_FOR_J", "(", "value", ")", ";", "case", "'K'", ":", "return", "CONST_OK_FOR_K", "(", "value", ")", ";", "case", "'L'", ":", "return", "CONST_OK_FOR_L", "(", "value", ")", ";", "case", "'M'", ":", "return", "CONST_OK_FOR_M", "(", "value", ")", ";", "case", "'N'", ":", "return", "CONST_OK_FOR_N", "(", "value", ")", ";", "case", "'O'", ":", "return", "CONST_OK_FOR_O", "(", "value", ")", ";", "case", "'P'", ":", "return", "CONST_OK_FOR_P", "(", "value", ")", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]
[ "Implement", "CONST_OK_FOR_LETTER_P", "." ]
[ "ia64" ]
ia643
ia64_const_ok_for_letter_p
ia64
CPU
GCC
5,272
94
1
[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "convertToFlagSettingOpc", "(", "unsigned", "Opc", ",", "bool", "&", "Is64Bit", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has no flag setting equivalent!\"", ")", ";", "case", "AArch64", "::", "ADDWri", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "ADDSWri", ";", "case", "AArch64", "::", "ADDWrr", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "ADDSWrr", ";", "case", "AArch64", "::", "ADDWrs", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "ADDSWrs", ";", "case", "AArch64", "::", "ADDWrx", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "ADDSWrx", ";", "case", "AArch64", "::", "ANDWri", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "ANDSWri", ";", "case", "AArch64", "::", "ANDWrr", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "ANDSWrr", ";", "case", "AArch64", "::", "ANDWrs", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "ANDSWrs", ";", "case", "AArch64", "::", "BICWrr", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "BICSWrr", ";", "case", "AArch64", "::", "BICWrs", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "BICSWrs", ";", "case", "AArch64", "::", "SUBWri", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "SUBSWri", ";", "case", "AArch64", "::", "SUBWrr", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "SUBSWrr", ";", "case", "AArch64", "::", "SUBWrs", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "SUBSWrs", ";", "case", "AArch64", "::", "SUBWrx", ":", "Is64Bit", "=", "false", ";", "return", "AArch64", "::", "SUBSWrx", ";", "case", "AArch64", "::", "ADDXri", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "ADDSXri", ";", "case", "AArch64", "::", "ADDXrr", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "ADDSXrr", ";", "case", "AArch64", "::", "ADDXrs", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "ADDSXrs", ";", "case", "AArch64", "::", "ADDXrx", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "ADDSXrx", ";", "case", "AArch64", "::", "ANDXri", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "ANDSXri", ";", "case", "AArch64", "::", "ANDXrr", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "ANDSXrr", ";", "case", "AArch64", "::", "ANDXrs", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "ANDSXrs", ";", "case", "AArch64", "::", "BICXrr", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "BICSXrr", ";", "case", "AArch64", "::", "BICXrs", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "BICSXrs", ";", "case", "AArch64", "::", "SUBXri", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "SUBSXri", ";", "case", "AArch64", "::", "SUBXrr", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "SUBSXrr", ";", "case", "AArch64", "::", "SUBXrs", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "SUBSXrs", ";", "case", "AArch64", "::", "SUBXrx", ":", "Is64Bit", "=", "true", ";", "return", "AArch64", "::", "SUBSXrx", ";", "}", "}", "</s>" ]
[ "Return", "the", "opcode", "that", "set", "flags", "when", "possible", "." ]
[ "AArch64", "AArch64", "\"Opcode has no flag setting equivalent!\"", "AArch64::ADDWri", "AArch64::ADDSWri", "AArch64::ADDWrr", "AArch64::ADDSWrr", "AArch64::ADDWrs", "AArch64::ADDSWrs", "AArch64::ADDWrx", "AArch64::ADDSWrx", "AArch64::ANDWri", "AArch64::ANDSWri", "AArch64::ANDWrr", "AArch64::ANDSWrr", "AArch64::ANDWrs", "AArch64::ANDSWrs", "AArch64::BICWrr", "AArch64::BICSWrr", "AArch64::BICWrs", "AArch64::BICSWrs", "AArch64::SUBWri", "AArch64::SUBSWri", "AArch64::SUBWrr", "AArch64::SUBSWrr", "AArch64::SUBWrs", "AArch64::SUBSWrs", "AArch64::SUBWrx", "AArch64::SUBSWrx", "AArch64::ADDXri", "AArch64::ADDSXri", "AArch64::ADDXrr", "AArch64::ADDSXrr", "AArch64::ADDXrs", "AArch64::ADDSXrs", "AArch64::ADDXrx", "AArch64::ADDSXrx", "AArch64::ANDXri", "AArch64::ANDSXri", "AArch64::ANDXrr", "AArch64::ANDSXrr", "AArch64::ANDXrs", "AArch64::ANDSXrs", "AArch64::BICXrr", "AArch64::BICSXrr", "AArch64::BICXrs", "AArch64::BICSXrs", "AArch64::SUBXri", "AArch64::SUBSXri", "AArch64::SUBXrr", "AArch64::SUBSXrr", "AArch64::SUBXrs", "AArch64::SUBSXrs", "AArch64::SUBXrx", "AArch64::SUBSXrx" ]
AArch64InstrInfo (2)1
convertToFlagSettingOpc
AArch64
CPU
LLVM
5,273
391
1
[]
[ "<s>", "void", "ARMInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "markup", "(", "\"<reg:\"", ")", "<<", "getRegisterName", "(", "RegNo", ")", "<<", "markup", "(", "\">\"", ")", ";", "}", "</s>" ]
[ "Print", "the", "assembler", "register", "name", "." ]
[ "ARM", "ARM", "\"<reg:\"", "\">\"" ]
ARMInstPrinter (2)
printRegName
ARM
CPU
LLVM
5,274
32
1
[]
[ "<s>", "bool", "HexagonMCInst", "::", "isExtended", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "return", "(", "F", ">>", "HexagonII", "::", "ExtendedPos", ")", "&", "HexagonII", "::", "ExtendedMask", ";", "}", "</s>" ]
[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]
[ "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask" ]
HexagonMCInst4
isExtended
Hexagon
DSP
LLVM
5,275
31
1
[]
[ "<s>", "tree", "ix86_vectorize_builtin_gather", "(", "const_tree", "mem_vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX2", "||", "(", "known_eq", "(", "TYPE_VECTOR_SUBPARTS", "(", "mem_vectype", ")", ",", "2u", ")", "?", "!", "TARGET_USE_GATHER_2PARTS", ":", "(", "known_eq", "(", "TYPE_VECTOR_SUBPARTS", "(", "mem_vectype", ")", ",", "4u", ")", "?", "!", "TARGET_USE_GATHER_4PARTS", ":", "!", "TARGET_USE_GATHER", ")", ")", ")", "return", "NULL_TREE", ";", "if", "(", "(", "TREE_CODE", "(", "index_type", ")", "!=", "INTEGER_TYPE", "&&", "!", "POINTER_TYPE_P", "(", "index_type", ")", ")", "||", "(", "TYPE_MODE", "(", "index_type", ")", "!=", "SImode", "&&", "TYPE_MODE", "(", "index_type", ")", "!=", "DImode", ")", ")", "return", "NULL_TREE", ";", "if", "(", "TYPE_PRECISION", "(", "index_type", ")", ">", "POINTER_SIZE", ")", "return", "NULL_TREE", ";", "if", "(", "TYPE_PRECISION", "(", "index_type", ")", "<", "POINTER_SIZE", "&&", "TYPE_UNSIGNED", "(", "index_type", ")", ")", "return", "NULL_TREE", ";", "if", "(", "scale", "<=", "0", "||", "scale", ">", "8", "||", "(", "scale", "&", "(", "scale", "-", "1", ")", ")", "!=", "0", ")", "return", "NULL_TREE", ";", "si", "=", "TYPE_MODE", "(", "index_type", ")", "==", "SImode", ";", "switch", "(", "TYPE_MODE", "(", "mem_vectype", ")", ")", "{", "case", "E_V2DFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV2DF", ":", "IX86_BUILTIN_GATHER3DIV2DF", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV2DF", ":", "IX86_BUILTIN_GATHERDIV2DF", ";", "break", ";", "case", "E_V4DFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3ALTSIV4DF", ":", "IX86_BUILTIN_GATHER3DIV4DF", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERALTSIV4DF", ":", "IX86_BUILTIN_GATHERDIV4DF", ";", "break", ";", "case", "E_V2DImode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV2DI", ":", "IX86_BUILTIN_GATHER3DIV2DI", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV2DI", ":", "IX86_BUILTIN_GATHERDIV2DI", ";", "break", ";", "case", "E_V4DImode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3ALTSIV4DI", ":", "IX86_BUILTIN_GATHER3DIV4DI", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERALTSIV4DI", ":", "IX86_BUILTIN_GATHERDIV4DI", ";", "break", ";", "case", "E_V4SFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV4SF", ":", "IX86_BUILTIN_GATHER3DIV4SF", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV4SF", ":", "IX86_BUILTIN_GATHERDIV4SF", ";", "break", ";", "case", "E_V8SFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV8SF", ":", "IX86_BUILTIN_GATHER3ALTDIV8SF", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV8SF", ":", "IX86_BUILTIN_GATHERALTDIV8SF", ";", "break", ";", "case", "E_V4SImode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV4SI", ":", "IX86_BUILTIN_GATHER3DIV4SI", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV4SI", ":", "IX86_BUILTIN_GATHERDIV4SI", ";", "break", ";", "case", "E_V8SImode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV8SI", ":", "IX86_BUILTIN_GATHER3ALTDIV8SI", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV8SI", ":", "IX86_BUILTIN_GATHERALTDIV8SI", ";", "break", ";", "case", "E_V8DFmode", ":", "if", "(", "TARGET_AVX512F", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3ALTSIV8DF", ":", "IX86_BUILTIN_GATHER3DIV8DF", ";", "else", "return", "NULL_TREE", ";", "break", ";", "case", "E_V8DImode", ":", "if", "(", "TARGET_AVX512F", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3ALTSIV8DI", ":", "IX86_BUILTIN_GATHER3DIV8DI", ";", "else", "return", "NULL_TREE", ";", "break", ";", "case", "E_V16SFmode", ":", "if", "(", "TARGET_AVX512F", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV16SF", ":", "IX86_BUILTIN_GATHER3ALTDIV16SF", ";", "else", "return", "NULL_TREE", ";", "break", ";", "case", "E_V16SImode", ":", "if", "(", "TARGET_AVX512F", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV16SI", ":", "IX86_BUILTIN_GATHER3ALTDIV16SI", ";", "else", "return", "NULL_TREE", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "return", "ix86_get_builtin", "(", "code", ")", ";", "}", "</s>" ]
[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "gather", "load", "with", "memory", "type", "MEM_VECTYPE", "and", "index", "type", "INDEX_VECTYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]
[ "i386", "2u", "4u", "0", "8", "1", "0" ]
i386-builtins
ix86_vectorize_builtin_gather
i386
CPU
GCC
5,276
473
1
[]
[ "<s>", "static", "void", "v850_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "!", "TARGET_GCC_ABI", ")", "cum", "->", "nbytes", "+=", "(", "(", "(", "mode", "!=", "BLKmode", "?", "GET_MODE_SIZE", "(", "mode", ")", ":", "int_size_in_bytes", "(", "type", ")", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "&", "-", "UNITS_PER_WORD", ")", ";", "else", "cum", "->", "nbytes", "+=", "(", "(", "(", "type", "&&", "int_size_in_bytes", "(", "type", ")", ">", "8", "?", "GET_MODE_SIZE", "(", "Pmode", ")", ":", "(", "mode", "!=", "BLKmode", "?", "GET_MODE_SIZE", "(", "mode", ")", ":", "int_size_in_bytes", "(", "type", ")", ")", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "&", "-", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]
[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", ")" ]
[ "v850", "1", "8", "1" ]
v8504
v850_function_arg_advance
v850
MPU
GCC
5,277
112
1
[]
[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "opc", ";", "bool", "isValidFrameIdx", "=", "(", "FrameIdx", "<", "SPUFrameLowering", "::", "maxFrameOffset", "(", ")", ")", ";", "if", "(", "RC", "==", "&", "SPU", "::", "GPRCRegClass", ")", "opc", "=", "isValidFrameIdx", "?", "SPU", "::", "LQDr128", ":", "SPU", "::", "LQXr128", ";", "else", "if", "(", "RC", "==", "&", "SPU", "::", "R64CRegClass", ")", "opc", "=", "isValidFrameIdx", "?", "SPU", "::", "LQDr64", ":", "SPU", "::", "LQXr64", ";", "else", "if", "(", "RC", "==", "&", "SPU", "::", "R64FPRegClass", ")", "opc", "=", "isValidFrameIdx", "?", "SPU", "::", "LQDr64", ":", "SPU", "::", "LQXr64", ";", "else", "if", "(", "RC", "==", "&", "SPU", "::", "R32CRegClass", ")", "opc", "=", "isValidFrameIdx", "?", "SPU", "::", "LQDr32", ":", "SPU", "::", "LQXr32", ";", "else", "if", "(", "RC", "==", "&", "SPU", "::", "R32FPRegClass", ")", "opc", "=", "isValidFrameIdx", "?", "SPU", "::", "LQDr32", ":", "SPU", "::", "LQXr32", ";", "else", "if", "(", "RC", "==", "&", "SPU", "::", "R16CRegClass", ")", "opc", "=", "isValidFrameIdx", "?", "SPU", "::", "LQDr16", ":", "SPU", "::", "LQXr16", ";", "else", "if", "(", "RC", "==", "&", "SPU", "::", "R8CRegClass", ")", "opc", "=", "isValidFrameIdx", "?", "SPU", "::", "LQDr8", ":", "SPU", "::", "LQXr8", ";", "else", "if", "(", "RC", "==", "&", "SPU", "::", "VECREGRegClass", ")", "opc", "=", "isValidFrameIdx", "?", "SPU", "::", "LQDv16i8", ":", "SPU", "::", "LQXv16i8", ";", "else", "llvm_unreachable", "(", "\"Unknown regclass in loadRegFromStackSlot!\"", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";", "}", "</s>" ]
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R16CRegClass", "SPU::LQDr16", "SPU::LQXr16", "SPU::R8CRegClass", "SPU::LQDr8", "SPU::LQXr8", "SPU::VECREGRegClass", "SPU::LQDv16i8", "SPU::LQXv16i8", "\"Unknown regclass in loadRegFromStackSlot!\"" ]
SPUInstrInfo1
loadRegFromStackSlot
CellSPU
MPU
LLVM
5,278
272
1
[]
[ "<s>", "static", "rtx_code_label", "*", "ix86_expand_sse_compare_and_jump", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "swap_operands", ")", "{", "bool", "unordered_compare", "=", "ix86_unordered_fp_compare", "(", "code", ")", ";", "rtx_code_label", "*", "label", ";", "rtx", "tmp", ",", "reg", ";", "if", "(", "swap_operands", ")", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "tmp", "=", "gen_rtx_COMPARE", "(", "CCFPmode", ",", "op0", ",", "op1", ")", ";", "if", "(", "unordered_compare", ")", "tmp", "=", "gen_rtx_UNSPEC", "(", "CCFPmode", ",", "gen_rtvec", "(", "1", ",", "tmp", ")", ",", "UNSPEC_NOTRAP", ")", ";", "reg", "=", "gen_rtx_REG", "(", "CCFPmode", ",", "FLAGS_REG", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "tmp", ")", ")", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "tmp", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "JUMP_LABEL", "(", "tmp", ")", "=", "label", ";", "return", "label", ";", "}", "</s>" ]
[ "Expands", "a", "comparison", "of", "OP0", "with", "OP1", "using", "comparison", "code", "CODE", ",", "swapping", "the", "operands", "if", "SWAP_OPERANDS", "is", "true", ".", "The", "expanded", "code", "is", "a", "forward", "jump", "to", "a", "newly", "created", "label", "in", "case", "the", "comparison", "is", "true", ".", "The", "generated", "label", "rtx", "is", "returned", "." ]
[ "i386", "1" ]
i386-expand
ix86_expand_sse_compare_and_jump
i386
CPU
GCC
5,279
159
1
[]
[ "<s>", "void", "LinearizedRegion", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "OS", "<<", "\"Linearized Region {\"", ";", "bool", "IsFirst", "=", "true", ";", "for", "(", "auto", "MBB", ":", "MBBs", ")", "{", "if", "(", "IsFirst", ")", "{", "IsFirst", "=", "false", ";", "}", "else", "{", "OS", "<<", "\" ,\"", ";", "}", "OS", "<<", "MBB", "->", "getNumber", "(", ")", ";", "}", "OS", "<<", "\"} (\"", "<<", "Entry", "->", "getNumber", "(", ")", "<<", "\", \"", "<<", "(", "Exit", "==", "nullptr", "?", "-", "1", ":", "Exit", "->", "getNumber", "(", ")", ")", "<<", "\"): In:\"", "<<", "printReg", "(", "getBBSelectRegIn", "(", ")", ",", "TRI", ")", "<<", "\" Out:\"", "<<", "printReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "\" {\"", ";", "for", "(", "auto", "&", "LI", ":", "LiveOuts", ")", "{", "OS", "<<", "printReg", "(", "LI", ",", "TRI", ")", "<<", "\" \"", ";", "}", "OS", "<<", "\"} \\n\"", ";", "}", "</s>" ]
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "AMDGPU", "\"Linearized Region {\"", "\" ,\"", "\"} (\"", "\", \"", "1", "\"): In:\"", "\" Out:\"", "\" {\"", "\" \"", "\"} \\n\"" ]
AMDGPUMachineCFGStructurizer1
print
AMDGPU
GPU
LLVM
5,280
135
1
[]
[ "<s>", "static", "void", "build_vs_index", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "bool", "force_direct_overloads", "=", "false", ")", "{", "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_u32base_index", ",", "MODE_u64base_index", ",", "force_direct_overloads", ")", ";", "}", "</s>" ]
[ "Like", "build_v_base", ",", "but", "for", "functions", "that", "also", "take", "a", "scalar", "array", "index", "." ]
[ "aarch64" ]
aarch64-sve-builtins-shapes
build_vs_index
aarch64
CPU
GCC
5,281
40
1
[]
[ "<s>", "static", "void", "moxie_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "regno", ";", "int", "regs", "=", "8", "-", "*", "cum", ";", "*", "pretend_size", "=", "regs", "<", "0", "?", "0", ":", "GET_MODE_SIZE", "(", "SImode", ")", "*", "regs", ";", "if", "(", "no_rtl", ")", "return", ";", "for", "(", "regno", "=", "*", "cum", ";", "regno", "<", "8", ";", "regno", "++", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "rtx", "slot", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "SImode", ",", "ARG_POINTER_REGNUM", ")", ",", "GEN_INT", "(", "UNITS_PER_WORD", "*", "(", "3", "+", "(", "regno", "-", "2", ")", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "slot", ")", ",", "reg", ")", ";", "}", "}", "</s>" ]
[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]
[ "moxie", "8", "0", "0", "8", "3", "2" ]
moxie
moxie_setup_incoming_varargs
moxie
CPU
GCC
5,282
130
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M680x0 pseudo instruction expansion pass\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "M680x0", "\"M680x0 pseudo instruction expansion pass\"" ]
M680x0ExpandPseudo
getPassName
M680x0
MPU
LLVM
5,283
11
1
[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ")", ";", "addPass", "(", "createHexagonExpandPredSpillCode", "(", "TM", ")", ")", ";", "addPass", "(", "createHexagonSplitTFRCondSets", "(", "TM", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "addPass", "(", "createHexagonPacketizer", "(", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]
HexagonTargetMachine16
addPreEmitPass
Hexagon
DSP
LLVM
5,284
87
1
[]
[ "<s>", "static", "void", "s390_optimize_register_info", "(", ")", "{", "char", "clobbered_regs", "[", "32", "]", ";", "int", "i", ";", "gcc_assert", "(", "epilogue_completed", ")", ";", "s390_regs_ever_clobbered", "(", "clobbered_regs", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "32", ";", "i", "++", ")", "clobbered_regs", "[", "i", "]", "=", "clobbered_regs", "[", "i", "]", "&&", "!", "global_not_special_regno_p", "(", "i", ")", ";", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "TARGET_TPF_PROFILING", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";", "memset", "(", "cfun_frame_layout", ".", "gpr_save_slots", ",", "SAVE_SLOT_NONE", ",", "6", ")", ";", "for", "(", "i", "=", "6", ";", "i", "<", "16", ";", "i", "++", ")", "if", "(", "!", "clobbered_regs", "[", "i", "]", ")", "cfun_gpr_save_slot", "(", "i", ")", "=", "SAVE_SLOT_NONE", ";", "s390_register_info_set_ranges", "(", ")", ";", "s390_register_info_stdarg_gpr", "(", ")", ";", "}", "</s>" ]
[ "This", "function", "is", "called", "by", "s390_optimize_prologue", "in", "order", "to", "get", "rid", "of", "unnecessary", "GPR", "save/restore", "instructions", ".", "The", "register", "info", "for", "the", "GPRs", "is", "re-computed", "and", "the", "ranges", "are", "re-calculated", "." ]
[ "s390", "32", "0", "32", "6", "6", "16" ]
s390
s390_optimize_register_info
s390
MPU
GCC
5,285
119
1
[]
[ "<s>", "static", "int", "unit_req_factor", "(", "enum", "unitreqs", "r", ")", "{", "switch", "(", "r", ")", "{", "case", "UNIT_REQ_D", ":", "case", "UNIT_REQ_L", ":", "case", "UNIT_REQ_S", ":", "case", "UNIT_REQ_M", ":", "case", "UNIT_REQ_X", ":", "case", "UNIT_REQ_T", ":", "return", "1", ";", "case", "UNIT_REQ_DL", ":", "case", "UNIT_REQ_LS", ":", "case", "UNIT_REQ_DS", ":", "return", "2", ";", "case", "UNIT_REQ_DLS", ":", "return", "3", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]
[ "Return", "a", "factor", "by", "which", "to", "weight", "unit", "imbalances", "for", "a", "reservation", "R", "." ]
[ "c6x", "1", "2", "3" ]
c6x
unit_req_factor
c6x
VLIW
GCC
5,286
61
1
[]
[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_store_pair_dw_didi", "(", "mem1", ",", "reg1", ",", "mem2", ",", "reg2", ")", ";", "case", "E_DFmode", ":", "return", "gen_store_pair_dw_dfdf", "(", "mem1", ",", "reg1", ",", "mem2", ",", "reg2", ")", ";", "case", "E_TFmode", ":", "return", "gen_store_pair_dw_tftf", "(", "mem1", ",", "reg1", ",", "mem2", ",", "reg2", ")", ";", "case", "E_V4SImode", ":", "return", "gen_vec_store_pairv4siv4si", "(", "mem1", ",", "reg1", ",", "mem2", ",", "reg2", ")", ";", "case", "E_V16QImode", ":", "return", "gen_vec_store_pairv16qiv16qi", "(", "mem1", ",", "reg1", ",", "mem2", ",", "reg2", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]
[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]
[ "aarch64" ]
aarch641
aarch64_gen_store_pair
aarch64
CPU
GCC
5,287
108
1
[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_RegMask", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "return", "CSR_64_AllRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_RegMask", ";", "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_RegMask", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "default", ":", "break", ";", "case", "CallingConv", "::", "X86_64_Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "return", "CSR_64_RegMask", ";", "}", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "return", "CSR_Win64_RegMask", ";", "return", "CSR_64_RegMask", ";", "}", "return", "CSR_32_RegMask", ";", "}", "</s>" ]
[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]
[ "X86", "X86", "X86", "X86", "X86", "X86" ]
X86RegisterInfo
getCallPreservedMask
X86
CPU
LLVM
5,288
228
1
[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "AArch64", "::", "GPR32RegClassID", ":", "case", "AArch64", "::", "GPR32spRegClassID", ":", "case", "AArch64", "::", "GPR32allRegClassID", ":", "case", "AArch64", "::", "GPR64spRegClassID", ":", "case", "AArch64", "::", "GPR64allRegClassID", ":", "case", "AArch64", "::", "GPR64RegClassID", ":", "case", "AArch64", "::", "GPR32commonRegClassID", ":", "case", "AArch64", "::", "GPR64commonRegClassID", ":", "return", "32", "-", "1", "-", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "-", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getNumXRegisterReserved", "(", ")", "-", "hasBasePointer", "(", "MF", ")", ";", "case", "AArch64", "::", "FPR8RegClassID", ":", "case", "AArch64", "::", "FPR16RegClassID", ":", "case", "AArch64", "::", "FPR32RegClassID", ":", "case", "AArch64", "::", "FPR64RegClassID", ":", "case", "AArch64", "::", "FPR128RegClassID", ":", "return", "32", ";", "case", "AArch64", "::", "DDRegClassID", ":", "case", "AArch64", "::", "DDDRegClassID", ":", "case", "AArch64", "::", "DDDDRegClassID", ":", "case", "AArch64", "::", "QQRegClassID", ":", "case", "AArch64", "::", "QQQRegClassID", ":", "case", "AArch64", "::", "QQQQRegClassID", ":", "return", "32", ";", "case", "AArch64", "::", "FPR128_loRegClassID", ":", "return", "16", ";", "}", "}", "</s>" ]
[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]
[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", "1", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "32", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID", "AArch64::QQQRegClassID", "AArch64::QQQQRegClassID", "32", "AArch64::FPR128_loRegClassID", "16" ]
AArch64RegisterInfo
getRegPressureLimit
AArch64
CPU
LLVM
5,289
189
1
[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "X86II", "::", "MO_DLLIMPORT", ";", "bool", "isDef", "=", "GV", "->", "isStrongDefinitionForLinker", "(", ")", ";", "if", "(", "isPICStyleRIPRel", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDefaultVisibility", "(", ")", "&&", "!", "isDef", ")", "return", "X86II", "::", "MO_GOTPCREL", ";", "}", "else", "if", "(", "!", "isTargetWin64", "(", ")", ")", "{", "assert", "(", "isTargetELF", "(", ")", "&&", "\"Unknown rip-relative target\"", ")", ";", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "GV", "->", "hasDefaultVisibility", "(", ")", ")", "return", "X86II", "::", "MO_GOTPCREL", ";", "}", "return", "X86II", "::", "MO_NO_FLAG", ";", "}", "if", "(", "isPICStyleGOT", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "X86II", "::", "MO_GOTOFF", ";", "return", "X86II", "::", "MO_GOT", ";", "}", "if", "(", "isPICStyleStubPIC", "(", ")", ")", "{", "if", "(", "isDef", ")", "return", "X86II", "::", "MO_PIC_BASE_OFFSET", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "X86II", "::", "MO_DARWIN_NONLAZY_PIC_BASE", ";", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "{", "return", "X86II", "::", "MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE", ";", "}", "return", "X86II", "::", "MO_PIC_BASE_OFFSET", ";", "}", "if", "(", "isPICStyleStubNoDynamic", "(", ")", ")", "{", "if", "(", "isDef", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "X86II", "::", "MO_DARWIN_NONLAZY", ";", "return", "X86II", "::", "MO_NO_FLAG", ";", "}", "return", "X86II", "::", "MO_NO_FLAG", ";", "}", "</s>" ]
[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]
[ "X86", "X86", "X86II::MO_DLLIMPORT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "\"Unknown rip-relative target\"", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_GOT", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_NO_FLAG", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]
X86Subtarget (2)
ClassifyGlobalReference
X86
CPU
LLVM
5,290
264
1
[]
[ "<s>", "static", "void", "ix86_destroy_cost_data", "(", "void", "*", "data", ")", "{", "free", "(", "data", ")", ";", "}", "</s>" ]
[ "Implement", "targetm.vectorize.destroy_cost_data", "." ]
[ "i386" ]
i386
ix86_destroy_cost_data
i386
CPU
GCC
5,291
15
1
[]
[ "<s>", "static", "bool", "offsettable_ok_by_alignment", "(", "rtx", "op", ",", "HOST_WIDE_INT", "offset", ",", "machine_mode", "mode", ")", "{", "tree", "decl", ";", "unsigned", "HOST_WIDE_INT", "dsize", ",", "dalign", ",", "lsb", ",", "mask", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "if", "(", "mode_supports_vsx_dform_quad", "(", "mode", ")", ")", "return", "false", ";", "dsize", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "decl", "=", "SYMBOL_REF_DECL", "(", "op", ")", ";", "if", "(", "!", "decl", ")", "{", "if", "(", "dsize", "==", "0", ")", "return", "false", ";", "dalign", "=", "BITS_PER_UNIT", ";", "if", "(", "SYMBOL_REF_HAS_BLOCK_INFO_P", "(", "op", ")", "&&", "SYMBOL_REF_ANCHOR_P", "(", "op", ")", "&&", "SYMBOL_REF_BLOCK", "(", "op", ")", "!=", "NULL", ")", "{", "struct", "object_block", "*", "block", "=", "SYMBOL_REF_BLOCK", "(", "op", ")", ";", "dalign", "=", "block", "->", "alignment", ";", "offset", "+=", "SYMBOL_REF_BLOCK_OFFSET", "(", "op", ")", ";", "}", "else", "if", "(", "CONSTANT_POOL_ADDRESS_P", "(", "op", ")", ")", "{", "machine_mode", "cmode", "=", "get_pool_mode", "(", "op", ")", ";", "dalign", "=", "GET_MODE_ALIGNMENT", "(", "cmode", ")", ";", "}", "}", "else", "if", "(", "DECL_P", "(", "decl", ")", ")", "{", "dalign", "=", "DECL_ALIGN", "(", "decl", ")", ";", "if", "(", "dsize", "==", "0", ")", "{", "if", "(", "!", "DECL_SIZE_UNIT", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "DECL_SIZE_UNIT", "(", "decl", ")", ")", ")", "return", "false", ";", "dsize", "=", "tree_to_uhwi", "(", "DECL_SIZE_UNIT", "(", "decl", ")", ")", ";", "if", "(", "dsize", ">", "32768", ")", "return", "false", ";", "dalign", "/=", "BITS_PER_UNIT", ";", "if", "(", "dalign", ">", "POWERPC64_TOC_POINTER_ALIGNMENT", ")", "dalign", "=", "POWERPC64_TOC_POINTER_ALIGNMENT", ";", "return", "dalign", ">=", "dsize", ";", "}", "}", "else", "gcc_unreachable", "(", ")", ";", "dalign", "/=", "BITS_PER_UNIT", ";", "if", "(", "dalign", ">", "POWERPC64_TOC_POINTER_ALIGNMENT", ")", "dalign", "=", "POWERPC64_TOC_POINTER_ALIGNMENT", ";", "mask", "=", "dalign", "-", "1", ";", "lsb", "=", "offset", "&", "-", "offset", ";", "mask", "&=", "lsb", "-", "1", ";", "dalign", "=", "mask", "+", "1", ";", "return", "dalign", ">=", "dsize", ";", "}", "</s>" ]
[ "Return", "true", "if", "a", "MODE", "sized", "memory", "accesses", "to", "OP", "plus", "OFFSET", "is", "known", "to", "not", "straddle", "a", "32k", "boundary", "." ]
[ "rs6000", "0", "0", "32768", "1", "1", "1" ]
rs60006
offsettable_ok_by_alignment
rs6000
CPU
GCC
5,292
290
1
[]
[ "<s>", "unsigned", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ")", "{", "return", "1", ";", "}", "</s>" ]
[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]
[ "Hexagon", "1" ]
HexagonTargetTransformInfo20
getGatherScatterOpCost
Hexagon
DSP
LLVM
5,293
25
1
[]
[ "<s>", "static", "rtx", "frv_read_iacc_argument", "(", "machine_mode", "mode", ",", "tree", "call", ",", "unsigned", "int", "index", ")", "{", "int", "i", ",", "regno", ";", "rtx", "op", ";", "op", "=", "frv_read_argument", "(", "call", ",", "index", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "op", ")", "<", "0", "||", "INTVAL", "(", "op", ")", ">", "IACC_LAST", "-", "IACC_FIRST", "||", "(", "(", "INTVAL", "(", "op", ")", "*", "4", ")", "&", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "1", ")", ")", "!=", "0", ")", "{", "error", "(", "\"invalid IACC argument\"", ")", ";", "op", "=", "const0_rtx", ";", "}", "regno", "=", "INTVAL", "(", "op", ")", "+", "IACC_FIRST", ";", "for", "(", "i", "=", "0", ";", "i", "<", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", ";", "i", "++", ")", "global_regs", "[", "regno", "+", "i", "]", "=", "1", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "</s>" ]
[ "Like", "frv_read_argument", ",", "but", "interpret", "the", "argument", "as", "the", "number", "of", "an", "IACC", "register", "and", "return", "a", "(", "reg", ":", "MODE", "...", ")", "rtx", "for", "it", "." ]
[ "frv", "0", "4", "1", "0", "\"invalid IACC argument\"", "0", "1" ]
frv3
frv_read_iacc_argument
frv
VLIW
GCC
5,294
135
1
[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
[ "Mips", "Mips", "0" ]
Mips16InstrInfo
isStoreToStackSlot
Mips
CPU
LLVM
5,295
20
1
[]
[ "<s>", "static", "HOST_WIDE_INT", "rotate_right", "(", "HOST_WIDE_INT", "n", ",", "int", "count", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "n", "&", "0xFFFFFFFF", ";", "if", "(", "count", "==", "0", ")", "return", "x", ";", "return", "(", "(", "x", ">>", "count", ")", "|", "(", "x", "<<", "(", "32", "-", "count", ")", ")", ")", "&", "0xFFFFFFFF", ";", "}", "</s>" ]
[ "Implement", "SImode", "rotatert", "." ]
[ "tilepro", "0xFFFFFFFF", "0", "32", "0xFFFFFFFF" ]
tilepro
rotate_right
tilepro
VLIW
GCC
5,296
50
1
[]
[ "<s>", "bool", "useIPRA", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]
[ "True", "if", "the", "target", "wants", "to", "use", "interprocedural", "register", "allocation", "by", "default", "." ]
[ "AMDGPU" ]
AMDGPUTargetMachine (2)1
useIPRA
AMDGPU
GPU
LLVM
5,297
11
1
[]
[ "<s>", "bool", "msp430_use_f5_series_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "if", "(", "msp430_hwmult_type", "==", "F5SERIES", ")", "return", "true", ";", "if", "(", "target_mcu", "==", "NULL", "||", "msp430_hwmult_type", "!=", "AUTO", ")", "return", "false", ";", "if", "(", "target_mcu", "==", "cached_match", ")", "return", "cached_result", ";", "cached_match", "=", "target_mcu", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "\"msp430f5\"", ",", "8", ")", "==", "0", ")", "return", "cached_result", "=", "true", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "\"msp430fr5\"", ",", "9", ")", "==", "0", ")", "return", "cached_result", "=", "true", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "\"msp430f6\"", ",", "8", ")", "==", "0", ")", "return", "cached_result", "=", "true", ";", "static", "const", "char", "*", "known_f5_mult_mcus", "[", "]", "=", "{", "\"cc430f5123\"", ",", "\"cc430f5125\"", ",", "\"cc430f5133\"", ",", "\"cc430f5135\"", ",", "\"cc430f5137\"", ",", "\"cc430f5143\"", ",", "\"cc430f5145\"", ",", "\"cc430f5147\"", ",", "\"cc430f6125\"", ",", "\"cc430f6126\"", ",", "\"cc430f6127\"", ",", "\"cc430f6135\"", ",", "\"cc430f6137\"", ",", "\"cc430f6143\"", ",", "\"cc430f6145\"", ",", "\"cc430f6147\"", ",", "\"msp430bt5190\"", ",", "\"msp430sl5438a\"", ",", "\"msp430xgeneric\"", "}", ";", "int", "i", ";", "for", "(", "i", "=", "ARRAY_SIZE", "(", "known_f5_mult_mcus", ")", ";", "i", "--", ";", ")", "if", "(", "strcasecmp", "(", "target_mcu", ",", "known_f5_mult_mcus", "[", "i", "]", ")", "==", "0", ")", "return", "cached_result", "=", "true", ";", "return", "cached_result", "=", "false", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "current", "MCU", "supports", "an", "F5xxx", "series", "hardware", "multiper", "." ]
[ "msp430", "\"msp430f5\"", "8", "0", "\"msp430fr5\"", "9", "0", "\"msp430f6\"", "8", "0", "\"cc430f5123\"", "\"cc430f5125\"", "\"cc430f5133\"", "\"cc430f5135\"", "\"cc430f5137\"", "\"cc430f5143\"", "\"cc430f5145\"", "\"cc430f5147\"", "\"cc430f6125\"", "\"cc430f6126\"", "\"cc430f6127\"", "\"cc430f6135\"", "\"cc430f6137\"", "\"cc430f6143\"", "\"cc430f6145\"", "\"cc430f6147\"", "\"msp430bt5190\"", "\"msp430sl5438a\"", "\"msp430xgeneric\"", "0" ]
msp4302
msp430_use_f5_series_hwmult
msp430
MPU
GCC
5,298
196
1
[]
[ "<s>", "static", "tree", "ATTRIBUTE_UNUSED", "rs6000_stack_protect_fail", "(", "void", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")", "?", "default_hidden_stack_protect_fail", "(", ")", ":", "default_external_stack_protect_fail", "(", ")", ";", "}", "</s>" ]
[ "For", "TARGET_SECURE_PLT", "32-bit", "PIC", "code", "we", "can", "save", "PIC", "register", "setup", "by", "using", "__stack_chk_fail_local", "hidden", "function", "instead", "of", "calling", "__stack_chk_fail", "directly", ".", "Otherwise", "it", "is", "better", "to", "call", "__stack_chk_fail", "directly", "." ]
[ "rs6000" ]
rs6000
rs6000_stack_protect_fail
rs6000
CPU
GCC
5,299
28
1
[]