Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "unsigned", "RISCVMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "llvm_unreachable", "(", "\"Unhandled expression!\"", ")", ";", "return", "0", ";", "}", "</s>" ]
[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
[ "RISCV", "RISCV", "\"Unhandled expression!\"", "0" ]
RISCVMCCodeEmitter
getMachineOpValue
RISCV
CPU
LLVM
4,200
83
1
[]
[ "<s>", "static", "sbitmap", "aarch64_components_for_bb", "(", "basic_block", "bb", ")", "{", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "kill", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "LAST_SAVED_REGNUM", "+", "1", ")", ";", "bitmap_clear", "(", "components", ")", ";", "for", "(", "unsigned", "regno", "=", "0", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "(", "!", "call_used_regs", "[", "regno", "]", ")", "&&", "(", "bitmap_bit_p", "(", "in", ",", "regno", ")", "||", "bitmap_bit_p", "(", "gen", ",", "regno", ")", "||", "bitmap_bit_p", "(", "kill", ",", "regno", ")", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "return", "components", ";", "}", "</s>" ]
[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]
[ "aarch64", "1", "0" ]
aarch644
aarch64_components_for_bb
aarch64
CPU
GCC
4,201
111
1
[]
[ "<s>", "bool", "RV16KAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "AsmVariant", "!=", "0", ")", "report_fatal_error", "(", "\"There are no defined alternate asm variants\"", ")", ";", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "OS", ")", ")", "return", "false", ";", "if", "(", "!", "ExtraCode", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "OS", "<<", "RV16KInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "}", "return", "true", ";", "}", "</s>" ]
[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]
[ "RV16K", "RV16K", "0", "\"There are no defined alternate asm variants\"", "RV16K" ]
RV16KAsmPrinter
PrintAsmOperand
RV16K
Virtual ISA
LLVM
4,202
132
1
[]
[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "if", "(", "MBB", ".", "isEHFuncletEntry", "(", ")", "&&", "STI", ".", "is32Bit", "(", ")", "&&", "STI", ".", "isOSWindows", "(", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "||", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "1", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "--", "MI", ";", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "++", "MI", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
[ "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]
X86FrameLowering (2)4
spillCalleeSavedRegisters
X86
CPU
LLVM
4,203
300
1
[]
[ "<s>", "static", "bool", "nvptx_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_nvptx_shufflesi", ":", "case", "CODE_FOR_nvptx_shufflesf", ":", "case", "CODE_FOR_nvptx_barsync", ":", "case", "CODE_FOR_nvptx_fork", ":", "case", "CODE_FOR_nvptx_forked", ":", "case", "CODE_FOR_nvptx_joining", ":", "case", "CODE_FOR_nvptx_join", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]
[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", "." ]
[ "nvptx" ]
nvptx
nvptx_cannot_copy_insn_p
nvptx
GPU
GCC
4,204
48
1
[]
[ "<s>", "static", "inline", "tree", "rs6000_builtin_type", "(", "int", "id", ")", "{", "tree", "t", ";", "t", "=", "rs6000_builtin_types", "[", "id", "<", "0", "?", "~", "id", ":", "id", "]", ";", "return", "id", "<", "0", "?", "build_pointer_type", "(", "t", ")", ":", "t", ";", "}", "</s>" ]
[ "Convert", "a", "type", "stored", "into", "a", "struct", "altivec_builtin_types", "as", "ID", ",", "into", "a", "tree", ".", "The", "types", "are", "in", "rs6000_builtin_types", ":", "negative", "values", "create", "a", "pointer", "type", "for", "the", "type", "associated", "to", "~ID", ".", "Note", "it", "is", "a", "logical", "NOT", ",", "rather", "than", "a", "negation", ",", "otherwise", "you", "can", "not", "represent", "a", "pointer", "type", "for", "ID", "0", "." ]
[ "rs6000", "0", "0" ]
rs6000-c
rs6000_builtin_type
rs6000
CPU
GCC
4,205
39
1
[]
[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "MOVCCr", ":", "case", "ARM", "::", "t2MOVCCr", ":", "{", "unsigned", "PredReg", "=", "0", ";", "ARMCC", "::", "CondCodes", "CC", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "ARMCC", "::", "AL", "||", "PredReg", "!=", "ARM", "::", "CPSR", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "ARMCC", "::", "getOppositeCondition", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "</s>" ]
[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]
[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]
ARMBaseInstrInfo120
commuteInstructionImpl
ARM
CPU
LLVM
4,206
140
1
[]
[ "<s>", "rtx", "xtensa_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", ")", "{", "return", "gen_rtx_REG", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "TYPE_PRECISION", "(", "valtype", ")", "<", "BITS_PER_WORD", ")", "?", "SImode", ":", "TYPE_MODE", "(", "valtype", ")", ",", "outgoing", "?", "GP_OUTGOING_RETURN", ":", "GP_RETURN", ")", ";", "}", "</s>" ]
[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]
[ "xtensa" ]
xtensa
xtensa_function_value
xtensa
MPU
GCC
4,207
46
1
[]
[ "<s>", "void", "BTFDebug", "::", "endFunctionImpl", "(", "const", "MachineFunction", "*", "MF", ")", "{", "SkipInstruction", "=", "false", ";", "LineInfoGenerated", "=", "false", ";", "SecNameOff", "=", "0", ";", "}", "</s>" ]
[ "Gather", "and", "emit", "post-function", "debug", "information", "." ]
[ "BPF", "0" ]
BTFDebug (2)
endFunctionImpl
BPF
Virtual ISA
LLVM
4,208
24
1
[]
[ "<s>", "void", "c6x_set_return_address", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "struct", "c6x_frame", "frame", ";", "rtx", "addr", ";", "HOST_WIDE_INT", "offset", ";", "c6x_compute_frame_layout", "(", "&", "frame", ")", ";", "if", "(", "!", "c6x_save_reg", "(", "RETURN_ADDR_REGNO", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNO", ")", ",", "source", ")", ";", "else", "{", "if", "(", "frame_pointer_needed", ")", "{", "addr", "=", "hard_frame_pointer_rtx", ";", "offset", "=", "frame", ".", "b3_offset", ";", "}", "else", "{", "addr", "=", "stack_pointer_rtx", ";", "offset", "=", "frame", ".", "to_allocate", "-", "frame", ".", "b3_offset", ";", "}", "if", "(", "offset", ")", "{", "HOST_WIDE_INT", "low", "=", "trunc_int_for_mode", "(", "offset", ",", "HImode", ")", ";", "emit_insn", "(", "gen_movsi_high", "(", "scratch", ",", "GEN_INT", "(", "low", ")", ")", ")", ";", "if", "(", "low", "!=", "offset", ")", "emit_insn", "(", "gen_movsi_lo_sum", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "scratch", ",", "addr", ",", "scratch", ")", ")", ";", "addr", "=", "scratch", ";", "}", "emit_move_insn", "(", "gen_frame_mem", "(", "Pmode", ",", "addr", ")", ",", "source", ")", ";", "}", "}", "</s>" ]
[ "Modify", "the", "return", "address", "of", "the", "current", "function", "." ]
[ "c6x" ]
c6x
c6x_set_return_address
c6x
VLIW
GCC
4,209
161
1
[]
[ "<s>", "int", "MBlazeRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNo", ",", "bool", "isEH", ")", "const", "{", "return", "MBlazeGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNo", ",", "0", ")", ";", "}", "</s>" ]
[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]
[ "MBlaze", "MBlaze", "MBlaze", "0" ]
MBlazeRegisterInfo5
getDwarfRegNum
MBlaze
MPU
LLVM
4,210
24
1
[]
[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "false", ";", "return", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Mips", "Mips", "Mips", "Mips" ]
MipsSEISelDAGToDAG1
runOnMachineFunction
Mips
CPU
LLVM
4,211
30
1
[]
[ "<s>", "void", "arm_emit_call_insn", "(", "rtx", "pat", ",", "rtx", "addr", ",", "bool", "sibcall", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_call_insn", "(", "pat", ")", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", "&&", "!", "sibcall", "&&", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "&&", "(", "SYMBOL_REF_DECL", "(", "addr", ")", "?", "!", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "addr", ")", ")", ":", "!", "SYMBOL_REF_LOCAL_P", "(", "addr", ")", ")", ")", "{", "require_pic_register", "(", ")", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "cfun", "->", "machine", "->", "pic_reg", ")", ";", "}", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "rtx", "*", "fusage", "=", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "clobber_reg", "(", "fusage", ",", "gen_rtx_REG", "(", "word_mode", ",", "IP_REGNUM", ")", ")", ";", "}", "}", "</s>" ]
[ "Emit", "a", "call", "instruction", "with", "pattern", "PAT", ".", "ADDR", "is", "the", "address", "of", "the", "call", "target", "." ]
[ "arm" ]
arm4
arm_emit_call_insn
arm
CPU
GCC
4,212
113
1
[]
[ "<s>", "bool", "hasDivRemOp", "(", "Type", "*", "DataType", ",", "bool", "IsSigned", ")", "{", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "target", "has", "a", "unified", "operation", "to", "calculate", "division", "and", "remainder", "." ]
[ "MOS" ]
MOSTargetTransformInfo
hasDivRemOp
MOS
MPU
LLVM
4,213
15
1
[]
[ "<s>", "bool", "check_builtin_call", "(", "location_t", "location", ",", "vec", "<", "location_t", ">", ",", "unsigned", "int", "code", ",", "tree", "fndecl", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", "{", "const", "registered_function", "&", "rfn", "=", "*", "(", "*", "registered_functions", ")", "[", "code", "]", ";", "if", "(", "!", "check_required_extensions", "(", "location", ",", "rfn", ".", "decl", ",", "rfn", ".", "required_extensions", ")", ")", "return", "false", ";", "return", "function_checker", "(", "location", ",", "rfn", ".", "instance", ",", "fndecl", ",", "TREE_TYPE", "(", "rfn", ".", "decl", ")", ",", "nargs", ",", "args", ")", ".", "check", "(", ")", ";", "}", "</s>" ]
[ "Perform", "any", "semantic", "checks", "needed", "for", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ",", "such", "as", "testing", "for", "integer", "constant", "expressions", ".", "The", "call", "occurs", "at", "location", "LOCATION", "and", "has", "NARGS", "arguments", ",", "given", "by", "ARGS", ".", "FNDECL", "is", "the", "original", "function", "decl", ",", "before", "overload", "resolution", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]
[ "aarch64" ]
aarch64-sve-builtins
check_builtin_call
aarch64
CPU
GCC
4,214
88
1
[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAMDGPULowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", ")", ")", ";", "}", "addPass", "(", "createAMDGPUOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAMDGPUAliasAnalysis", ")", "{", "addPass", "(", "createAMDGPUAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AMDGPUAAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";", "}", "</s>" ]
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]
AMDGPUTargetMachine18
addIRPasses
AMDGPU
GPU
LLVM
4,215
220
1
[]
[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "J2" ]
J2FrameLowering
hasFP
J2
MPU
LLVM
4,216
15
1
[]
[ "<s>", "int", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "1", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "op", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "op", ")", ")", "-", "1", ";", "i", ">=", "0", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "op", ",", "i", ")", "-", "1", ";", "j", ">=", "0", ";", "j", "--", ")", "if", "(", "symbolic_reference_mentioned_p", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ")", "return", "1", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "symbolic_reference_mentioned_p", "(", "XEXP", "(", "op", ",", "i", ")", ")", ")", "return", "1", ";", "}", "return", "0", ";", "}", "</s>" ]
[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]
[ "i386", "1", "1", "0", "1", "0", "1", "1", "0" ]
i3863
symbolic_reference_mentioned_p
i386
CPU
GCC
4,217
145
1
[]
[ "<s>", "void", "X86PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createX86LowerTileCopyPass", "(", ")", ")", ";", "addPass", "(", "createX86FloatingPointStackifierPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createX86LoadValueInjectionLoadHardeningPass", "(", ")", ")", ";", "}", "</s>" ]
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]
[ "X86", "X86", "X86", "X86", "X86" ]
X86TargetMachine114
addPostRegAlloc
X86
CPU
LLVM
4,218
39
1
[]
[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", "&&", "!", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "\".ARM.attributes\"", ",", "ELF", "::", "SHT_ARM_ATTRIBUTES", ",", "0", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "}", "</s>" ]
[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]
[ "ARM", "ARM", "ARM", "ARM", "\".ARM.attributes\"", "ARM", "0" ]
ARMTargetObjectFile36
Initialize
ARM
CPU
LLVM
4,219
93
1
[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "PrintImmValue", "=", "[", "&", "]", "(", "const", "MCExpr", "*", "Val", ",", "const", "char", "*", "VName", ")", "{", "if", "(", "Val", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Constant", ")", "{", "if", "(", "auto", "Imm", "=", "cast", "<", "MCConstantExpr", ">", "(", "Val", ")", "->", "getValue", "(", ")", ")", "OS", "<<", "VName", "<<", "Imm", ";", "}", "else", "if", "(", "Val", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "if", "(", "auto", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Val", ")", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "auto", "SymName", "=", "Sym", ".", "getName", "(", ")", ".", "data", "(", ")", ")", "OS", "<<", "VName", "<<", "SymName", ";", "}", "}", "}", ";", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "Tok", ".", "Data", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"Reg:\"", "<<", "X86IntelInstPrinter", "::", "getRegisterName", "(", "Reg", ".", "RegNo", ")", ";", "break", ";", "case", "Immediate", ":", "PrintImmValue", "(", "Imm", ".", "Val", ",", "\"Imm:\"", ")", ";", "break", ";", "case", "Prefix", ":", "OS", "<<", "\"Prefix:\"", "<<", "Pref", ".", "Prefixes", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "\"Memory: ModeSize=\"", "<<", "Mem", ".", "ModeSize", ";", "if", "(", "Mem", ".", "Size", ")", "OS", "<<", "\",Size=\"", "<<", "Mem", ".", "Size", ";", "if", "(", "Mem", ".", "BaseReg", ")", "OS", "<<", "\",BaseReg=\"", "<<", "X86IntelInstPrinter", "::", "getRegisterName", "(", "Mem", ".", "BaseReg", ")", ";", "if", "(", "Mem", ".", "IndexReg", ")", "OS", "<<", "\",IndexReg=\"", "<<", "X86IntelInstPrinter", "::", "getRegisterName", "(", "Mem", ".", "IndexReg", ")", ";", "if", "(", "Mem", ".", "Scale", ")", "OS", "<<", "\",Scale=\"", "<<", "Mem", ".", "Scale", ";", "if", "(", "Mem", ".", "Disp", ")", "PrintImmValue", "(", "Mem", ".", "Disp", ",", "\",Disp=\"", ")", ";", "if", "(", "Mem", ".", "SegReg", ")", "OS", "<<", "\",SegReg=\"", "<<", "X86IntelInstPrinter", "::", "getRegisterName", "(", "Mem", ".", "SegReg", ")", ";", "break", ";", "}", "}", "</s>" ]
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "X86", "\"Reg:\"", "X86", "\"Imm:\"", "\"Prefix:\"", "\"Memory: ModeSize=\"", "\",Size=\"", "\",BaseReg=\"", "X86", "\",IndexReg=\"", "X86", "\",Scale=\"", "\",Disp=\"", "\",SegReg=\"", "X86" ]
X86Operand11
print
X86
CPU
LLVM
4,220
306
1
[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "!", "FileDirective", ".", "empty", "(", ")", ")", "{", "emitFileDirective", "(", "FileDirective", ")", ";", "}", "for", "(", "Module", "::", "const_iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDeclaration", "(", ")", "&&", "!", "I", "->", "isIntrinsic", "(", ")", ")", "{", "switch", "(", "I", "->", "getLinkage", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"Unexpected linkage\"", ")", ";", "case", "Function", "::", "ExternalWeakLinkage", ":", "ExtWeakSymbols", ".", "insert", "(", "I", ")", ";", "case", "Function", "::", "ExternalLinkage", ":", "break", ";", "}", "}", "}", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "assert", "(", "DW", "&&", "\"Dwarf Writer is not available\"", ")", ";", "DW", "->", "BeginModule", "(", "&", "M", ",", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ",", "O", ",", "this", ",", "TAI", ")", ";", "return", "Result", ";", "}", "</s>" ]
[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]
[ "XCore", "XCore", "0", "\"Unexpected linkage\"", "\"Dwarf Writer is not available\"" ]
XCoreAsmPrinter14
doInitialization
XCore
MPU
LLVM
4,221
162
1
[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isTruncateFree", "(", "EVT", "FromVT", ",", "EVT", "ToVT", ")", "const", "{", "if", "(", "!", "FromVT", ".", "isInteger", "(", ")", "||", "!", "ToVT", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsigned", "FromBits", "=", "FromVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ToBits", "=", "ToVT", ".", "getSizeInBits", "(", ")", ";", "return", "FromBits", ">", "ToBits", ";", "}", "</s>" ]
[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]
[ "SystemZ", "SystemZ" ]
SystemZISelLowering (2)1
isTruncateFree
SystemZ
CPU
LLVM
4,222
56
1
[]
[ "<s>", "bool", "ARMFrameLowering", "::", "enableCalleeSaveSkip", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoReturn", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "UWTable", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "can", "safely", "skip", "saving", "callee-saved", "registers", "for", "noreturn", "nounwind", "functions", "." ]
[ "ARM", "ARM" ]
ARMFrameLowering100
enableCalleeSaveSkip
ARM
CPU
LLVM
4,223
59
1
[]
[ "<s>", "bool", "pdp11_small_shift", "(", "int", "n", ")", "{", "return", "(", "unsigned", ")", "n", "<", "4", ";", "}", "</s>" ]
[ "Used", "for", "O", "constraint", ",", "matches", "if", "shift", "count", "is", "``", "small", "''", "." ]
[ "pdp11", "4" ]
pdp11
pdp11_small_shift
pdp11
MPU
GCC
4,224
16
1
[]
[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Bottom Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "PhysicalRegCopy", ".", "push_back", "(", "SU", ")", ";", "return", ";", "}", "int", "IK", "=", "getInstKind", "(", "SU", ")", ";", "if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";", "else", "Pending", "[", "IK", "]", ".", "push_back", "(", "SU", ")", ";", "}", "</s>" ]
[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]
[ "AMDGPU", "R600", "\"Bottom Releasing \"" ]
R600MachineScheduler11
releaseBottomNode
AMDGPU
GPU
LLVM
4,225
85
1
[]
[ "<s>", "const", "char", "*", "m68k_output_branch_float", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"fjeq %l3\"", ";", "case", "NE", ":", "return", "\"fjne %l3\"", ";", "case", "GT", ":", "return", "\"fjgt %l3\"", ";", "case", "LT", ":", "return", "\"fjlt %l3\"", ";", "case", "GE", ":", "return", "\"fjge %l3\"", ";", "case", "LE", ":", "return", "\"fjle %l3\"", ";", "case", "ORDERED", ":", "return", "\"fjor %l3\"", ";", "case", "UNORDERED", ":", "return", "\"fjun %l3\"", ";", "case", "UNEQ", ":", "return", "\"fjueq %l3\"", ";", "case", "UNGE", ":", "return", "\"fjuge %l3\"", ";", "case", "UNGT", ":", "return", "\"fjugt %l3\"", ";", "case", "UNLE", ":", "return", "\"fjule %l3\"", ";", "case", "UNLT", ":", "return", "\"fjult %l3\"", ";", "case", "LTGT", ":", "return", "\"fjogl %l3\"", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]
[ "Return", "an", "output", "template", "for", "a", "floating", "point", "branch", "instruction", "with", "CODE", "." ]
[ "m68k", "\"fjeq %l3\"", "\"fjne %l3\"", "\"fjgt %l3\"", "\"fjlt %l3\"", "\"fjge %l3\"", "\"fjle %l3\"", "\"fjor %l3\"", "\"fjun %l3\"", "\"fjueq %l3\"", "\"fjuge %l3\"", "\"fjugt %l3\"", "\"fjule %l3\"", "\"fjult %l3\"", "\"fjogl %l3\"" ]
m68k
m68k_output_branch_float
m68k
MPU
GCC
4,226
106
1
[]
[ "<s>", "bool", "s390_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", ")", "if", "(", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "==", "old_reg", "||", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "==", "new_reg", ")", "return", "false", ";", "if", "(", "GENERAL_REGNO_P", "(", "new_reg", ")", "&&", "!", "call_really_used_regs", "[", "new_reg", "]", "&&", "cfun_gpr_save_slot", "(", "new_reg", ")", "==", "SAVE_SLOT_NONE", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]
[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]
[ "s390" ]
s3905
s390_hard_regno_rename_ok
s390
MPU
GCC
4,227
74
1
[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getTargetNode", "(", "BlockAddressSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "const", "{", "return", "DAG", ".", "getTargetBlockAddress", "(", "N", "->", "getBlockAddress", "(", ")", ",", "Ty", ",", "0", ",", "Flag", ")", ";", "}", "</s>" ]
[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]
[ "AArch64", "AArch64", "0" ]
AArch64ISelLowering (2)2
getTargetNode
AArch64
CPU
LLVM
4,228
40
1
[]
[ "<s>", "int", "mve_vector_mem_operand", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "enum", "rtx_code", "code", ";", "int", "val", ",", "reg_no", ";", "if", "(", "REG_P", "(", "op", ")", ")", "{", "reg_no", "=", "arm_effective_regno", "(", "op", ",", "strict", ")", ";", "return", "(", "(", "(", "mode", "==", "E_V8QImode", "||", "mode", "==", "E_V4QImode", "||", "mode", "==", "E_V4HImode", ")", "?", "reg_no", "<=", "LAST_LO_REGNUM", ":", "reg_no", "<", "LAST_ARM_REGNUM", ")", "||", "(", "!", "strict", "&&", "reg_no", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", ";", "}", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "code", "==", "POST_INC", "||", "code", "==", "PRE_DEC", "||", "code", "==", "PRE_INC", "||", "code", "==", "POST_DEC", ")", "{", "reg_no", "=", "arm_effective_regno", "(", "XEXP", "(", "op", ",", "0", ")", ",", "strict", ")", ";", "return", "(", "(", "(", "mode", "==", "E_V8QImode", "||", "mode", "==", "E_V4QImode", "||", "mode", "==", "E_V4HImode", ")", "?", "reg_no", "<=", "LAST_LO_REGNUM", ":", "(", "reg_no", "<", "LAST_ARM_REGNUM", "&&", "reg_no", "!=", "SP_REGNUM", ")", ")", "||", "(", "!", "strict", "&&", "reg_no", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", ";", "}", "else", "if", "(", "(", "(", "code", "==", "POST_MODIFY", "||", "code", "==", "PRE_MODIFY", ")", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "1", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "op", ",", "0", ")", "==", "XEXP", "(", "XEXP", "(", "op", ",", "1", ")", ",", "0", ")", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "0", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "1", ")", ",", "1", ")", ")", "==", "CONST_INT", ")", "||", "(", "reload_completed", "&&", "code", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "0", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "1", ")", ")", "==", "CONST_INT", ")", ")", "{", "reg_no", "=", "arm_effective_regno", "(", "XEXP", "(", "op", ",", "0", ")", ",", "strict", ")", ";", "if", "(", "code", "==", "PLUS", ")", "val", "=", "INTVAL", "(", "XEXP", "(", "op", ",", "1", ")", ")", ";", "else", "val", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "1", ")", ",", "1", ")", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8QImode", ":", "case", "E_V4QImode", ":", "if", "(", "abs", "(", "val", ")", ">", "127", ")", "return", "FALSE", ";", "break", ";", "case", "E_V8HImode", ":", "case", "E_V8HFmode", ":", "case", "E_V4HImode", ":", "case", "E_V4HFmode", ":", "if", "(", "val", "%", "2", "!=", "0", "||", "abs", "(", "val", ")", ">", "254", ")", "return", "FALSE", ";", "break", ";", "case", "E_V4SImode", ":", "case", "E_V4SFmode", ":", "if", "(", "val", "%", "4", "!=", "0", "||", "abs", "(", "val", ")", ">", "508", ")", "return", "FALSE", ";", "break", ";", "default", ":", "return", "FALSE", ";", "}", "return", "(", "(", "!", "strict", "&&", "reg_no", ">=", "FIRST_PSEUDO_REGISTER", ")", "||", "(", "MVE_STN_LDW_MODE", "(", "mode", ")", "?", "reg_no", "<=", "LAST_LO_REGNUM", ":", "(", "reg_no", "<", "LAST_ARM_REGNUM", "&&", "(", "code", "==", "PLUS", "||", "reg_no", "!=", "SP_REGNUM", ")", ")", ")", ")", ";", "}", "return", "FALSE", ";", "}", "</s>" ]
[ "This", "function", "returns", "TRUE", "on", "matching", "mode", "and", "op.1", ".", "For", "given", "modes", ",", "check", "for", "[", "Rn", "]", ",", "return", "TRUE", "for", "Rn", "<", "=", "LO_REGS.2", ".", "For", "other", "modes", ",", "check", "for", "[", "Rn", "]", ",", "return", "TRUE", "for", "Rn", "<", "R15", "(", "expect", "R13", ")", "." ]
[ "arm", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "127", "2", "0", "254", "4", "0", "508" ]
arm1
mve_vector_mem_operand
arm
CPU
GCC
4,229
449
1
[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "2", ")", "return", "true", ";", "if", "(", "NumElts", "==", "4", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", "{", "return", "(", "isMOVLMask", "(", "Mask", ",", "VT", ")", "||", "isCommutedMOVLMask", "(", "Mask", ",", "VT", ",", "true", ")", "||", "isSHUFPMask", "(", "Mask", ",", "VT", ",", "Subtarget", "->", "hasAVX", "(", ")", ")", "||", "isSHUFPMask", "(", "Mask", ",", "VT", ",", "Subtarget", "->", "hasAVX", "(", ")", ",", "true", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Similar", "to", "isShuffleMaskLegal", "." ]
[ "X86", "X86", "2", "4", "128" ]
X86ISelLowering114
isVectorClearMaskLegal
X86
CPU
LLVM
4,230
103
1
[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "*", "RRC", "=", "0", ";", "uint8_t", "Cost", "=", "1", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "f64", ":", "case", "MVT", "::", "v8i8", ":", "case", "MVT", "::", "v4i16", ":", "case", "MVT", "::", "v2i32", ":", "case", "MVT", "::", "v1i64", ":", "case", "MVT", "::", "v2f32", ":", "RRC", "=", "&", "ARM", "::", "DPRRegClass", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "2", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v2f64", ":", "RRC", "=", "&", "ARM", "::", "DPRRegClass", ";", "Cost", "=", "2", ";", "break", ";", "case", "MVT", "::", "v4i64", ":", "RRC", "=", "&", "ARM", "::", "DPRRegClass", ";", "Cost", "=", "4", ";", "break", ";", "case", "MVT", "::", "v8i64", ":", "RRC", "=", "&", "ARM", "::", "DPRRegClass", ";", "Cost", "=", "8", ";", "break", ";", "}", "return", "std", "::", "make_pair", "(", "RRC", ",", "Cost", ")", ";", "}", "</s>" ]
[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]
[ "ARM", "ARM", "0", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegClass", "2", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegClass", "2", "MVT::v4i64", "ARM::DPRRegClass", "4", "MVT::v8i64", "ARM::DPRRegClass", "8" ]
ARMISelLowering107
findRepresentativeClass
ARM
CPU
LLVM
4,231
199
1
[]
[ "<s>", "void", "MBlazeFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MBlazeFunctionInfo", "*", "MBlazeFI", "=", "MF", ".", "getInfo", "<", "MBlazeFunctionInfo", ">", "(", ")", ";", "const", "MBlazeInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MBlazeInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "int", "FPOffset", "=", "MBlazeFI", "->", "getFPStackOffset", "(", ")", ";", "int", "RAOffset", "=", "MBlazeFI", "->", "getRAStackOffset", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "MBlaze", "::", "ADD", ")", ",", "MBlaze", "::", "R1", ")", ".", "addReg", "(", "MBlaze", "::", "R19", ")", ".", "addReg", "(", "MBlaze", "::", "R0", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "MBlaze", "::", "LWI", ")", ",", "MBlaze", "::", "R19", ")", ".", "addReg", "(", "MBlaze", "::", "R1", ")", ".", "addImm", "(", "FPOffset", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "MBlaze", "::", "LWI", ")", ",", "MBlaze", "::", "R15", ")", ".", "addReg", "(", "MBlaze", "::", "R1", ")", ".", "addImm", "(", "RAOffset", ")", ";", "}", "int", "StackSize", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "MBlaze", "::", "ADDI", ")", ",", "MBlaze", "::", "R1", ")", ".", "addReg", "(", "MBlaze", "::", "R1", ")", ".", "addImm", "(", "StackSize", ")", ";", "}", "}", "</s>" ]
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze::ADD", "MBlaze::R1", "MBlaze::R19", "MBlaze::R0", "MBlaze::LWI", "MBlaze::R19", "MBlaze::R1", "MBlaze::LWI", "MBlaze::R15", "MBlaze::R1", "MBlaze::ADDI", "MBlaze::R1", "MBlaze::R1" ]
MBlazeFrameInfo
emitEpilogue
MBlaze
MPU
LLVM
4,232
279
1
[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "DBG_VALUE", "||", "(", "isInt", "<", "16", ">", "(", "Offset", ")", "&&", "(", "!", "usesIXAddr", "(", "*", "MI", ")", "||", "(", "Offset", "&", "3", ")", "==", "0", ")", ")", ";", "}", "</s>" ]
[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]
[ "PowerPC", "PPC", "PPC::DBG_VALUE", "16", "3", "0" ]
PPCRegisterInfo (2)
isFrameOffsetLegal
PowerPC
CPU
LLVM
4,233
54
1
[]
[ "<s>", "unsigned", "PatmosInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Patmos", "::", "LWC", "||", "MI", ".", "getOpcode", "(", ")", "==", "Patmos", "::", "LHC", "||", "MI", ".", "getOpcode", "(", ")", "==", "Patmos", "::", "LHUC", "||", "MI", ".", "getOpcode", "(", ")", "==", "Patmos", "::", "LBC", "||", "MI", ".", "getOpcode", "(", ")", "==", "Patmos", "::", "LBUC", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "3", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "4", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "4", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "3", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
[ "Patmos", "Patmos", "Patmos::LWC", "Patmos::LHC", "Patmos::LHUC", "Patmos::LBC", "Patmos::LBUC", "3", "4", "4", "0", "3", "0", "0" ]
PatmosInstrInfo1
isLoadFromStackSlot
Patmos
VLIW
LLVM
4,234
138
1
[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Mips16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Mips16InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "0", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "TII", ".", "makeFrame", "(", "Mips", "::", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "MoveR3216", ")", ",", "Mips", "::", "S0", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "</s>" ]
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]
Mips16FrameLowering31
emitPrologue
Mips
CPU
LLVM
4,235
395
1
[]
[ "<s>", "const", "SparcInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "Sparc", "Sparc" ]
SparcSubtarget11
getInstrInfo
Sparc
CPU
LLVM
4,236
13
1
[]
[ "<s>", "int", "double_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", "||", "!", "memory_operand", "(", "op", ",", "mode", ")", ")", "{", "if", "(", "reload_in_progress", "&&", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", ">=", "FIRST_PSEUDO_REGISTER", "&&", "reg_renumber", "[", "REGNO", "(", "op", ")", "]", "<", "0", "&&", "reg_equiv_mem", "(", "REGNO", "(", "op", ")", ")", "!=", "0", "&&", "double_memory_operand", "(", "reg_equiv_mem", "(", "REGNO", "(", "op", ")", ")", ",", "mode", ")", ")", "return", "1", ";", "return", "0", ";", "}", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "addr", ")", ")", "return", "1", ";", "return", "memory_address_p", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "?", "E_SImode", ":", "E_SFmode", ")", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "4", ")", ")", ";", "}", "</s>" ]
[ "Return", "nonzero", "for", "a", "memory", "address", "that", "can", "be", "used", "to", "load", "or", "store", "a", "doubleword", "." ]
[ "microblaze", "0", "0", "1", "0", "0", "1", "4" ]
microblaze
double_memory_operand
microblaze
MPU
GCC
4,237
135
1
[]
[ "<s>", "static", "void", "c6x_free_sched_context", "(", "void", "*", "_sc", ")", "{", "free", "(", "_sc", ")", ";", "}", "</s>" ]
[ "Free", "_SC", "." ]
[ "c6x" ]
c6x
c6x_free_sched_context
c6x
VLIW
GCC
4,238
15
1
[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC", ":", "return", "selectG_INTRINSIC", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "return", "selectG_INTRINSIC_W_SIDE_EFFECTS", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectG_LOAD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]
[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]
AMDGPUInstructionSelector2
select
AMDGPU
GPU
LLVM
4,239
178
1
[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "Return", "information", "about", "object", "file", "lowering", "." ]
[ "M68k" ]
M68kTargetMachine
getObjFileLowering
M68k
MPU
LLVM
4,240
16
1
[]
[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]
[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]
[ "AArch64" ]
AArch64InstructionSelector (2)
getName
AArch64
CPU
LLVM
4,241
12
1
[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "Store", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "2", ")", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Chain", "=", "Store", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Store", "->", "getAlignment", "(", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Lo", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Hi", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "Size", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "SL", ",", "MVT", "::", "Other", ",", "LoStore", ",", "HiStore", ")", ";", "}", "</s>" ]
[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]
[ "AMDGPU", "AMDGPU", "2", "ISD::TokenFactor", "MVT::Other" ]
AMDGPUISelLowering (2)1
SplitVectorStore
AMDGPU
GPU
LLVM
4,242
315
1
[]
[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "ConstantSDNode", "*", "SizeValue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "AArch64Subtarget", "&", "STI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "char", "*", "bzeroName", "=", "(", "V", "&&", "V", "->", "isNullValue", "(", ")", ")", "?", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getLibcallName", "(", "RTLIB", "::", "BZERO", ")", ":", "nullptr", ";", "if", "(", "bzeroName", "&&", "(", "!", "SizeValue", "||", "SizeValue", "->", "getZExtValue", "(", ")", ">", "256", ")", ")", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "STI", ".", "getTargetLowering", "(", ")", ";", "EVT", "IntPtr", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Type", "*", "IntPtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroName", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]
[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]
[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]
AArch64SelectionDAGInfo15
EmitTargetCodeForMemset
AArch64
CPU
LLVM
4,243
299
1
[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon generate predicate operations\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "Hexagon", "\"Hexagon generate predicate operations\"" ]
HexagonGenPredicate (2)
getPassName
Hexagon
DSP
LLVM
4,244
13
1
[]
[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ";", "rtx", "todec", "=", "gen_int_mode", "(", "-", "size", ",", "Pmode", ")", ";", "rtx", "par", ",", "set", ",", "mem", ";", "if", "(", "INTVAL", "(", "todec", ")", "!=", "-", "size", ")", "{", "warning", "(", "0", ",", "\"stack frame too large\"", ")", ";", "emit_insn", "(", "gen_trap", "(", ")", ")", ";", "return", "0", ";", "}", "if", "(", "crtl", "->", "limit_stack", ")", "{", "if", "(", "REG_P", "(", "stack_limit_rtx", ")", "&&", "REGNO", "(", "stack_limit_rtx", ")", ">", "1", "&&", "REGNO", "(", "stack_limit_rtx", ")", "<=", "31", ")", "{", "emit_insn", "(", "gen_add3_insn", "(", "tmp_reg", ",", "stack_limit_rtx", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_cond_trap", "(", "LTU", ",", "stack_reg", ",", "tmp_reg", ",", "const0_rtx", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "stack_limit_rtx", ")", "==", "SYMBOL_REF", "&&", "TARGET_32BIT", "&&", "DEFAULT_ABI", "==", "ABI_V4", "&&", "!", "flag_pic", ")", "{", "rtx", "toload", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_limit_rtx", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_elf_high", "(", "tmp_reg", ",", "toload", ")", ")", ";", "emit_insn", "(", "gen_elf_low", "(", "tmp_reg", ",", "tmp_reg", ",", "toload", ")", ")", ";", "emit_insn", "(", "gen_cond_trap", "(", "LTU", ",", "stack_reg", ",", "tmp_reg", ",", "const0_rtx", ")", ")", ";", "}", "else", "warning", "(", "0", ",", "\"stack limit expression is not supported\"", ")", ";", "}", "if", "(", "copy_reg", ")", "{", "if", "(", "copy_off", "!=", "0", ")", "emit_insn", "(", "gen_add3_insn", "(", "copy_reg", ",", "stack_reg", ",", "GEN_INT", "(", "copy_off", ")", ")", ")", ";", "else", "emit_move_insn", "(", "copy_reg", ",", "stack_reg", ")", ";", "}", "if", "(", "size", ">", "32767", ")", "{", "if", "(", "get_last_insn", "(", ")", "==", "NULL_RTX", ")", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "insn", "=", "emit_move_insn", "(", "tmp_reg", ",", "todec", ")", ";", "try_split", "(", "PATTERN", "(", "insn", ")", ",", "insn", ",", "0", ")", ";", "todec", "=", "tmp_reg", ";", "}", "insn", "=", "emit_insn", "(", "TARGET_32BIT", "?", "gen_movsi_update_stack", "(", "stack_reg", ",", "stack_reg", ",", "todec", ",", "stack_reg", ")", ":", "gen_movdi_di_update_stack", "(", "stack_reg", ",", "stack_reg", ",", "todec", ",", "stack_reg", ")", ")", ";", "par", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "par", ")", "==", "PARALLEL", ")", ";", "set", "=", "XVECEXP", "(", "par", ",", "0", ",", "0", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "mem", "=", "SET_DEST", "(", "set", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "1", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "stack_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_reg", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ")", ";", "return", "insn", ";", "}", "</s>" ]
[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use", "hard", "register", "0", "as", "a", "temporary", "." ]
[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "0", "\"stack limit expression is not supported\"", "0", "32767", "0", "0", "0", "1", "1" ]
rs60006
rs6000_emit_allocate_stack
rs6000
CPU
GCC
4,245
446
1
[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "DebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "is64bit", ")", "{", "unsigned", "LocalReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "NVPTX", "::", "Int64RegsRegClass", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "cvta_local_yes_64", ")", ",", "NVPTX", "::", "VRFrame", ")", ".", "addReg", "(", "LocalReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "MOV_DEPOT_ADDR_64", ")", ",", "LocalReg", ")", ".", "addImm", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", ";", "}", "else", "{", "unsigned", "LocalReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "NVPTX", "::", "Int32RegsRegClass", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "cvta_local_yes", ")", ",", "NVPTX", "::", "VRFrame", ")", ".", "addReg", "(", "LocalReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "MOV_DEPOT_ADDR", ")", ",", "LocalReg", ")", ".", "addImm", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", ";", "}", "}", "}", "</s>" ]
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]
NVPTXFrameLowering
emitPrologue
NVPTX
GPU
LLVM
4,246
251
1
[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "isImplicitDef", "(", ")", ")", "return", ";", "else", "if", "(", "CurrCycleInstr", "->", "isDebugInstr", "(", ")", ")", "return", ";", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "1", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";", "CurrCycleInstr", "=", "nullptr", ";", "}", "</s>" ]
[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "conflicts", "." ]
[ "AMDGPU", "1" ]
GCNHazardRecognizer
AdvanceCycle
AMDGPU
GPU
LLVM
4,247
103
1
[]
[ "<s>", "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__long_int_memset\"", ")", ";", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", "=", "bytes", "%", "4", ";", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "1", ")", ";", "emit_library_call", "(", "sym", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "3", ",", "dst_reg", ",", "Pmode", ",", "value_rtx", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "2", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";", "if", "(", "rem", "==", "0", ")", "return", ";", "dst", "=", "replace_equiv_address_nv", "(", "dst", ",", "dst_reg", ")", ";", "bytes", "-=", "rem", ";", "if", "(", "rem", ">", "1", ")", "{", "if", "(", "CONST_INT_P", "(", "value_rtx", ")", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "value", "=", "UINTVAL", "(", "value_rtx", ")", "&", "0xff", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "HImode", ",", "bytes", ")", ",", "gen_int_mode", "(", "(", "value", "<<", "8", ")", "|", "value", ",", "HImode", ")", ")", ";", "}", "else", "{", "rtx", "temp", "=", "convert_to_mode", "(", "QImode", ",", "value_rtx", ",", "1", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "temp", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", "+", "1", ")", ",", "temp", ")", ";", "}", "bytes", "+=", "2", ";", "rem", "-=", "2", ";", "}", "if", "(", "rem", ">", "0", ")", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "convert_to_mode", "(", "QImode", ",", "value_rtx", ",", "1", ")", ")", ";", "}", "</s>" ]
[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]
[ "visium", "\"__long_int_memset\"", "4", "1", "3", "2", "0", "1", "0xff", "8", "1", "1", "2", "2", "0", "1" ]
visium2
expand_block_set_4
visium
Virtual ISA
GCC
4,248
256
1
[]
[ "<s>", "static", "bool", "rs6000_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]
[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]
[ "rs6000" ]
rs6000
rs6000_hard_regno_mode_ok
rs6000
CPU
GCC
4,249
22
1
[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "Value", "[", "VGPR32", "]", "<<", "' '", ";", "OS", "<<", "\"AGPRs: \"", "<<", "Value", "[", "AGPR32", "]", ";", "if", "(", "ST", ")", "OS", "<<", "\"(O\"", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "\", SGPRs: \"", "<<", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "\"(O\"", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "\", LVGPR WT: \"", "<<", "getVGPRTuplesWeight", "(", ")", "<<", "\", LSGPR WT: \"", "<<", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "\" -> Occ: \"", "<<", "getOccupancy", "(", "*", "ST", ")", ";", "OS", "<<", "'\\n'", ";", "}", "</s>" ]
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "AMDGPU", "\"VGPRs: \"", "\"AGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]
GCNRegPressure
print
AMDGPU
GPU
LLVM
4,250
116
1
[]
[ "<s>", "static", "bool", "spu_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "int", "aligned", "=", "GET_MODE_SIZE", "(", "mode", ")", ">=", "16", ";", "if", "(", "aligned", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "(", "HOST_WIDE_INT", ")", "-", "16", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "return", "!", "TARGET_LARGE_MEM", ";", "case", "SYMBOL_REF", ":", "case", "CONST", ":", "if", "(", "ea_symbol_ref_p", "(", "x", ")", ")", "return", "!", "reload_in_progress", "&&", "!", "reload_completed", ";", "return", "!", "TARGET_LARGE_MEM", ";", "case", "CONST_INT", ":", "return", "INTVAL", "(", "x", ")", ">=", "0", "&&", "INTVAL", "(", "x", ")", "<=", "0x3ffff", ";", "case", "SUBREG", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "return", "0", ";", "case", "REG", ":", "return", "INT_REG_OK_FOR_BASE_P", "(", "x", ",", "reg_ok_strict", ")", ";", "case", "PLUS", ":", "case", "LO_SUM", ":", "{", "rtx", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "x", ",", "1", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "SUBREG", ")", "op0", "=", "XEXP", "(", "op0", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "SUBREG", ")", "op1", "=", "XEXP", "(", "op1", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "INT_REG_OK_FOR_BASE_P", "(", "op0", ",", "reg_ok_strict", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "(", "(", "INTVAL", "(", "op1", ")", ">=", "-", "0x2000", "&&", "INTVAL", "(", "op1", ")", "<=", "0x1fff", ")", "||", "op0", "==", "arg_pointer_rtx", "||", "op0", "==", "frame_pointer_rtx", "||", "op0", "==", "virtual_stack_vars_rtx", ")", "&&", "(", "!", "aligned", "||", "(", "INTVAL", "(", "op1", ")", "&", "15", ")", "==", "0", ")", ")", "return", "TRUE", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "INT_REG_OK_FOR_BASE_P", "(", "op0", ",", "reg_ok_strict", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "REG", "&&", "INT_REG_OK_FOR_INDEX_P", "(", "op1", ",", "reg_ok_strict", ")", ")", "return", "TRUE", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "FALSE", ";", "}", "</s>" ]
[ "Valid", "address", "are", ":", "-", "symbol_ref", ",", "label_ref", ",", "const", "-", "reg", "-", "reg", "+", "const_int", ",", "where", "const_int", "is", "16", "byte", "aligned", "-", "reg", "+", "reg", ",", "alignment", "does", "n't", "matter", "The", "alignment", "matters", "in", "the", "reg+const", "case", "because", "lqd", "and", "stqd", "ignore", "the", "4", "least", "significant", "bits", "of", "the", "const", ".", "We", "only", "care", "about", "16", "byte", "modes", "because", "the", "expand", "phase", "will", "change", "all", "smaller", "MEM", "references", "to", "TImode", "." ]
[ "spu", "16", "1", "1", "16", "0", "0", "0x3ffff", "0", "0", "0", "1", "0", "0", "0x2000", "0x1fff", "15", "0" ]
spu2
spu_legitimate_address_p
spu
MPU
GCC
4,251
344
1
[]
[ "<s>", "bool", "isAliased", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]
[ "Test", "whether", "the", "memory", "pointed", "to", "by", "this", "PseudoSourceValue", "may", "also", "be", "pointed", "to", "by", "an", "LLVM", "IR", "Value", "." ]
[ "AMDGPU" ]
SIMachineFunctionInfo (2)1
isAliased
AMDGPU
GPU
LLVM
4,252
14
1
[]
[ "<s>", "static", "void", "avr_reorg", "(", "void", ")", "{", "rtx_insn", "*", "insn", "=", "get_insns", "(", ")", ";", "for", "(", "insn", "=", "next_real_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_real_insn", "(", "insn", ")", ")", "{", "rtx", "pattern", "=", "avr_compare_pattern", "(", "insn", ")", ";", "if", "(", "!", "pattern", ")", "continue", ";", "if", "(", "optimize", "&&", "avr_reorg_remove_redundant_compare", "(", "insn", ")", ")", "{", "continue", ";", "}", "if", "(", "compare_diff_p", "(", "insn", ")", ")", "{", "rtx_insn", "*", "next", "=", "next_real_insn", "(", "insn", ")", ";", "rtx", "pat", "=", "PATTERN", "(", "next", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", ";", "pattern", "=", "SET_SRC", "(", "pattern", ")", ";", "if", "(", "true_regnum", "(", "XEXP", "(", "pattern", ",", "0", ")", ")", ">=", "0", "&&", "true_regnum", "(", "XEXP", "(", "pattern", ",", "1", ")", ")", ">=", "0", ")", "{", "rtx", "x", "=", "XEXP", "(", "pattern", ",", "0", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "rtx", "t", "=", "XEXP", "(", "src", ",", "0", ")", ";", "PUT_CODE", "(", "t", ",", "swap_condition", "(", "GET_CODE", "(", "t", ")", ")", ")", ";", "XEXP", "(", "pattern", ",", "0", ")", "=", "XEXP", "(", "pattern", ",", "1", ")", ";", "XEXP", "(", "pattern", ",", "1", ")", "=", "x", ";", "INSN_CODE", "(", "next", ")", "=", "-", "1", ";", "}", "else", "if", "(", "true_regnum", "(", "XEXP", "(", "pattern", ",", "0", ")", ")", ">=", "0", "&&", "XEXP", "(", "pattern", ",", "1", ")", "==", "const0_rtx", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "rtx", "t", "=", "XEXP", "(", "src", ",", "0", ")", ";", "PUT_CODE", "(", "t", ",", "swap_condition", "(", "GET_CODE", "(", "t", ")", ")", ")", ";", "XEXP", "(", "pattern", ",", "1", ")", "=", "XEXP", "(", "pattern", ",", "0", ")", ";", "XEXP", "(", "pattern", ",", "0", ")", "=", "const0_rtx", ";", "INSN_CODE", "(", "next", ")", "=", "-", "1", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "}", "else", "if", "(", "true_regnum", "(", "XEXP", "(", "pattern", ",", "0", ")", ")", ">=", "0", "&&", "CONST_INT_P", "(", "XEXP", "(", "pattern", ",", "1", ")", ")", ")", "{", "rtx", "x", "=", "XEXP", "(", "pattern", ",", "1", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "rtx", "t", "=", "XEXP", "(", "src", ",", "0", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "XEXP", "(", "pattern", ",", "0", ")", ")", ";", "if", "(", "avr_simplify_comparison_p", "(", "mode", ",", "GET_CODE", "(", "t", ")", ",", "x", ")", ")", "{", "XEXP", "(", "pattern", ",", "1", ")", "=", "gen_int_mode", "(", "INTVAL", "(", "x", ")", "+", "1", ",", "mode", ")", ";", "PUT_CODE", "(", "t", ",", "avr_normalize_condition", "(", "GET_CODE", "(", "t", ")", ")", ")", ";", "INSN_CODE", "(", "next", ")", "=", "-", "1", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "}", "}", "}", "}", "}", "</s>" ]
[ "This", "function", "optimizes", "conditional", "jumps", "." ]
[ "avr", "0", "0", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "0", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1" ]
avr
avr_reorg
avr
MPU
GCC
4,253
445
1
[]
[ "<s>", "static", "bool", "reg_offset_addressing_ok_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SFmode", ":", "case", "E_V4SImode", ":", "case", "E_V2DFmode", ":", "case", "E_V2DImode", ":", "case", "E_V1TImode", ":", "case", "E_TImode", ":", "case", "E_TFmode", ":", "case", "E_KFmode", ":", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", ")", "return", "mode_supports_vsx_dform_quad", "(", "mode", ")", ";", "break", ";", "case", "E_V2SImode", ":", "case", "E_V2SFmode", ":", "if", "(", "TARGET_PAIRED_FLOAT", ")", "return", "false", ";", "break", ";", "case", "E_SDmode", ":", "if", "(", "TARGET_NO_SDMODE_STACK", ")", "return", "false", ";", "break", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address_p", "." ]
[ "rs6000" ]
rs60007
reg_offset_addressing_ok_p
rs6000
CPU
GCC
4,254
94
1
[]
[ "<s>", "static", "int", "fp_reg_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "reg_renumber", "&&", "FP_REG_P", "(", "op", ")", ";", "}", "</s>" ]
[ "Return", "truth", "value", "of", "whether", "OP", "can", "be", "used", "as", "a", "float", "register", "operand", ".", "Reject", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", ")", ")", ")", ")" ]
[ "m68k" ]
m68k
fp_reg_operand
m68k
MPU
GCC
4,255
21
1
[]
[ "<s>", "static", "rtx", "frv_expand_builtin_saveregs", "(", "void", ")", "{", "int", "offset", "=", "UNITS_PER_WORD", "*", "FRV_NUM_ARG_REGS", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "\"expand_builtin_saveregs: offset from ap = %d\\n\"", ",", "offset", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "GEN_INT", "(", "-", "offset", ")", ")", ";", "}", "</s>" ]
[ "Worker", "function", "for", "TARGET_EXPAND_BUILTIN_SAVEREGS", "." ]
[ "frv", "\"expand_builtin_saveregs: offset from ap = %d\\n\"" ]
frv
frv_expand_builtin_saveregs
frv
VLIW
GCC
4,256
42
1
[]
[ "<s>", "bool", "GBZ80DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GBZ80Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "GBZ80", "GB", "GB" ]
GBZ80ISelDAGToDAG
runOnMachineFunction
GBZ80
MPU
LLVM
4,257
31
1
[]
[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]
[ "RISCV" ]
RISCVTargetTransformInfo10
isLegalMaskedStore
RISCV
CPU
LLVM
4,258
20
1
[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64bit", ")", ",", "DL", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]
[ "Create", "an", "ILP32", "architecture", "model", "." ]
[ "Sparc", "Sparc", "Sparc" ]
SparcTargetMachine30
SparcTargetMachine
Sparc
CPU
LLVM
4,259
107
1
[]
[ "<s>", "void", "ARMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "ARM", "::", "MOVs", ")", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "0", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "1", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "2", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "3", ")", ";", "O", "<<", "'\\t'", "<<", "ARM_AM", "::", "getShiftOpcStr", "(", "ARM_AM", "::", "getSORegShOp", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "6", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "4", ",", "O", ")", ";", "O", "<<", "'\\t'", "<<", "getRegisterName", "(", "Dst", ".", "getReg", "(", ")", ")", "<<", "\", \"", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "ARM_AM", "::", "getSORegShOp", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "ARM_AM", "::", "rrx", ")", "return", ";", "O", "<<", "\", \"", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ARM_AM", "::", "getSORegOffset", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "0", ")", ";", "}", "else", "{", "O", "<<", "\"#\"", "<<", "ARM_AM", "::", "getSORegOffset", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "}", "return", ";", "}", "if", "(", "(", "Opcode", "==", "ARM", "::", "STMDB_UPD", "||", "Opcode", "==", "ARM", "::", "t2STMDB_UPD", ")", "&&", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "SP", ")", "{", "O", "<<", "'\\t'", "<<", "\"push\"", ";", "printPredicateOperand", "(", "MI", ",", "2", ",", "O", ")", ";", "if", "(", "Opcode", "==", "ARM", "::", "t2STMDB_UPD", ")", "O", "<<", "\".w\"", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "4", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "ARM", "::", "LDMIA_UPD", "||", "Opcode", "==", "ARM", "::", "t2LDMIA_UPD", ")", "&&", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "SP", ")", "{", "O", "<<", "'\\t'", "<<", "\"pop\"", ";", "printPredicateOperand", "(", "MI", ",", "2", ",", "O", ")", ";", "if", "(", "Opcode", "==", "ARM", "::", "t2LDMIA_UPD", ")", "O", "<<", "\".w\"", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "4", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "ARM", "::", "VSTMSDB_UPD", "||", "Opcode", "==", "ARM", "::", "VSTMDDB_UPD", ")", "&&", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "SP", ")", "{", "O", "<<", "'\\t'", "<<", "\"vpush\"", ";", "printPredicateOperand", "(", "MI", ",", "2", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "4", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "ARM", "::", "VLDMSIA_UPD", "||", "Opcode", "==", "ARM", "::", "VLDMDIA_UPD", ")", "&&", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "SP", ")", "{", "O", "<<", "'\\t'", "<<", "\"vpop\"", ";", "printPredicateOperand", "(", "MI", ",", "2", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "4", ",", "O", ")", ";", "return", ";", "}", "printInstruction", "(", "MI", ",", "O", ")", ";", "}", "</s>" ]
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
[ "ARM", "ARM", "ARM::MOVs", "0", "1", "2", "3", "ARM_AM::getShiftOpcStr", "ARM_AM::getSORegShOp", "6", "4", "\", \"", "ARM_AM::getSORegShOp", "ARM_AM::rrx", "\", \"", "ARM_AM::getSORegOffset", "0", "\"#\"", "ARM_AM::getSORegOffset", "ARM::STMDB_UPD", "ARM::t2STMDB_UPD", "0", "ARM::SP", "\"push\"", "2", "ARM::t2STMDB_UPD", "\".w\"", "4", "ARM::LDMIA_UPD", "ARM::t2LDMIA_UPD", "0", "ARM::SP", "\"pop\"", "2", "ARM::t2LDMIA_UPD", "\".w\"", "4", "ARM::VSTMSDB_UPD", "ARM::VSTMDDB_UPD", "0", "ARM::SP", "\"vpush\"", "2", "4", "ARM::VLDMSIA_UPD", "ARM::VLDMDIA_UPD", "0", "ARM::SP", "\"vpop\"", "2", "4" ]
ARMInstPrinter16
printInst
ARM
CPU
LLVM
4,260
508
1
[]
[ "<s>", "bool", "rl78_real_insns_ok", "(", "void", ")", "{", "if", "(", "cfun", ")", "return", "cfun", "->", "machine", "->", "real_insns_ok", ";", "return", "false", ";", "}", "</s>" ]
[ "Predicates", "used", "in", "the", "MD", "patterns", ".", "This", "one", "is", "true", "when", "real", "insns", "may", "be", "matched", ",", "which", "typically", "means", "after", "(", "or", "during", ")", "the", "devirt", "pass", "." ]
[ "rl78" ]
rl78
rl78_real_insns_ok
rl78
MPU
GCC
4,261
21
1
[]
[ "<s>", "bool", "P2AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "P2FI", "=", "MF", ".", "getInfo", "<", "P2FunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "P2", "P2", "P2", "P2" ]
P2AsmPrinter
runOnMachineFunction
P2
MPU
LLVM
4,262
32
1
[]
[ "<s>", "void", "loongarch_expand_atomic_qihi", "(", "union", "loongarch_gen_fn_ptrs", "generator", ",", "rtx", "result", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "model", ")", "{", "rtx", "orig_addr", ",", "memsi_addr", ",", "memsi", ",", "shift", ",", "shiftsi", ",", "unshifted_mask", ";", "rtx", "unshifted_mask_reg", ",", "mask", ",", "inverted_mask", ",", "si_op", ";", "rtx", "res", "=", "NULL", ";", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "orig_addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "mem", ",", "0", ")", ")", ";", "memsi_addr", "=", "loongarch_force_binary", "(", "Pmode", ",", "AND", ",", "orig_addr", ",", "force_reg", "(", "Pmode", ",", "GEN_INT", "(", "-", "4", ")", ")", ")", ";", "memsi", "=", "gen_rtx_MEM", "(", "SImode", ",", "memsi_addr", ")", ";", "set_mem_alias_set", "(", "memsi", ",", "ALIAS_SET_MEMORY_BARRIER", ")", ";", "MEM_VOLATILE_P", "(", "memsi", ")", "=", "MEM_VOLATILE_P", "(", "mem", ")", ";", "shift", "=", "loongarch_force_binary", "(", "Pmode", ",", "AND", ",", "orig_addr", ",", "GEN_INT", "(", "3", ")", ")", ";", "loongarch_emit_binary", "(", "ASHIFT", ",", "shift", ",", "shift", ",", "GEN_INT", "(", "3", ")", ")", ";", "shiftsi", "=", "force_reg", "(", "SImode", ",", "gen_lowpart", "(", "SImode", ",", "shift", ")", ")", ";", "unshifted_mask", "=", "GEN_INT", "(", "GET_MODE_MASK", "(", "mode", ")", ")", ";", "unshifted_mask_reg", "=", "force_reg", "(", "SImode", ",", "unshifted_mask", ")", ";", "mask", "=", "loongarch_force_binary", "(", "SImode", ",", "ASHIFT", ",", "unshifted_mask_reg", ",", "shiftsi", ")", ";", "inverted_mask", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "inverted_mask", ",", "gen_rtx_NOT", "(", "SImode", ",", "mask", ")", ")", ")", ";", "if", "(", "oldval", "!=", "const0_rtx", ")", "{", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "true", ")", ";", "oldval", "=", "force_reg", "(", "SImode", ",", "oldval", ")", ";", "oldval", "=", "loongarch_force_binary", "(", "SImode", ",", "ASHIFT", ",", "oldval", ",", "shiftsi", ")", ";", "}", "if", "(", "newval", "&&", "newval", "!=", "const0_rtx", ")", "{", "newval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "newval", ",", "true", ")", ";", "newval", "=", "force_reg", "(", "SImode", ",", "newval", ")", ";", "newval", "=", "loongarch_force_binary", "(", "SImode", ",", "ASHIFT", ",", "newval", ",", "shiftsi", ")", ";", "}", "if", "(", "result", ")", "res", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "newval", ")", "si_op", "=", "generator", ".", "fn_7", "(", "res", ",", "memsi", ",", "mask", ",", "inverted_mask", ",", "oldval", ",", "newval", ",", "model", ")", ";", "else", "if", "(", "result", ")", "si_op", "=", "generator", ".", "fn_6", "(", "res", ",", "memsi", ",", "mask", ",", "inverted_mask", ",", "oldval", ",", "model", ")", ";", "else", "si_op", "=", "generator", ".", "fn_5", "(", "memsi", ",", "mask", ",", "inverted_mask", ",", "oldval", ",", "model", ")", ";", "emit_insn", "(", "si_op", ")", ";", "if", "(", "result", ")", "{", "loongarch_emit_binary", "(", "AND", ",", "res", ",", "res", ",", "mask", ")", ";", "loongarch_emit_binary", "(", "LSHIFTRT", ",", "res", ",", "res", ",", "shiftsi", ")", ";", "loongarch_emit_move", "(", "result", ",", "gen_lowpart", "(", "GET_MODE", "(", "result", ")", ",", "res", ")", ")", ";", "}", "}", "</s>" ]
[ "Expand", "a", "QI", "or", "HI", "mode", "atomic", "memory", "operation", ".", "GENERATOR", "contains", "a", "pointer", "to", "the", "gen_", "*", "function", "that", "generates", "the", "SI", "mode", "underlying", "atomic", "operation", "using", "masks", "that", "we", "calculate", ".", "RESULT", "is", "the", "return", "register", "for", "the", "operation", ".", "Its", "value", "is", "NULL", "if", "unused", ".", "MEM", "is", "the", "location", "of", "the", "atomic", "access", ".", "OLDVAL", "is", "the", "first", "operand", "for", "the", "operation", ".", "NEWVAL", "is", "the", "optional", "second", "operand", "for", "the", "operation", ".", "Its", "value", "is", "NULL", "if", "unused", "." ]
[ "loongarch", "0", "4", "3", "3" ]
loongarch
loongarch_expand_atomic_qihi
loongarch
CPU
GCC
4,263
435
1
[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "const", "PPCRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "PPCRegisterInfo", "*", ">", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ";", "PPCFunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "FI", "->", "setMustSaveLR", "(", "MustSaveLR", "(", "MF", ",", "LR", ")", ")", ";", "SavedRegs", ".", "reset", "(", "LR", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "bool", "isDarwinABI", "=", "Subtarget", ".", "isDarwinABI", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "needsFP", "(", "MF", ")", ")", "{", "int", "FPOffset", "=", "getFramePointerSaveOffset", "(", ")", ";", "FPSI", "=", "MFI", ".", "CreateFixedObject", "(", "isPPC64", "?", "8", ":", "4", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "int", "BPSI", "=", "FI", "->", "getBasePointerSaveIndex", "(", ")", ";", "if", "(", "!", "BPSI", "&&", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "int", "BPOffset", "=", "getBasePointerSaveOffset", "(", ")", ";", "BPSI", "=", "MFI", ".", "CreateFixedObject", "(", "isPPC64", "?", "8", ":", "4", ",", "BPOffset", ",", "true", ")", ";", "FI", "->", "setBasePointerSaveIndex", "(", "BPSI", ")", ";", "}", "if", "(", "FI", "->", "usesPICBase", "(", ")", ")", "{", "int", "PBPSI", "=", "MFI", ".", "CreateFixedObject", "(", "4", ",", "-", "8", ",", "true", ")", ";", "FI", "->", "setPICBasePointerSaveIndex", "(", "PBPSI", ")", ";", "}", "int", "TCSPDelta", "=", "0", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "0", ")", "{", "MFI", ".", "CreateFixedObject", "(", "-", "1", "*", "TCSPDelta", ",", "TCSPDelta", ",", "true", ")", ";", "}", "if", "(", "!", "isPPC64", "&&", "!", "isDarwinABI", "&&", "(", "SavedRegs", ".", "test", "(", "PPC", "::", "CR2", ")", "||", "SavedRegs", ".", "test", "(", "PPC", "::", "CR3", ")", "||", "SavedRegs", ".", "test", "(", "PPC", "::", "CR4", ")", ")", ")", "{", "int", "FrameIdx", "=", "MFI", ".", "CreateFixedObject", "(", "(", "uint64_t", ")", "4", ",", "(", "int64_t", ")", "-", "4", ",", "true", ")", ";", "FI", "->", "setCRSpillFrameIndex", "(", "FrameIdx", ")", ";", "}", "}", "</s>" ]
[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "0", "0", "1", "PPC", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "4" ]
PPCFrameLowering75
determineCalleeSaves
PowerPC
CPU
LLVM
4,264
369
1
[]
[ "<s>", "bool", "aarch64_sve_ptrue_svpattern_p", "(", "rtx", "x", ",", "struct", "simd_immediate_info", "*", "info", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "UNSPEC", "||", "XINT", "(", "x", ",", "1", ")", "!=", "UNSPEC_PTRUE", ")", "return", "false", ";", "if", "(", "info", ")", "{", "aarch64_svpattern", "pattern", "=", "(", "aarch64_svpattern", ")", "INTVAL", "(", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", ";", "scalar_int_mode", "int_mode", "=", "aarch64_sve_element_int_mode", "(", "pred_mode", ")", ";", "*", "info", "=", "simd_immediate_info", "(", "int_mode", ",", "pattern", ")", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "X", "is", "an", "UNSPEC_PTRUE", "constant", "of", "the", "form", ":", "(", "const", "(", "unspec", "[", "PATTERN", "ZERO", "]", "UNSPEC_PTRUE", ")", ")", "where", "PATTERN", "is", "the", "svpattern", "as", "a", "CONST_INT", "and", "where", "ZERO", "is", "a", "zero", "constant", "of", "the", "required", "PTRUE", "mode", "(", "which", "can", "have", "fewer", "elements", "than", "X", "'s", "mode", ",", "if", "zero", "bits", "are", "significant", ")", ".", "If", "so", ",", "and", "if", "INFO", "is", "nonnull", ",", "describe", "the", "immediate", "in", "INFO", "." ]
[ "aarch64", "0", "1", "0", "0", "0", "1" ]
aarch64
aarch64_sve_ptrue_svpattern_p
aarch64
CPU
GCC
4,265
115
1
[]
[ "<s>", "bool", "MipsOs16", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "usingMask", "=", "Mips32FunctionMask", ".", "length", "(", ")", ">", "0", ";", "bool", "doneUsingMask", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Run on Module MipsOs16 \\n\"", "<<", "Mips32FunctionMask", "<<", "\"\\n\"", ")", ";", "if", "(", "usingMask", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"using mask \\n\"", "<<", "Mips32FunctionMask", "<<", "\"\\n\"", ")", ";", "unsigned", "int", "functionIndex", "=", "0", ";", "bool", "modified", "=", "false", ";", "for", "(", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Working on \"", "<<", "F", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "usingMask", ")", "{", "if", "(", "!", "doneUsingMask", ")", "{", "if", "(", "functionIndex", "==", "Mips32FunctionMask", ".", "length", "(", ")", ")", "functionIndex", "=", "0", ";", "switch", "(", "Mips32FunctionMask", "[", "functionIndex", "]", ")", "{", "case", "'1'", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"mask forced mips32: \"", "<<", "F", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "F", ".", "addFnAttr", "(", "\"nomips16\"", ")", ";", "break", ";", "case", "'.'", ":", "doneUsingMask", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "functionIndex", "++", ";", "}", "}", "else", "{", "if", "(", "needsFP", "(", "F", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"os16 forced mips32: \"", "<<", "F", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "F", ".", "addFnAttr", "(", "\"nomips16\"", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"os16 forced mips16: \"", "<<", "F", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "F", ".", "addFnAttr", "(", "\"mips16\"", ")", ";", "}", "}", "}", "return", "modified", ";", "}", "</s>" ]
[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]
[ "Mips", "Mips", "Mips", "0", "\"Run on Module MipsOs16 \\n\"", "Mips", "\"\\n\"", "\"using mask \\n\"", "Mips", "\"\\n\"", "0", "\"Working on \"", "\"\\n\"", "Mips", "0", "Mips", "\"mask forced mips32: \"", "\"\\n\"", "\"nomips16\"", "\"os16 forced mips32: \"", "\"\\n\"", "\"nomips16\"", "\"os16 forced mips16: \"", "\"\\n\"", "\"mips16\"" ]
MipsOs161
runOnModule
Mips
CPU
LLVM
4,266
252
1
[]
[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "int", "nwords", "=", "CEIL_NWORDS", "(", "size", ")", ",", "i", ";", "rtx", "regs", ";", "if", "(", "nwords", "==", "0", ")", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "if", "(", "slotno", "==", "SPARC_INT_ARG_MAX", "-", "1", ")", "nwords", "=", "1", ";", "regs", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "nwords", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nwords", ";", "i", "++", ")", "{", "XVECEXP", "(", "regs", ",", "0", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ",", "GEN_INT", "(", "UNITS_PER_WORD", "*", "i", ")", ")", ";", "regno", "++", ";", "}", "return", "regs", ";", "}", "</s>" ]
[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for", "the", "FUNCTION_ARG", "and", "TARGET_FUNCTION_VALUE", ".", "SIZE", "is", "the", "size", "in", "bytes", "of", "the", "union", ".", "MODE", "is", "the", "argument", "'s", "machine", "mode", ".", "REGNO", "is", "the", "hard", "register", "the", "union", "will", "be", "passed", "in", "." ]
[ "sparc", "0", "1", "1", "0", "0" ]
sparc5
function_arg_union_value
sparc
CPU
GCC
4,267
118
1
[]
[ "<s>", "unsigned", "AlphaCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "unsigned", "rv", "=", "0", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "rv", "=", "getAlphaRegNumber", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "rv", "=", "MO", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isCPI", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "MO", "<<", "\" is a relocated op for \"", "<<", "MI", "<<", "\"\\n\"", ")", ";", "unsigned", "Reloc", "=", "0", ";", "int", "Offset", "=", "0", ";", "bool", "useGOT", "=", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Alpha", "::", "BSR", ":", "Reloc", "=", "Alpha", "::", "reloc_bsr", ";", "break", ";", "case", "Alpha", "::", "LDLr", ":", "case", "Alpha", "::", "LDQr", ":", "case", "Alpha", "::", "LDBUr", ":", "case", "Alpha", "::", "LDWUr", ":", "case", "Alpha", "::", "LDSr", ":", "case", "Alpha", "::", "LDTr", ":", "case", "Alpha", "::", "LDAr", ":", "case", "Alpha", "::", "STQr", ":", "case", "Alpha", "::", "STLr", ":", "case", "Alpha", "::", "STWr", ":", "case", "Alpha", "::", "STBr", ":", "case", "Alpha", "::", "STSr", ":", "case", "Alpha", "::", "STTr", ":", "Reloc", "=", "Alpha", "::", "reloc_gprellow", ";", "break", ";", "case", "Alpha", "::", "LDAHr", ":", "Reloc", "=", "Alpha", "::", "reloc_gprelhigh", ";", "break", ";", "case", "Alpha", "::", "LDQl", ":", "Reloc", "=", "Alpha", "::", "reloc_literal", ";", "useGOT", "=", "true", ";", "break", ";", "case", "Alpha", "::", "LDAg", ":", "case", "Alpha", "::", "LDAHg", ":", "Reloc", "=", "Alpha", "::", "reloc_gpdist", ";", "Offset", "=", "MI", ".", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "\"unknown relocatable instruction\"", ")", ";", "}", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getGlobal", "(", ")", ",", "Offset", ",", "isa", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "useGOT", ")", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getSymbolName", "(", ")", ",", "Offset", ",", "true", ")", ")", ";", "else", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getIndex", "(", ")", ",", "Offset", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Alpha", "::", "reloc_bsr", ",", "MO", ".", "getMBB", "(", ")", ")", ")", ";", "}", "else", "{", "errs", "(", ")", "<<", "\"ERROR: Unknown type of MachineOperand: \"", "<<", "MO", "<<", "\"\\n\"", ";", "llvm_unreachable", "(", "0", ")", ";", "}", "return", "rv", ";", "}", "</s>" ]
[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
[ "Alpha", "Alpha", "0", "Alpha", "\" is a relocated op for \"", "\"\\n\"", "0", "0", "Alpha::BSR", "Alpha::reloc_bsr", "Alpha::LDLr", "Alpha::LDQr", "Alpha::LDBUr", "Alpha::LDWUr", "Alpha::LDSr", "Alpha::LDTr", "Alpha::LDAr", "Alpha::STQr", "Alpha::STLr", "Alpha::STWr", "Alpha::STBr", "Alpha::STSr", "Alpha::STTr", "Alpha::reloc_gprellow", "Alpha::LDAHr", "Alpha::reloc_gprelhigh", "Alpha::LDQl", "Alpha::reloc_literal", "Alpha::LDAg", "Alpha::LDAHg", "Alpha::reloc_gpdist", "3", "\"unknown relocatable instruction\"", "Alpha::reloc_bsr", "\"ERROR: Unknown type of MachineOperand: \"", "\"\\n\"", "0" ]
AlphaCodeEmitter4
getMachineOpValue
Alpha
MPU
LLVM
4,268
449
1
[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "InstrumentSandboxingCFI", ")", "removeCall64m", "(", "MF", ")", ";", "addBoundChecks", "(", "MF", ")", ";", "return", "0", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "X86", "0" ]
SandBoxing
runOnMachineFunction
X86
CPU
LLVM
4,269
26
1
[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "unsigned", "ImmIdx", "=", "~", "0U", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "0", ")", "return", "2", "*", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "ImmIdx", "=", "0", ";", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "ICmp", ":", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "1", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "break", ";", "}", "if", "(", "Idx", "==", "ImmIdx", ")", "{", "int", "NumConstants", "=", "(", "BitSize", "+", "63", ")", "/", "64", ";", "int", "Cost", "=", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "return", "(", "Cost", "<=", "NumConstants", "*", "TTI", "::", "TCC_Basic", ")", "?", "static_cast", "<", "int", ">", "(", "TTI", "::", "TCC_Free", ")", ":", "Cost", ";", "}", "return", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "}", "</s>" ]
[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]
[ "AArch64", "AArch64", "0", "0U", "0", "2", "0", "1", "1", "63", "64", "AArch64", "AArch64" ]
AArch64TargetTransformInfo31
getIntImmCostInst
AArch64
CPU
LLVM
4,270
327
1
[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchProbability", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", ")", "return", "false", ";", "const", "unsigned", "ScalingUpFactor", "=", "1024", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "1", "*", "ScalingUpFactor", ";", "UnpredCost", "+=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", "*", "ScalingUpFactor", "/", "10", ";", "return", "(", "TCycles", "+", "FCycles", "+", "TExtra", "+", "FExtra", ")", "*", "ScalingUpFactor", "<=", "UnpredCost", ";", "}", "</s>" ]
[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]
[ "ARM", "ARM", "1024", "1", "10" ]
ARMBaseInstrInfo103
isProfitableToIfCvt
ARM
CPU
LLVM
4,271
111
1
[]
[ "<s>", "static", "bool", "ia64_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "mode", "==", "RFmode", ")", "return", "true", ";", "return", "tls_symbolic_operand_type", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]
[ "Do", "n't", "allow", "TLS", "addresses", "to", "get", "spilled", "to", "memory", "." ]
[ "ia64", "0" ]
ia64
ia64_cannot_force_const_mem
ia64
CPU
GCC
4,272
29
1
[]
[ "<s>", "RegisterSet", "&", "insert", "(", "const", "RegisterSet", "&", "Rs", ")", "{", "for", "(", "unsigned", "R", "=", "Rs", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "Rs", ".", "find_next", "(", "R", ")", ")", "insert", "(", "R", ")", ";", "return", "*", "this", ";", "}", "</s>" ]
[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]
[ "Hexagon" ]
HexagonBitSimplify20
insert
Hexagon
DSP
LLVM
4,273
42
1
[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]
[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]
[ "Nyuzi" ]
NyuziAsmParser
getStartLoc
Nyuzi
GPU
LLVM
4,274
10
1
[]
[ "<s>", "static", "bool", "expand_vec_perm_broadcast", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "elt", ",", "nelt", "=", "d", "->", "nelt", ";", "if", "(", "!", "d", "->", "one_operand_p", ")", "return", "false", ";", "elt", "=", "d", "->", "perm", "[", "0", "]", ";", "for", "(", "i", "=", "1", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "elt", ")", "return", "false", ";", "return", "expand_vec_perm_broadcast_1", "(", "d", ")", ";", "}", "</s>" ]
[ "Pattern", "match", "broadcast", "permutations", "." ]
[ "i386", "0", "1" ]
i386-expand
expand_vec_perm_broadcast
i386
CPU
GCC
4,275
74
1
[]
[ "<s>", "static", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_K6", ":", "return", "2", ";", "case", "PROCESSOR_PENTIUMPRO", ":", "case", "PROCESSOR_PENTIUM4", ":", "case", "PROCESSOR_ATHLON", ":", "case", "PROCESSOR_K8", ":", "case", "PROCESSOR_NOCONA", ":", "return", "3", ";", "default", ":", "return", "1", ";", "}", "}", "</s>" ]
[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]
[ "i386", "2", "3", "1" ]
i3863
ix86_issue_rate
i386
CPU
GCC
4,276
46
1
[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_SITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "default", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "\"expected switch to return\"", ")", ";", "}", "</s>" ]
[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]
[ "AMDGPU", "AMDGPU", "SI", "SI", "\"expected switch to return\"" ]
AMDGPULegalizerInfo5
legalizeCustom
AMDGPU
GPU
LLVM
4,277
198
1
[]
[ "<s>", "bool", "fr30_frame_pointer_required", "(", "void", ")", "{", "return", "(", "flag_omit_frame_pointer", "==", "0", "||", "crtl", "->", "args", ".", "pretend_args_size", ">", "0", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]
[ "fr30", "0", "0" ]
fr30
fr30_frame_pointer_required
fr30
DSP
GCC
4,278
22
1
[]
[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "StackAlignment", ";", "}", "</s>" ]
[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]
[ "PowerPC" ]
PPCSubtarget12
getStackAlignment
PowerPC
CPU
LLVM
4,279
10
1
[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "(", "Size", "==", "8", "||", "Size", "==", "16", ")", "&&", "!", "RISCVABI", "::", "isCheriPureCapABI", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "MaskedIntrinsic", ";", "return", "AtomicExpansionKind", "::", "None", ";", "}", "</s>" ]
[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]
[ "RISCV", "RISCV", "8", "16", "RISCVABI::isCheriPureCapABI" ]
RISCVISelLowering42
shouldExpandAtomicCmpXchgInIR
RISCV
CPU
LLVM
4,280
65
1
[]
[ "<s>", "static", "rtx", "s390_find_execute", "(", "struct", "constant_pool", "*", "pool", ",", "rtx", "insn", ")", "{", "struct", "constant", "*", "c", ";", "rtx", "offset", ";", "for", "(", "c", "=", "pool", "->", "execute", ";", "c", "!=", "NULL", ";", "c", "=", "c", "->", "next", ")", "if", "(", "INSN_UID", "(", "insn", ")", "==", "INSN_UID", "(", "c", "->", "value", ")", ")", "break", ";", "gcc_assert", "(", "c", ")", ";", "offset", "=", "gen_rtx_MINUS", "(", "Pmode", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "c", "->", "label", ")", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "pool", "->", "label", ")", ")", ";", "offset", "=", "gen_rtx_CONST", "(", "Pmode", ",", "offset", ")", ";", "return", "offset", ";", "}", "</s>" ]
[ "Find", "execute", "target", "for", "INSN", "in", "the", "constant", "pool", "POOL", ".", "Return", "an", "RTX", "describing", "the", "distance", "from", "the", "start", "of", "the", "pool", "to", "the", "location", "of", "the", "execute", "target", "." ]
[ "s390" ]
s3903
s390_find_execute
s390
MPU
GCC
4,281
98
1
[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "MachineOutlinerInfo", "&", "MInfo", ")", "const", "{", "if", "(", "MInfo", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}", "else", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "X86", "::", "CALL64pcrel32", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}", "return", "It", ";", "}", "</s>" ]
[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]
[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]
X86InstrInfo113
insertOutlinedCall
X86
CPU
LLVM
4,282
127
1
[]
[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "}", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "unsigned", "Opcode", "=", "0", ";", "if", "(", "RC", "->", "hasType", "(", "MVT", "::", "i8", ")", ")", "{", "Opcode", "=", "AVR", "::", "STDPtrQRr", ";", "}", "else", "if", "(", "RC", "->", "hasType", "(", "MVT", "::", "i16", ")", ")", "{", "Opcode", "=", "AVR", "::", "STDWPtrQRr", ";", "}", "else", "{", "llvm_unreachable", "(", "\"Cannot store this register into a stack slot!\"", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
[ "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]
AVRInstrInfo1
storeRegToStackSlot
AVR
MPU
LLVM
4,283
208
1
[]
[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "SystemZMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "const", "SystemZSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "auto", "&", "Regs", "=", "Subtarget", ".", "getSpecialRegisters", "<", "SystemZXPLINK64Registers", ">", "(", ")", ";", "unsigned", "LowGPR", "=", "0", ";", "int", "LowOffset", "=", "INT32_MAX", ";", "unsigned", "HighGPR", "=", "LowGPR", ";", "int", "HighOffset", "=", "-", "1", ";", "unsigned", "RegSP", "=", "Regs", ".", "getStackPointerRegister", "(", ")", ";", "auto", "&", "GRRegClass", "=", "SystemZ", "::", "GR64BitRegClass", ";", "const", "unsigned", "RegSize", "=", "8", ";", "auto", "ProcessCSI", "=", "[", "&", "]", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSIList", ")", "{", "for", "(", "auto", "&", "CS", ":", "CSIList", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "RegSpillOffsets", "[", "Reg", "]", ";", "if", "(", "Offset", ">=", "0", ")", "{", "if", "(", "GRRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "LowOffset", ">", "Offset", ")", "{", "LowOffset", "=", "Offset", ";", "LowGPR", "=", "Reg", ";", "}", "if", "(", "Offset", ">", "HighOffset", ")", "{", "HighOffset", "=", "Offset", ";", "HighGPR", "=", "Reg", ";", "}", "}", "int", "FrameIdx", "=", "MFFrame", ".", "CreateFixedSpillStackObject", "(", "RegSize", ",", "Offset", ")", ";", "CS", ".", "setFrameIdx", "(", "FrameIdx", ")", ";", "}", "else", "CS", ".", "setFrameIdx", "(", "INT32_MAX", ")", ";", "}", "}", ";", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "Spills", ";", "Spills", ".", "push_back", "(", "CalleeSavedInfo", "(", "Regs", ".", "getAddressOfCalleeRegister", "(", ")", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"backchain\"", ")", ")", "Spills", ".", "push_back", "(", "CalleeSavedInfo", "(", "RegSP", ")", ")", ";", "ProcessCSI", "(", "CSI", ")", ";", "MFI", "->", "setRestoreGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "LowOffset", ")", ";", "ProcessCSI", "(", "Spills", ")", ";", "MFI", "->", "setSpillGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "LowOffset", ")", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "if", "(", "CS", ".", "getFrameIdx", "(", ")", "!=", "INT32_MAX", ")", "continue", ";", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "Align", "Alignment", "=", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "getStackAlign", "(", ")", ")", ";", "int", "FrameIdx", "=", "MFFrame", ".", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "true", ")", ";", "CS", ".", "setFrameIdx", "(", "FrameIdx", ")", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]
[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "1", "SystemZ::GR64BitRegClass", "8", "0", "\"backchain\"" ]
SystemZFrameLowering10
assignCalleeSavedSpillSlots
SystemZ
CPU
LLVM
4,284
428
1
[]
[ "<s>", "static", "const", "MachineOperand", "&", "getLdStBaseOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "2", ":", "1", ";", "return", "MI", ".", "getOperand", "(", "Idx", ")", ";", "}", "</s>" ]
[ "Returns", "the", "base", "register", "operator", "of", "a", "load/store", "." ]
[ "AArch64", "2", "1" ]
AArch64LoadStoreOptimizer
getLdStBaseOp
AArch64
CPU
LLVM
4,285
33
1
[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Mips16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Mips16InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "0", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "TII", ".", "makeFrame", "(", "Mips", "::", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "MCSymbol", "*", "AdjustSPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "AdjustSPLabel", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "AdjustSPLabel", ",", "-", "StackSize", ")", ")", ";", "MCSymbol", "*", "CSLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "CSLabel", ")", ";", "unsigned", "S1", "=", "MRI", "->", "getDwarfRegNum", "(", "Mips", "::", "S1", ",", "true", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "CSLabel", ",", "S1", ",", "-", "8", ")", ")", ";", "unsigned", "S0", "=", "MRI", "->", "getDwarfRegNum", "(", "Mips", "::", "S0", ",", "true", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "CSLabel", ",", "S0", ",", "-", "12", ")", ")", ";", "unsigned", "RA", "=", "MRI", "->", "getDwarfRegNum", "(", "Mips", "::", "RA", ",", "true", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "CSLabel", ",", "RA", ",", "-", "4", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "MoveR3216", ")", ",", "Mips", "::", "S0", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ";", "}", "</s>" ]
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::S1", "8", "Mips::S0", "12", "Mips::RA", "4", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]
Mips16FrameLowering37
emitPrologue
Mips
CPU
LLVM
4,286
375
1
[]
[ "<s>", "void", "GCNPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", "&", "getGCNTargetMachine", "(", ")", ")", ")", ";", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU" ]
AMDGPUTargetMachine103
addIRPasses
AMDGPU
GPU
LLVM
4,287
25
1
[]
[ "<s>", "rtx", "*", "neon_vcmla_lane_prepare_operands", "(", "rtx", "*", "operands", ")", "{", "int", "lane", "=", "INTVAL", "(", "operands", "[", "4", "]", ")", ";", "machine_mode", "constmode", "=", "SImode", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "3", "]", ")", ";", "int", "regno", "=", "REGNO", "(", "operands", "[", "3", "]", ")", ";", "regno", "=", "(", "(", "regno", "-", "FIRST_VFP_REGNUM", ")", ">>", "1", ")", ";", "if", "(", "lane", ">", "0", "&&", "lane", ">=", "GET_MODE_NUNITS", "(", "mode", ")", "/", "4", ")", "{", "operands", "[", "3", "]", "=", "gen_int_mode", "(", "regno", "+", "1", ",", "constmode", ")", ";", "operands", "[", "4", "]", "=", "gen_int_mode", "(", "lane", "-", "GET_MODE_NUNITS", "(", "mode", ")", "/", "4", ",", "constmode", ")", ";", "}", "else", "{", "operands", "[", "3", "]", "=", "gen_int_mode", "(", "regno", ",", "constmode", ")", ";", "operands", "[", "4", "]", "=", "gen_int_mode", "(", "lane", ",", "constmode", ")", ";", "}", "return", "operands", ";", "}", "</s>" ]
[ "Prepares", "the", "operands", "for", "the", "VCMLA", "by", "lane", "instruction", "such", "that", "the", "right", "register", "number", "is", "selected", ".", "This", "instruction", "is", "special", "in", "that", "it", "always", "requires", "a", "D", "register", ",", "however", "there", "is", "a", "choice", "to", "be", "made", "between", "Dn", "[", "0", "]", ",", "Dn", "[", "1", "]", ",", "D", "(", "n+1", ")", "[", "0", "]", ",", "and", "D", "(", "n+1", ")", "[", "1", "]", "depending", "on", "the", "mode", "of", "the", "registers", ".", "The", "VCMLA", "by", "lane", "function", "always", "selects", "two", "values", ".", "For", "instance", "given", "D0", "and", "a", "V2SF", ",", "the", "only", "valid", "index", "is", "0", "as", "the", "values", "in", "S0", "and", "S1", "will", "be", "used", "by", "the", "instruction", ".", "However", "given", "V4SF", "then", "index", "0", "and", "1", "are", "valid", "as", "D0", "[", "0", "]", "or", "D1", "[", "0", "]", "are", "both", "valid", ".", "This", "function", "centralizes", "that", "information", "based", "on", "OPERANDS", ",", "OPERANDS", "[", "3", "]", "will", "be", "changed", "from", "a", "REG", "into", "a", "CONST_INT", "RTX", "and", "OPERANDS", "[", "4", "]", "will", "be", "updated", "to", "contain", "the", "right", "index", "." ]
[ "arm", "4", "3", "3", "1", "0", "4", "3", "1", "4", "4", "3", "4" ]
arm
neon_vcmla_lane_prepare_operands
arm
CPU
GCC
4,288
140
1
[]
[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", "&&", "\"unexpected asm memory constraint\"", ")", ";", "SDValue", "Base", ",", "Offset", ",", "Opc", ";", "if", "(", "!", "SelectAddrMode2", "(", "Op", ",", "Op", ",", "Base", ",", "Offset", ",", "Opc", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "OutOps", ".", "push_back", "(", "Opc", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]
[ "ARM", "ARM", "\"unexpected asm memory constraint\"" ]
ARMISelDAGToDAG21
SelectInlineAsmMemoryOperand
ARM
CPU
LLVM
4,289
83
1
[]
[ "<s>", "unsigned", "AArch64RegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "A", ",", "const", "RegisterBank", "&", "B", ",", "unsigned", "Size", ")", "const", "{", "return", "RegisterBankInfo", "::", "copyCost", "(", "A", ",", "B", ",", "Size", ")", ";", "}", "</s>" ]
[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]
[ "AArch64", "AArch64" ]
AArch64RegisterBankInfo3
copyCost
AArch64
CPU
LLVM
4,290
33
1
[]
[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "&&", "\"JIT relocation model must be set to static or default!\"", ")", ";", "JTI", "=", "(", "(", "ARMTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "(", "ARMTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "(", "(", "ARMTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getTargetData", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JITTing function '\"", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "\"'\\n\"", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]
ARMCodeEmitter11
runOnMachineFunction
ARM
CPU
LLVM
4,291
277
1
[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "MI", ",", "unsigned", "*", "PredCost", ")", "const", "{", "return", "getInstrTimingClassLatency", "(", "ItinData", ",", "MI", ")", ";", "}", "</s>" ]
[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]
[ "Hexagon", "Hexagon" ]
HexagonInstrInfo (2)2
getInstrLatency
Hexagon
DSP
LLVM
4,292
30
1
[]
[ "<s>", "bool", "ix86_expand_fp_movcc", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "tmp", ",", "compare_op", ";", "rtx", "op0", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "1", ")", ";", "if", "(", "GET_MODE", "(", "op0", ")", "==", "BFmode", "&&", "!", "ix86_fp_comparison_operator", "(", "operands", "[", "1", "]", ",", "VOIDmode", ")", ")", "return", "false", ";", "if", "(", "SSE_FLOAT_MODE_SSEMATH_OR_HF_P", "(", "mode", ")", ")", "{", "machine_mode", "cmode", ";", "cmode", "=", "GET_MODE", "(", "op0", ")", ";", "if", "(", "cmode", "==", "VOIDmode", ")", "cmode", "=", "GET_MODE", "(", "op1", ")", ";", "if", "(", "cmode", "!=", "mode", ")", "return", "false", ";", "code", "=", "ix86_prepare_sse_fp_compare_args", "(", "operands", "[", "0", "]", ",", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "if", "(", "code", "==", "UNKNOWN", ")", "return", "false", ";", "if", "(", "ix86_expand_sse_fp_minmax", "(", "operands", "[", "0", "]", ",", "code", ",", "op0", ",", "op1", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ")", ")", "return", "true", ";", "tmp", "=", "ix86_expand_sse_cmp", "(", "operands", "[", "0", "]", ",", "code", ",", "op0", ",", "op1", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ")", ";", "ix86_expand_sse_movcc", "(", "operands", "[", "0", "]", ",", "tmp", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ")", ";", "return", "true", ";", "}", "if", "(", "GET_MODE", "(", "op0", ")", "==", "TImode", "||", "(", "GET_MODE", "(", "op0", ")", "==", "DImode", "&&", "!", "TARGET_64BIT", ")", ")", "return", "false", ";", "compare_op", "=", "ix86_expand_compare", "(", "code", ",", "op0", ",", "op1", ")", ";", "if", "(", "!", "fcmov_comparison_operator", "(", "compare_op", ",", "VOIDmode", ")", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "ix86_expand_setcc", "(", "tmp", ",", "code", ",", "op0", ",", "op1", ")", ";", "compare_op", "=", "ix86_expand_compare", "(", "NE", ",", "tmp", ",", "const0_rtx", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "0", "]", ",", "gen_rtx_IF_THEN_ELSE", "(", "mode", ",", "compare_op", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Expand", "a", "floating-point", "conditional", "move", ".", "Return", "true", "if", "successful", "." ]
[ "i386", "0", "1", "1", "0", "1", "1", "1", "0", "0", "2", "3", "0", "2", "3", "0", "2", "3", "0", "2", "3" ]
i386-expand1
ix86_expand_fp_movcc
i386
CPU
GCC
4,293
340
1
[]
[ "<s>", "EVT", "NyuziTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "return", "EVT", "::", "getVectorVT", "(", "Context", ",", "MVT", "::", "i1", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "}", "else", "{", "return", "MVT", "::", "i32", ";", "}", "}", "</s>" ]
[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]
[ "Nyuzi", "Nyuzi", "MVT::i1", "MVT::i32" ]
NyuziISelLowering
getSetCCResultType
Nyuzi
GPU
LLVM
4,294
55
1
[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]
[ "SystemZ", "SystemZ" ]
SystemZISelLowering (2)3
allowsMisalignedMemoryAccesses
SystemZ
CPU
LLVM
4,295
35
1
[]
[ "<s>", "Align", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "override", "{", "const", "Align", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "std", "::", "min", "(", "ABIAlign", ",", "Align", "(", "8", ")", ")", ";", "return", "ABIAlign", ";", "}", "</s>" ]
[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]
[ "Mips", "8" ]
MipsISelLowering32
getABIAlignmentForCallingConv
Mips
CPU
LLVM
4,296
49
1
[]
[ "<s>", "static", "machine_mode", "m68k_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ")", "{", "if", "(", "type", "==", "NULL_TREE", "&&", "!", "for_return", "&&", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", ")", "return", "SImode", ";", "return", "mode", ";", "}", "</s>" ]
[ "Implement", "TARGET_PROMOTE_FUNCTION_MODE", "." ]
[ "m68k" ]
m68k
m68k_promote_function_mode
m68k
MPU
GCC
4,297
49
1
[]
[ "<s>", "bool", "M68kAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "unsigned", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "return", "emit", "(", "Inst", ",", "Loc", ",", "Out", ")", ";", "case", "Match_MissingFeature", ":", "return", "missingFeature", "(", "Loc", ",", "ErrorInfo", ")", ";", "case", "Match_InvalidOperand", ":", "return", "invalidOperand", "(", "Loc", ",", "Operands", ",", "ErrorInfo", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "Loc", ",", "\"invalid instruction\"", ")", ";", "default", ":", "return", "true", ";", "}", "}", "</s>" ]
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
[ "M68k", "M68k", "\"invalid instruction\"" ]
M68kAsmParser
MatchAndEmitInstruction
M68k
MPU
LLVM
4,298
105
1
[]
[ "<s>", "static", "rtx", "loongarch_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "IMM12_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_HIGH_PART", "(", "offset", ")", ",", "Pmode", ")", ";", "offset", "=", "CONST_LOW_PART", "(", "offset", ")", ";", "high", "=", "loongarch_force_temporary", "(", "temp", ",", "high", ")", ";", "reg", "=", "loongarch_force_temporary", "(", "temp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "high", ",", "reg", ")", ")", ";", "}", "return", "plus_constant", "(", "Pmode", ",", "reg", ",", "offset", ")", ";", "}", "</s>" ]
[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "loongarch_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "IMM12_OPERAND", "." ]
[ "loongarch" ]
loongarch
loongarch_add_offset
loongarch
CPU
GCC
4,299
82
1
[]