ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "unsigned", "DefaultSafety", "=", "1", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "PPC", "::", "G8RC_NOX0RegClassID", ":", "case", "PPC", "::", "GPRC_NOR0RegClassID", ":", "case", "PPC", "::", "SPERCRegClassID", ":", "case", "PPC", "::", "SPE4RCRegClassID", ":", "case", "PPC", "::", "G8RCRegClassID", ":", "case", "PPC", "::", "GPRCRegClassID", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "1", ":", "0", ";", "return", "32", "-", "FP", "-", "DefaultSafety", ";", "}", "case", "PPC", "::", "F8RCRegClassID", ":", "case", "PPC", "::", "F4RCRegClassID", ":", "case", "PPC", "::", "QFRCRegClassID", ":", "case", "PPC", "::", "QSRCRegClassID", ":", "case", "PPC", "::", "QBRCRegClassID", ":", "case", "PPC", "::", "VRRCRegClassID", ":", "case", "PPC", "::", "VFRCRegClassID", ":", "case", "PPC", "::", "VSLRCRegClassID", ":", "return", "32", "-", "DefaultSafety", ";", "case", "PPC", "::", "VSRCRegClassID", ":", "case", "PPC", "::", "VSFRCRegClassID", ":", "case", "PPC", "::", "VSSRCRegClassID", ":", "return", "64", "-", "DefaultSafety", ";", "case", "PPC", "::", "CRRCRegClassID", ":", "return", "8", "-", "DefaultSafety", ";", "}", "}", "</s>" ]
[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]
[ "PowerPC", "PPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::SPERCRegClassID", "PPC::SPE4RCRegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::QFRCRegClassID", "PPC::QSRCRegClassID", "PPC::QBRCRegClassID", "PPC::VRRCRegClassID", "PPC::VFRCRegClassID", "PPC::VSLRCRegClassID", "32", "PPC::VSRCRegClassID", "PPC::VSFRCRegClassID", "PPC::VSSRCRegClassID", "64", "PPC::CRRCRegClassID", "8" ]
PPCRegisterInfo43
getRegPressureLimit
PowerPC
CPU
LLVM
26,500
176
1
[]
[ "<s>", "bool", "AGCExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "AGCInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";", "return", "Modified", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AGC", "AGC", "AGC" ]
AGCExpandPseudos
runOnMachineFunction
AGC
MPU
LLVM
26,501
54
1
[]
[ "<s>", "bool", "SparcPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSparcISelDag", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]
[ "Sparc", "Sparc", "Sparc", "Sparc" ]
SparcTargetMachine (2)1
addInstSelector
Sparc
CPU
LLVM
26,502
21
1
[]
[ "<s>", "StringRef", "getAddress", "(", ")", "const", "{", "return", "Address", ";", "}", "</s>" ]
[ "Returns", "the", "address", "of", "this", "pointer", "in", "this", "block", "." ]
[ "PIC16" ]
PIC16Section
getAddress
PIC16
MPU
LLVM
26,503
10
1
[]
[ "<s>", "static", "rtx", "mark_constant_pool_use", "(", "rtx", "x", ")", "{", "rtx", "insn", ",", "lab", ",", "pattern", ";", "if", "(", "x", "==", "NULL", ")", "return", "x", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "case", "CODE_LABEL", ":", "break", ";", "default", ":", "return", "x", ";", "}", "lab", "=", "x", ";", "for", "(", "insn", "=", "PREV_INSN", "(", "x", ")", ";", "insn", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "CODE_LABEL", "||", "LABEL_REFS", "(", "insn", ")", "!=", "NEXT_INSN", "(", "insn", ")", ")", "break", ";", "lab", "=", "insn", ";", "}", "for", "(", "insn", "=", "LABEL_REFS", "(", "lab", ")", ";", "insn", ";", "insn", "=", "LABEL_REFS", "(", "insn", ")", ")", "INSN_DELETED_P", "(", "insn", ")", "=", "1", ";", "for", "(", "insn", "=", "NEXT_INSN", "(", "x", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "INSN", ")", "continue", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "UNSPEC_VOLATILE", ")", "continue", ";", "switch", "(", "XINT", "(", "pattern", ",", "1", ")", ")", "{", "case", "UNSPECV_CONST2", ":", "case", "UNSPECV_CONST4", ":", "case", "UNSPECV_CONST8", ":", "XVECEXP", "(", "pattern", ",", "0", ",", "1", ")", "=", "const1_rtx", ";", "break", ";", "case", "UNSPECV_WINDOW_END", ":", "if", "(", "XVECEXP", "(", "pattern", ",", "0", ",", "0", ")", "==", "x", ")", "return", "lab", ";", "break", ";", "case", "UNSPECV_CONST_END", ":", "return", "lab", ";", "default", ":", "break", ";", "}", "}", "return", "lab", ";", "}", "</s>" ]
[ "Mark", "the", "use", "of", "a", "constant", "in", "the", "literal", "table", ".", "If", "the", "constant", "has", "multiple", "labels", ",", "make", "it", "unique", "." ]
[ "sh", "0", "1", "1", "0", "1", "0", "0" ]
sh3
mark_constant_pool_use
sh
CPU
GCC
26,504
246
1
[]
[ "<s>", "static", "rtx_insn", "*", "mep_make_bundle", "(", "rtx", "core_insn_or_pat", ",", "rtx_insn", "*", "cop", ")", "{", "rtx", "seq", ";", "rtx_insn", "*", "core_insn", ";", "rtx_insn", "*", "insn", ";", "if", "(", "INSN_P", "(", "core_insn_or_pat", ")", ")", "{", "core_insn", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "core_insn_or_pat", ")", ";", "remove_insn", "(", "core_insn", ")", ";", "}", "else", "core_insn", "=", "make_insn_raw", "(", "core_insn_or_pat", ")", ";", "seq", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "core_insn", ",", "cop", ")", ")", ";", "insn", "=", "emit_insn_after", "(", "seq", ",", "cop", ")", ";", "remove_insn", "(", "cop", ")", ";", "SET_PREV_INSN", "(", "core_insn", ")", "=", "PREV_INSN", "(", "insn", ")", ";", "SET_NEXT_INSN", "(", "core_insn", ")", "=", "cop", ";", "SET_PREV_INSN", "(", "cop", ")", "=", "core_insn", ";", "SET_NEXT_INSN", "(", "cop", ")", "=", "NEXT_INSN", "(", "insn", ")", ";", "PUT_MODE", "(", "core_insn", ",", "VOIDmode", ")", ";", "PUT_MODE", "(", "cop", ",", "BImode", ")", ";", "INSN_LOCATION", "(", "insn", ")", "=", "INSN_LOCATION", "(", "INSN_LOCATION", "(", "core_insn", ")", "?", "core_insn", ":", "cop", ")", ";", "INSN_LOCATION", "(", "core_insn", ")", "=", "0", ";", "INSN_LOCATION", "(", "cop", ")", "=", "0", ";", "return", "insn", ";", "}", "</s>" ]
[ "Create", "a", "VLIW", "bundle", "from", "core", "instruction", "CORE", "and", "coprocessor", "instruction", "COP", ".", "COP", "always", "satisfies", "INSN_P", ",", "but", "CORE", "can", "be", "either", "a", "new", "pattern", "or", "an", "existing", "instruction", ".", "Emit", "the", "bundle", "in", "place", "of", "COP", "and", "return", "it", "." ]
[ "mep", "2", "0", "0" ]
mep
mep_make_bundle
mep
CPU
GCC
26,505
170
1
[]
[ "<s>", "bool", "X86IntelAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "return", "true", ";", "printMemReference", "(", "MI", ",", "OpNo", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]
[ "X86", "X86", "0" ]
X86IntelAsmPrinter
PrintAsmMemoryOperand
X86
CPU
LLVM
26,506
45
1
[]
[ "<s>", "static", "tree", "bpf_core_compute", "(", "tree", "node", ",", "vec", "<", "unsigned", "int", ">", "*", "accessors", ")", "{", "if", "(", "TREE_CODE", "(", "node", ")", "==", "ADDR_EXPR", ")", "node", "=", "TREE_OPERAND", "(", "node", ",", "0", ")", ";", "else", "if", "(", "TREE_CODE", "(", "node", ")", "==", "INDIRECT_REF", "||", "TREE_CODE", "(", "node", ")", "==", "POINTER_PLUS_EXPR", ")", "{", "accessors", "->", "safe_push", "(", "0", ")", ";", "return", "TREE_OPERAND", "(", "node", ",", "0", ")", ";", "}", "while", "(", "1", ")", "{", "switch", "(", "TREE_CODE", "(", "node", ")", ")", "{", "case", "COMPONENT_REF", ":", "accessors", "->", "safe_push", "(", "bpf_core_get_index", "(", "TREE_OPERAND", "(", "node", ",", "1", ")", ")", ")", ";", "break", ";", "case", "ARRAY_REF", ":", "case", "ARRAY_RANGE_REF", ":", "accessors", "->", "safe_push", "(", "bpf_core_get_index", "(", "node", ")", ")", ";", "break", ";", "case", "MEM_REF", ":", "accessors", "->", "safe_push", "(", "bpf_core_get_index", "(", "node", ")", ")", ";", "if", "(", "TREE_CODE", "(", "TREE_OPERAND", "(", "node", ",", "0", ")", ")", "==", "ADDR_EXPR", ")", "node", "=", "TREE_OPERAND", "(", "TREE_OPERAND", "(", "node", ",", "0", ")", ",", "0", ")", ";", "goto", "done", ";", "default", ":", "goto", "done", ";", "}", "node", "=", "TREE_OPERAND", "(", "node", ",", "0", ")", ";", "}", "done", ":", "return", "node", ";", "}", "</s>" ]
[ "Traverse", "the", "subtree", "under", "NODE", ",", "which", "is", "expected", "to", "be", "some", "form", "of", "aggregate", "access", "the", "CO-RE", "machinery", "cares", "about", "(", "like", "a", "read", "of", "a", "member", "of", "a", "struct", "or", "union", ")", ",", "collecting", "access", "indices", "for", "the", "components", "and", "storing", "them", "in", "the", "vector", "referenced", "by", "ACCESSORS", ".", "Return", "the", "ultimate", "(", "top-level", ")", "container", "of", "the", "aggregate", "access", ".", "In", "general", ",", "this", "will", "be", "a", "VAR_DECL", "or", "some", "kind", "of", "REF", ".", "Note", "that", "the", "accessors", "are", "computed", "*", "in", "reverse", "order", "*", "of", "how", "the", "BPF", "CO-RE", "machinery", "defines", "them", ".", "The", "vector", "needs", "to", "be", "reversed", "(", "or", "simply", "output", "in", "reverse", "order", ")", "for", "the", ".BTF.ext", "relocation", "information", "." ]
[ "bpf", "0", "0", "0", "1", "1", "0", "0", "0", "0" ]
bpf
bpf_core_compute
bpf
Virtual ISA
GCC
26,507
185
1
[]
[ "<s>", "void", "load_got_register", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "TARGET_VXWORKS_RTP", ")", "{", "if", "(", "!", "got_register_rtx", ")", "got_register_rtx", "=", "pic_offset_table_rtx", ";", "insn", "=", "gen_vxworks_load_got", "(", ")", ";", "}", "else", "{", "if", "(", "!", "got_register_rtx", ")", "got_register_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "GLOBAL_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "!", "got_helper_rtx", ")", "{", "char", "name", "[", "32", "]", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__sparc_get_pc_thunk.%s\"", ",", "reg_names", "[", "REGNO", "(", "got_register_rtx", ")", "]", "+", "1", ")", ";", "else", "ASM_GENERATE_INTERNAL_LABEL", "(", "name", ",", "\"LADDPC\"", ",", "REGNO", "(", "got_register_rtx", ")", ")", ";", "got_helper_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "name", ")", ")", ";", "}", "const", "int", "orig_flag_pic", "=", "flag_pic", ";", "flag_pic", "=", "0", ";", "insn", "=", "gen_load_pcrel_sym", "(", "Pmode", ",", "got_register_rtx", ",", "sparc_got", "(", ")", ",", "got_helper_rtx", ",", "GEN_INT", "(", "GLOBAL_OFFSET_TABLE_REGNUM", ")", ")", ";", "flag_pic", "=", "orig_flag_pic", ";", "}", "emit_insn", "(", "insn", ")", ";", "}", "</s>" ]
[ "Emit", "code", "to", "load", "the", "GOT", "register", "." ]
[ "sparc", "32", "\"__sparc_get_pc_thunk.%s\"", "1", "\"LADDPC\"", "0" ]
sparc
load_got_register
sparc
CPU
GCC
26,508
146
1
[]
[ "<s>", "int", "HexagonDAGToDAGISel", "::", "getHeight", "(", "SDNode", "*", "N", ")", "{", "if", "(", "!", "isOpcodeHandled", "(", "N", ")", ")", "return", "0", ";", "assert", "(", "RootWeights", ".", "count", "(", "N", ")", "&&", "RootWeights", "[", "N", "]", ">=", "0", "&&", "\"Cannot query height of unvisited/RAUW'd node!\"", ")", ";", "return", "RootHeights", "[", "N", "]", ";", "}", "</s>" ]
[ "The", "height", ",", "in", "the", "dependence", "graph", ",", "for", "a", "node", "." ]
[ "Hexagon", "Hexagon", "0", "0", "\"Cannot query height of unvisited/RAUW'd node!\"" ]
HexagonISelDAGToDAG1
getHeight
Hexagon
DSP
LLVM
26,509
47
1
[]
[ "<s>", "void", "reset", "(", ")", "override", "{", "MappingSymbolCounter", "=", "0", ";", "State", "=", "EMS_None", ";", "MCELFStreamer", "::", "reset", "(", ")", ";", "}", "</s>" ]
[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]
[ "CSKY", "0" ]
CSKYELFStreamer1
reset
CSKY
CPU
LLVM
26,510
21
1
[]
[ "<s>", "int", "sh_dwarf_calling_convention", "(", "const_tree", "func", ")", "{", "if", "(", "sh_attr_renesas_p", "(", "func", ")", ")", "return", "DW_CC_GNU_renesas_sh", ";", "return", "DW_CC_normal", ";", "}", "</s>" ]
[ "Implements", "target", "hook", "dwarf_calling_convention", ".", "Return", "an", "enum", "of", "dwarf_calling_convention", "." ]
[ "sh" ]
sh
sh_dwarf_calling_convention
sh
CPU
GCC
26,511
21
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "RI5CY" ]
RISCVCleanupVSETVLI
getAnalysisUsage
RI5CY
CPU
LLVM
26,512
24
1
[]
[ "<s>", "static", "void", "c4x_add_gc_roots", "(", ")", "{", "ggc_add_rtx_root", "(", "&", "c4x_compare_op0", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "c4x_compare_op1", ",", "1", ")", ";", "ggc_add_tree_root", "(", "&", "code_tree", ",", "1", ")", ";", "ggc_add_tree_root", "(", "&", "data_tree", ",", "1", ")", ";", "ggc_add_tree_root", "(", "&", "pure_tree", ",", "1", ")", ";", "ggc_add_tree_root", "(", "&", "noreturn_tree", ",", "1", ")", ";", "ggc_add_tree_root", "(", "&", "interrupt_tree", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "smulhi3_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "umulhi3_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "fix_truncqfhi2_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "fixuns_truncqfhi2_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "fix_trunchfhi2_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "fixuns_trunchfhi2_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "floathiqf2_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "floatunshiqf2_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "floathihf2_libfunc", ",", "1", ")", ";", "ggc_add_rtx_root", "(", "&", "floatunshihf2_libfunc", ",", "1", ")", ";", "}", "</s>" ]
[ "Called", "to", "register", "all", "of", "our", "global", "variables", "with", "the", "garbage", "collector", "." ]
[ "c4x", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1" ]
c4x
c4x_add_gc_roots
c4x
DSP
GCC
26,513
143
1
[]
[ "<s>", "static", "int", "ix86_i387_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_i387_cw", "mode", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "(", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", ">=", "0", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "ASM_INPUT", ")", ")", ")", "return", "I387_CW_UNINITIALIZED", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "I387_CW_ANY", ";", "mode", "=", "get_attr_i387_cw", "(", "insn", ")", ";", "switch", "(", "entity", ")", "{", "case", "I387_TRUNC", ":", "if", "(", "mode", "==", "I387_CW_TRUNC", ")", "return", "mode", ";", "break", ";", "case", "I387_FLOOR", ":", "if", "(", "mode", "==", "I387_CW_FLOOR", ")", "return", "mode", ";", "break", ";", "case", "I387_CEIL", ":", "if", "(", "mode", "==", "I387_CW_CEIL", ")", "return", "mode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "I387_CW_ANY", ";", "}", "</s>" ]
[ "Return", "mode", "that", "i387", "must", "be", "switched", "into", "prior", "to", "the", "execution", "of", "insn", "." ]
[ "i386", "0", "0" ]
i3868
ix86_i387_mode_needed
i386
CPU
GCC
26,514
132
1
[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs", ")", "const", "{", "auto", "&", "Callee", "=", "CLI", ".", "Callee", ";", "auto", "CalleeCC", "=", "CLI", ".", "CallConv", ";", "auto", "&", "Outs", "=", "CLI", ".", "Outs", ";", "auto", "&", "Caller", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "CallerCC", "=", "Caller", ".", "getCallingConv", "(", ")", ";", "if", "(", "Caller", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "return", "false", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "auto", "IsCallerStructRet", "=", "Caller", ".", "hasStructRetAttr", "(", ")", ";", "auto", "IsCalleeStructRet", "=", "Outs", ".", "empty", "(", ")", "?", "false", ":", "Outs", "[", "0", "]", ".", "Flags", ".", "isSRet", "(", ")", ";", "if", "(", "IsCallerStructRet", "||", "IsCalleeStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "return", "false", ";", "}", "const", "RISCVRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "for", "(", "auto", "&", "Arg", ":", "Outs", ")", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]
[ "RISCV", "RISCV", "16", "\"interrupt\"", "0", "0", "RISCV" ]
RISCVISelLowering1
isEligibleForTailCallOptimization
RISCV
CPU
LLVM
26,515
284
1
[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "0", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "X86MaterializeInt", "(", "CI", ",", "VT", ")", ";", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "X86MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "X86MaterializeGV", "(", "GV", ",", "VT", ")", ";", "return", "0", ";", "}", "</s>" ]
[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]
[ "X86", "X86", "0", "X86", "X86", "X86", "0" ]
X86FastISel (2)4
fastMaterializeConstant
X86
CPU
LLVM
26,516
125
1
[]
[ "<s>", "SDNode", "*", "MSP430DAGToDAGISel", "::", "Select", "(", "SDValue", "Op", ")", "{", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "DOUT", "<<", "std", "::", "string", "(", "Indent", ",", "' '", ")", "<<", "\"Selecting: \"", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DOUT", "<<", "\"\\n\"", ";", "Indent", "+=", "2", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DOUT", "<<", "std", "::", "string", "(", "Indent", "-", "2", ",", "' '", ")", "<<", "\"== \"", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DOUT", "<<", "\"\\n\"", ";", "Indent", "-=", "2", ";", "return", "NULL", ";", "}", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "FrameIndex", ":", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i16", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "MVT", "::", "i16", ")", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MSP430", "::", "ADD16ri", ",", "MVT", "::", "i16", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i16", ")", ")", ";", "return", "CurDAG", "->", "getTargetNode", "(", "MSP430", "::", "ADD16ri", ",", "dl", ",", "MVT", "::", "i16", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i16", ")", ")", ";", "}", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "Op", ")", ";", "DOUT", "<<", "std", "::", "string", "(", "Indent", "-", "2", ",", "' '", ")", "<<", "\"=> \"", ";", "if", "(", "ResNode", "==", "NULL", "||", "ResNode", "==", "Op", ".", "getNode", "(", ")", ")", "DEBUG", "(", "Op", ".", "getNode", "(", ")", "->", "dump", "(", "CurDAG", ")", ")", ";", "else", "DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "DOUT", "<<", "\"\\n\"", ";", "Indent", "-=", "2", ";", "return", "ResNode", ";", "}", "</s>" ]
[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
[ "MSP430", "MSP430", "\"Selecting: \"", "\"\\n\"", "2", "2", "\"== \"", "\"\\n\"", "2", "ISD::FrameIndex", "MVT::i16", "MVT::i16", "MSP430::ADD16ri", "MVT::i16", "0", "MVT::i16", "MSP430::ADD16ri", "MVT::i16", "0", "MVT::i16", "2", "\"=> \"", "\"\\n\"", "2" ]
MSP430ISelDAGToDAG13
Select
MSP430
MPU
LLVM
26,517
310
1
[]
[ "<s>", "static", "const", "char", "*", "read_file", "(", "FILE", "*", "stream", ")", "{", "size_t", "alloc", "=", "16384", ";", "size_t", "base", "=", "0", ";", "char", "*", "buffer", ";", "if", "(", "!", "fseek", "(", "stream", ",", "0", ",", "SEEK_END", ")", ")", "{", "long", "s", "=", "ftell", "(", "stream", ")", ";", "if", "(", "s", ">=", "0", ")", "alloc", "=", "s", "+", "100", ";", "fseek", "(", "stream", ",", "0", ",", "SEEK_SET", ")", ";", "}", "buffer", "=", "XNEWVEC", "(", "char", ",", "alloc", ")", ";", "for", "(", ";", ";", ")", "{", "size_t", "n", "=", "fread", "(", "buffer", "+", "base", ",", "1", ",", "alloc", "-", "base", "-", "1", ",", "stream", ")", ";", "if", "(", "!", "n", ")", "break", ";", "base", "+=", "n", ";", "if", "(", "base", "+", "1", "==", "alloc", ")", "{", "alloc", "*=", "2", ";", "buffer", "=", "XRESIZEVEC", "(", "char", ",", "buffer", ",", "alloc", ")", ";", "}", "}", "buffer", "[", "base", "]", "=", "0", ";", "return", "buffer", ";", "}", "</s>" ]
[ "Read", "the", "whole", "input", "file", ".", "It", "will", "be", "NUL", "terminated", "(", "but", "remember", ",", "there", "could", "be", "a", "NUL", "in", "the", "file", "itself", "." ]
[ "nvptx", "16384", "0", "0", "0", "100", "0", "1", "1", "1", "2", "0" ]
mkoffload2
read_file
nvptx
GPU
GCC
26,518
151
1
[]
[ "<s>", "hashval_t", "toc_hasher", "::", "hash", "(", "toc_hash_struct", "*", "thc", ")", "{", "return", "rs6000_hash_constant", "(", "thc", "->", "key", ")", "^", "thc", "->", "key_mode", ";", "}", "</s>" ]
[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]
[ "rs6000" ]
rs6000
hash
rs6000
CPU
GCC
26,519
23
1
[]
[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]
[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]
[ "XCore", "MVT::i32" ]
XCoreISelLowering1
getScalarShiftAmountTy
XCore
MPU
LLVM
26,520
15
1
[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "8", ">", "SplitArgs", ";", "unsigned", "i", "=", "0", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", ",", "i", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftAsync", ")", ")", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "setHasSwiftAsyncContext", "(", "true", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "AArch64IncomingValueAssigner", "Assigner", "(", "AssignFn", ",", "AssignFn", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "uint64_t", "StackOffset", "=", "Assigner", ".", "StackOffset", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "return", "false", ";", "}", "StackOffset", "=", "alignTo", "(", "Assigner", ".", "StackOffset", ",", "Subtarget", ".", "isTargetILP32", "(", ")", "?", "4", ":", "8", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "4", ",", "StackOffset", ",", "true", ")", ")", ";", "}", "if", "(", "doesCalleeRestoreStack", "(", "F", ".", "getCallingConv", "(", ")", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "{", "StackOffset", "=", "alignTo", "(", "StackOffset", ",", "16", ")", ";", "FuncInfo", "->", "setArgumentStackToRestore", "(", "StackOffset", ")", ";", "}", "FuncInfo", "->", "setBytesInStackArgArea", "(", "StackOffset", ")", ";", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCustomCallingConv", "(", ")", ")", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "UpdateCustomCalleeSavedRegs", "(", "MF", ")", ";", "handleMustTailForwardedRegisters", "(", "MIRBuilder", ",", "AssignFn", ")", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
[ "AArch64", "AArch64", "8", "0", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "4", "8", "4", "16", "AArch64" ]
AArch64CallLowering13
lowerFormalArguments
AArch64
CPU
LLVM
26,521
487
1
[]
[ "<s>", "static", "int", "riscv_build_integer_1", "(", "struct", "riscv_integer_op", "codes", "[", "RISCV_MAX_INTEGER_OPS", "]", ",", "HOST_WIDE_INT", "value", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "low_part", "=", "CONST_LOW_PART", "(", "value", ")", ";", "int", "cost", "=", "RISCV_MAX_INTEGER_OPS", "+", "1", ",", "alt_cost", ";", "struct", "riscv_integer_op", "alt_codes", "[", "RISCV_MAX_INTEGER_OPS", "]", ";", "if", "(", "SMALL_OPERAND", "(", "value", ")", "||", "LUI_OPERAND", "(", "value", ")", ")", "{", "codes", "[", "0", "]", ".", "code", "=", "UNKNOWN", ";", "codes", "[", "0", "]", ".", "value", "=", "value", ";", "return", "1", ";", "}", "if", "(", "low_part", "!=", "0", "&&", "(", "mode", "!=", "HImode", "||", "value", "-", "low_part", "<=", "(", "(", "1", "<<", "(", "GET_MODE_BITSIZE", "(", "HImode", ")", "-", "1", ")", ")", "-", "1", ")", ")", ")", "{", "alt_cost", "=", "1", "+", "riscv_build_integer_1", "(", "alt_codes", ",", "value", "-", "low_part", ",", "mode", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "code", "=", "PLUS", ";", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "value", "=", "low_part", ";", "memcpy", "(", "codes", ",", "alt_codes", ",", "sizeof", "(", "alt_codes", ")", ")", ";", "cost", "=", "alt_cost", ";", "}", "}", "if", "(", "cost", ">", "2", "&&", "(", "low_part", "<", "0", "||", "mode", "==", "HImode", ")", ")", "{", "alt_cost", "=", "1", "+", "riscv_build_integer_1", "(", "alt_codes", ",", "value", "^", "low_part", ",", "mode", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "code", "=", "XOR", ";", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "value", "=", "low_part", ";", "memcpy", "(", "codes", ",", "alt_codes", ",", "sizeof", "(", "alt_codes", ")", ")", ";", "cost", "=", "alt_cost", ";", "}", "}", "if", "(", "cost", ">", "2", "&&", "(", "value", "&", "1", ")", "==", "0", ")", "{", "int", "shift", "=", "ctz_hwi", "(", "value", ")", ";", "unsigned", "HOST_WIDE_INT", "x", "=", "value", ";", "x", "=", "sext_hwi", "(", "x", ">>", "shift", ",", "HOST_BITS_PER_WIDE_INT", "-", "shift", ")", ";", "if", "(", "shift", ">", "IMM_BITS", "&&", "!", "SMALL_OPERAND", "(", "x", ")", "&&", "LUI_OPERAND", "(", "x", "<<", "IMM_BITS", ")", ")", "shift", "-=", "IMM_BITS", ",", "x", "<<=", "IMM_BITS", ";", "alt_cost", "=", "1", "+", "riscv_build_integer_1", "(", "alt_codes", ",", "x", ",", "mode", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "code", "=", "ASHIFT", ";", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "value", "=", "shift", ";", "memcpy", "(", "codes", ",", "alt_codes", ",", "sizeof", "(", "alt_codes", ")", ")", ";", "cost", "=", "alt_cost", ";", "}", "}", "gcc_assert", "(", "cost", "<=", "RISCV_MAX_INTEGER_OPS", ")", ";", "return", "cost", ";", "}", "</s>" ]
[ "Helper", "function", "for", "riscv_build_integer", ";", "arguments", "are", "as", "for", "riscv_build_integer", "." ]
[ "riscv", "1", "0", "0", "1", "0", "1", "1", "1", "1", "1", "1", "2", "0", "1", "1", "1", "2", "1", "0", "1", "1", "1" ]
riscv2
riscv_build_integer_1
riscv
CPU
GCC
26,522
393
1
[]
[ "<s>", "LoadInst", "*", "X86TargetLowering", "::", "lowerIdempotentRMWIntoFencedLoad", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "const", "Type", "*", "MemType", "=", "AI", "->", "getType", "(", ")", ";", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ">", "NativeWidth", ")", "return", "nullptr", ";", "auto", "Builder", "=", "IRBuilder", "<", ">", "(", "AI", ")", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "SynchScope", "=", "AI", "->", "getSynchScope", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";", "auto", "Ptr", "=", "AI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "SynchScope", "==", "SingleThread", ")", "return", "nullptr", ";", "if", "(", "!", "hasMFENCE", "(", "*", "Subtarget", ")", ")", "return", "nullptr", ";", "Function", "*", "MFence", "=", "llvm", "::", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "x86_sse2_mfence", ")", ";", "Builder", ".", "CreateCall", "(", "MFence", ",", "{", "}", ")", ";", "LoadInst", "*", "Loaded", "=", "Builder", ".", "CreateAlignedLoad", "(", "Ptr", ",", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";", "Loaded", "->", "setAtomic", "(", "Order", ",", "SynchScope", ")", ";", "AI", "->", "replaceAllUsesWith", "(", "Loaded", ")", ";", "AI", "->", "eraseFromParent", "(", ")", ";", "return", "Loaded", ";", "}", "</s>" ]
[ "On", "some", "platforms", ",", "an", "AtomicRMW", "that", "never", "actually", "modifies", "the", "value", "(", "such", "as", "fetch_add", "of", "0", ")", "can", "be", "turned", "into", "a", "fence", "followed", "by", "an", "atomic", "load", "." ]
[ "X86", "X86", "64", "32", "Intrinsic::getDeclaration", "Intrinsic::x86_sse2_mfence" ]
X86ISelLowering155
lowerIdempotentRMWIntoFencedLoad
X86
CPU
LLVM
26,523
204
1
[]
[ "<s>", "const", "SparcInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "Sparc", "Sparc" ]
SparcSubtarget (2)
getInstrInfo
Sparc
CPU
LLVM
26,524
14
1
[]
[ "<s>", "static", "bool", "is_power9_pairable_vec_type", "(", "enum", "attr_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "TYPE_VECSIMPLE", ":", "case", "TYPE_VECCOMPLEX", ":", "case", "TYPE_VECDIV", ":", "case", "TYPE_VECCMP", ":", "case", "TYPE_VECPERM", ":", "case", "TYPE_VECFLOAT", ":", "case", "TYPE_VECFDIV", ":", "case", "TYPE_VECDOUBLE", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "whether", "TYPE", "is", "a", "Power9", "pairable", "vector", "instruction", "type", "." ]
[ "powerpcspe" ]
powerpcspe
is_power9_pairable_vec_type
powerpcspe
CPU
GCC
26,525
50
1
[]
[ "<s>", "static", "bool", "hasTailCall", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";", "return", "RetOpc", "==", "Hexagon", "::", "PS_tailcall_i", "||", "RetOpc", "==", "Hexagon", "::", "PS_tailcall_r", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]
[ "Hexagon", "Hexagon::PS_tailcall_i", "Hexagon::PS_tailcall_r" ]
HexagonFrameLowering10
hasTailCall
Hexagon
DSP
LLVM
26,526
57
1
[]
[ "<s>", "void", "SystemZInstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", ")", ";", "unsigned", "CCValid", "=", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "Pred", "[", "1", "]", ".", "getImm", "(", ")", ";", "unsigned", "Opc", ";", "if", "(", "SystemZ", "::", "GRX32BitRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "STI", ".", "hasMiscellaneousExtensions3", "(", ")", ")", "Opc", "=", "SystemZ", "::", "SELRMux", ";", "else", "if", "(", "STI", ".", "hasLoadStoreOnCond2", "(", ")", ")", "Opc", "=", "SystemZ", "::", "LOCRMux", ";", "else", "{", "Opc", "=", "SystemZ", "::", "LOCR", ";", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "SystemZ", "::", "GR32BitRegClass", ")", ";", "Register", "TReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "SystemZ", "::", "GR32BitRegClass", ")", ";", "Register", "FReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "SystemZ", "::", "GR32BitRegClass", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "FReg", ")", ".", "addReg", "(", "FalseReg", ")", ";", "TrueReg", "=", "TReg", ";", "FalseReg", "=", "FReg", ";", "}", "}", "else", "if", "(", "SystemZ", "::", "GR64BitRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "STI", ".", "hasMiscellaneousExtensions3", "(", ")", ")", "Opc", "=", "SystemZ", "::", "SELGR", ";", "else", "Opc", "=", "SystemZ", "::", "LOCGR", ";", "}", "else", "llvm_unreachable", "(", "\"Invalid register class\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ";", "}", "</s>" ]
[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]
[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "SystemZ::GRX32BitRegClass", "SystemZ::SELRMux", "SystemZ::LOCRMux", "SystemZ::LOCR", "SystemZ::GR32BitRegClass", "SystemZ::GR32BitRegClass", "SystemZ::GR32BitRegClass", "SystemZ::GR64BitRegClass", "SystemZ::SELGR", "SystemZ::LOCGR", "\"Invalid register class\"" ]
SystemZInstrInfo19
insertSelect
SystemZ
CPU
LLVM
26,527
323
1
[]
[ "<s>", "static", "bool", "tilegx_truly_noop_truncation", "(", "poly_uint64", "outprec", ",", "poly_uint64", "inprec", ")", "{", "return", "inprec", "<=", "32", "||", "outprec", ">", "32", ";", "}", "</s>" ]
[ "Implement", "TARGET_TRULY_NOOP_TRUNCATION", ".", "We", "represent", "all", "SI", "values", "as", "sign-extended", "DI", "values", "in", "registers", "." ]
[ "tilegx", "32", "32" ]
tilegx
tilegx_truly_noop_truncation
tilegx
VLIW
GCC
26,528
21
1
[]
[ "<s>", "static", "void", "i386_solaris_elf_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "if", "(", "TARGET_64BIT", "&&", "strcmp", "(", "name", ",", "\".eh_frame\"", ")", "==", "0", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.section\\t%s,\\\"%s\\\",@unwind\\n\"", ",", "name", ",", "flags", "&", "SECTION_WRITE", "?", "\"aw\"", ":", "\"a\"", ")", ";", "return", ";", "}", "if", "(", "HAVE_COMDAT_GROUP", "&&", "flags", "&", "SECTION_LINKONCE", ")", "{", "solaris_elf_asm_comdat_section", "(", "name", ",", "flags", ",", "decl", ")", ";", "return", ";", "}", "if", "(", "flags", "&", "SECTION_EXCLUDE", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.section\\t%s,#exclude\\n\"", ",", "name", ")", ";", "return", ";", "}", "default_elf_asm_named_section", "(", "name", ",", "flags", ",", "decl", ")", ";", "}", "</s>" ]
[ "Solaris", "named-section", "hook", ".", "Parameters", "are", "as", "for", "named_section_real", "." ]
[ "i386", "\".eh_frame\"", "0", "\"\\t.section\\t%s,\\\"%s\\\",@unwind\\n\"", "\"aw\"", "\"a\"", "\"\\t.section\\t%s,#exclude\\n\"" ]
i386
i386_solaris_elf_named_section
i386
CPU
GCC
26,529
101
1
[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "AArch64", "::", "GPR32RegClassID", ":", "case", "AArch64", "::", "GPR32spRegClassID", ":", "case", "AArch64", "::", "GPR32allRegClassID", ":", "case", "AArch64", "::", "GPR64spRegClassID", ":", "case", "AArch64", "::", "GPR64allRegClassID", ":", "case", "AArch64", "::", "GPR64RegClassID", ":", "case", "AArch64", "::", "GPR32commonRegClassID", ":", "case", "AArch64", "::", "GPR64commonRegClassID", ":", "return", "32", "-", "1", "-", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "-", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getNumXRegisterReserved", "(", ")", "-", "hasBasePointer", "(", "MF", ")", ";", "case", "AArch64", "::", "FPR8RegClassID", ":", "case", "AArch64", "::", "FPR16RegClassID", ":", "case", "AArch64", "::", "FPR32RegClassID", ":", "case", "AArch64", "::", "FPR64RegClassID", ":", "case", "AArch64", "::", "FPR128RegClassID", ":", "return", "32", ";", "case", "AArch64", "::", "DDRegClassID", ":", "case", "AArch64", "::", "DDDRegClassID", ":", "case", "AArch64", "::", "DDDDRegClassID", ":", "case", "AArch64", "::", "QQRegClassID", ":", "case", "AArch64", "::", "QQQRegClassID", ":", "case", "AArch64", "::", "QQQQRegClassID", ":", "return", "32", ";", "case", "AArch64", "::", "FPR128_loRegClassID", ":", "case", "AArch64", "::", "FPR64_loRegClassID", ":", "case", "AArch64", "::", "FPR16_loRegClassID", ":", "return", "16", ";", "}", "}", "</s>" ]
[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]
[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", "1", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "32", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID", "AArch64::QQQRegClassID", "AArch64::QQQQRegClassID", "32", "AArch64::FPR128_loRegClassID", "AArch64::FPR64_loRegClassID", "AArch64::FPR16_loRegClassID", "16" ]
AArch64RegisterInfo21
getRegPressureLimit
AArch64
CPU
LLVM
26,530
199
1
[]
[ "<s>", "ScheduleHazardRecognizer", "*", "TPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "return", "createTPCHazardRecognizer", "(", "II", ",", "DAG", ",", "true", ")", ";", "}", "</s>" ]
[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]
[ "TPC", "TPC", "TPC" ]
TPCInstrInfo
CreateTargetPostRAHazardRecognizer
TPC
Virtual ISA
LLVM
26,531
29
1
[]
[ "<s>", "const", "Nios2InstrInfo", "*", "Nios2InstrInfo", "::", "create", "(", "Nios2Subtarget", "&", "STI", ")", "{", "return", "new", "Nios2InstrInfo", "(", "STI", ")", ";", "}", "</s>" ]
[ "This", "creates", "an", "identified", "struct", "." ]
[ "Nios2", "Nios2", "Nios2", "Nios2", "Nios2" ]
Nios2InstrInfo1
create
Nios2
MPU
LLVM
26,532
20
1
[]
[ "<s>", "static", "void", "seh_emit_save", "(", "FILE", "*", "f", ",", "struct", "seh_frame_state", "*", "seh", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "const", "unsigned", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "HOST_WIDE_INT", "offset", ";", "seh", "->", "reg_offset", "[", "regno", "]", "=", "cfa_offset", ";", "gcc_assert", "(", "seh", "->", "sp_offset", ">=", "cfa_offset", ")", ";", "offset", "=", "seh", "->", "sp_offset", "-", "cfa_offset", ";", "fputs", "(", "(", "SSE_REGNO_P", "(", "regno", ")", "?", "\"\\t.seh_savexmm\\t\"", ":", "GENERAL_REGNO_P", "(", "regno", ")", "?", "\"\\t.seh_savereg\\t\"", ":", "(", "gcc_unreachable", "(", ")", ",", "\"\"", ")", ")", ",", "f", ")", ";", "print_reg", "(", "reg", ",", "0", ",", "f", ")", ";", "fprintf", "(", "f", ",", "\", \"", "HOST_WIDE_INT_PRINT_DEC", "\"\\n\"", ",", "offset", ")", ";", "}", "</s>" ]
[ "Emit", "an", "assembler", "directive", "to", "save", "REG", "at", "CFA", "-", "CFA_OFFSET", "." ]
[ "i386", "\"\\t.seh_savexmm\\t\"", "\"\\t.seh_savereg\\t\"", "\"\"", "0", "\", \"", "\"\\n\"" ]
winnt
seh_emit_save
i386
CPU
GCC
26,533
109
1
[]
[ "<s>", "static", "bool", "rs6000_declare_alias", "(", "struct", "symtab_node", "*", "n", ",", "void", "*", "d", ")", "{", "struct", "declare_alias_data", "*", "data", "=", "(", "struct", "declare_alias_data", "*", ")", "d", ";", "if", "(", "!", "n", "->", "alias", "||", "n", "->", "weakref", ")", "return", "false", ";", "if", "(", "lookup_attribute", "(", "\"ifunc\"", ",", "DECL_ATTRIBUTES", "(", "n", "->", "decl", ")", ")", ")", "return", "false", ";", "TREE_ASM_WRITTEN", "(", "n", "->", "decl", ")", "=", "true", ";", "const", "char", "*", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "n", "->", "decl", ")", ")", ";", "char", "*", "buffer", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "2", ")", ";", "char", "*", "p", ";", "int", "dollar_inside", "=", "0", ";", "strcpy", "(", "buffer", ",", "name", ")", ";", "p", "=", "strchr", "(", "buffer", ",", "'$'", ")", ";", "while", "(", "p", ")", "{", "*", "p", "=", "'_'", ";", "dollar_inside", "++", ";", "p", "=", "strchr", "(", "p", "+", "1", ",", "'$'", ")", ";", "}", "if", "(", "TREE_PUBLIC", "(", "n", "->", "decl", ")", ")", "{", "if", "(", "!", "RS6000_WEAK", "||", "!", "DECL_WEAK", "(", "n", "->", "decl", ")", ")", "{", "if", "(", "dollar_inside", ")", "{", "if", "(", "data", "->", "function_descriptor", ")", "fprintf", "(", "data", "->", "file", ",", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", ",", "buffer", ",", "name", ")", ";", "fprintf", "(", "data", "->", "file", ",", "\"\\t.rename %s,\\\"%s\\\"\\n\"", ",", "buffer", ",", "name", ")", ";", "}", "if", "(", "data", "->", "function_descriptor", ")", "{", "fputs", "(", "\"\\t.globl .\"", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "fputs", "(", "\"\\t.globl \"", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "else", "if", "(", "DECL_WEAK", "(", "n", "->", "decl", ")", "&&", "!", "data", "->", "function_descriptor", ")", "ASM_WEAKEN_DECL", "(", "data", "->", "file", ",", "n", "->", "decl", ",", "name", ",", "NULL", ")", ";", "}", "else", "{", "if", "(", "dollar_inside", ")", "{", "if", "(", "data", "->", "function_descriptor", ")", "fprintf", "(", "data", "->", "file", ",", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", ",", "buffer", ",", "name", ")", ";", "fprintf", "(", "data", "->", "file", ",", "\"\\t.rename %s,\\\"%s\\\"\\n\"", ",", "buffer", ",", "name", ")", ";", "}", "if", "(", "data", "->", "function_descriptor", ")", "{", "fputs", "(", "\"\\t.lglobl .\"", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "fputs", "(", "\"\\t.lglobl \"", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "if", "(", "data", "->", "function_descriptor", ")", "fputs", "(", "\".\"", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "fputs", "(", "\":\\n\"", ",", "data", "->", "file", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "Declare", "alias", "N.", "A", "helper", "function", "for", "for_node_and_aliases", "." ]
[ "powerpcspe", "\"ifunc\"", "2", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.globl \"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.lglobl \"", "\".\"", "\":\\n\"" ]
powerpcspe
rs6000_declare_alias
powerpcspe
CPU
GCC
26,534
445
1
[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "RISCV", "RISCV" ]
RISCVFrameLowering (2)
hasFP
RISCV
CPU
LLVM
26,535
72
1
[]
[ "<s>", "static", "const", "X86MCExpr", "*", "create", "(", "int64_t", "RegNo", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "X86MCExpr", "(", "RegNo", ")", ";", "}", "</s>" ]
[ "This", "creates", "an", "identified", "struct", "." ]
[ "X86", "X86", "X86" ]
X86MCExpr (2)
create
X86
CPU
LLVM
26,536
25
1
[]
[ "<s>", "void", "xstormy16_asm_output_aligned_common", "(", "FILE", "*", "stream", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "size", ",", "int", "align", ",", "int", "global", ")", "{", "rtx", "mem", "=", "DECL_RTL", "(", "decl", ")", ";", "rtx", "symbol", ";", "if", "(", "mem", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "mem", ")", "==", "MEM", "&&", "GET_CODE", "(", "symbol", "=", "XEXP", "(", "mem", ",", "0", ")", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "&", "SYMBOL_FLAG_XSTORMY16_BELOW100", ")", "{", "const", "char", "*", "name2", ";", "int", "p2align", "=", "0", ";", "bss100_section", "(", ")", ";", "while", "(", "align", ">", "8", ")", "{", "align", "/=", "2", ";", "p2align", "++", ";", "}", "name2", "=", "default_strip_name_encoding", "(", "name", ")", ";", "if", "(", "global", ")", "fprintf", "(", "stream", ",", "\"\\t.globl\\t%s\\n\"", ",", "name2", ")", ";", "if", "(", "p2align", ")", "fprintf", "(", "stream", ",", "\"\\t.p2align %d\\n\"", ",", "p2align", ")", ";", "fprintf", "(", "stream", ",", "\"\\t.type\\t%s, @object\\n\"", ",", "name2", ")", ";", "fprintf", "(", "stream", ",", "\"\\t.size\\t%s, %d\\n\"", ",", "name2", ",", "size", ")", ";", "fprintf", "(", "stream", ",", "\"%s:\\n\\t.space\\t%d\\n\"", ",", "name2", ",", "size", ")", ";", "return", ";", "}", "if", "(", "!", "global", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.local\\t\"", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "\"\\n\"", ")", ";", "}", "fprintf", "(", "stream", ",", "\"\\t.comm\\t\"", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "\",%u,%u\\n\"", ",", "size", ",", "align", "/", "BITS_PER_UNIT", ")", ";", "}", "</s>" ]
[ "The", "purpose", "of", "this", "function", "is", "to", "override", "the", "default", "behavior", "of", "BSS", "objects", ".", "Normally", ",", "they", "go", "into", ".bss", "or", ".sbss", "via", "``", ".common", "''", "directives", ",", "but", "we", "need", "to", "override", "that", "and", "put", "them", "in", ".bss_below100", ".", "We", "ca", "n't", "just", "use", "a", "section", "override", "(", "like", "we", "do", "for", ".data_below100", ")", ",", "because", "that", "makes", "them", "initialized", "rather", "than", "uninitialized", "." ]
[ "stormy16", "0", "0", "8", "2", "\"\\t.globl\\t%s\\n\"", "\"\\t.p2align %d\\n\"", "\"\\t.type\\t%s, @object\\n\"", "\"\\t.size\\t%s, %d\\n\"", "\"%s:\\n\\t.space\\t%d\\n\"", "\"\\t.local\\t\"", "\"\\n\"", "\"\\t.comm\\t\"", "\",%u,%u\\n\"" ]
stormy163
xstormy16_asm_output_aligned_common
stormy16
CPU
GCC
26,537
223
1
[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "if", "(", "Kind", "!=", "k_Memory", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]
[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]
[ "ARM", "ARM", "ARM::GPRRegClassID", "ARM", "ARM::GPRRegClassID" ]
ARMAsmParser103
isMem
ARM
CPU
LLVM
26,538
68
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX lower atomics of local memory\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "NVPTX", "\"NVPTX lower atomics of local memory\"" ]
NVPTXAtomicLower
getPassName
NVPTX
GPU
LLVM
26,539
11
1
[]
[ "<s>", "Register", "MipsOutgoingValueHandler", "::", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "32", ")", ";", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "32", ")", ";", "auto", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "p0", ",", "Register", "(", "Mips", "::", "SP", ")", ")", ";", "auto", "OffsetReg", "=", "MIRBuilder", ".", "buildConstant", "(", "s32", ",", "Offset", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "p0", ",", "SPReg", ",", "OffsetReg", ")", ";", "return", "AddrReg", ".", "getReg", "(", "0", ")", ";", "}", "</s>" ]
[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]
[ "Mips", "Mips", "ISD::ArgFlagsTy", "0", "32", "32", "Mips::SP", "0" ]
MipsCallLowering (2)
getStackAddress
Mips
CPU
LLVM
26,540
116
1
[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "unsigned", "Result", "=", "Match_Success", ";", "for", "(", "auto", "Variant", ":", "getMatchedVariants", "(", ")", ")", "{", "uint64_t", "EI", ";", "auto", "R", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "EI", ",", "MatchingInlineAsm", ",", "Variant", ")", ";", "if", "(", "(", "R", "==", "Match_Success", ")", "||", "(", "R", "==", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MnemonicFail", "&&", "Result", "!=", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", ")", "{", "Result", "=", "R", ";", "ErrorInfo", "=", "EI", ";", "}", "if", "(", "R", "==", "Match_Success", ")", "break", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "IDLoc", ",", "Operands", ")", ")", "{", "return", "true", ";", "}", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "\"instruction not supported on this GPU\"", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "AMDGPUMnemonicSpellCheck", "(", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "0", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "\"invalid instruction\"", "+", "Suggestion", ",", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "0", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "0ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "\"too few operands for instruction\"", ")", ";", "}", "ErrorLoc", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "\"invalid operand for instruction\"", ")", ";", "}", "case", "Match_PreferE32", ":", "return", "Error", "(", "IDLoc", ",", "\"internal error: instruction without _e64 suffix \"", "\"should be encoded as e32\"", ")", ";", "}", "llvm_unreachable", "(", "\"Implement any new match types added!\"", ")", ";", "}", "</s>" ]
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "AMDGPU", "AMDGPU", "0", "\"invalid instruction\"", "AMDGPU", "0", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"should be encoded as e32\"", "\"Implement any new match types added!\"" ]
AMDGPUAsmParser2
MatchAndEmitInstruction
AMDGPU
GPU
LLVM
26,541
368
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "R600" ]
SIFoldOperands18
getAnalysisUsage
R600
GPU
LLVM
26,542
33
1
[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]
[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]
[ "OR1K" ]
OR1KAsmParser
isReg
OR1K
CPU
LLVM
26,543
12
1
[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"MSP430 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "MSP430", "\"MSP430 DAG->DAG Pattern Instruction Selection\"" ]
MSP430ISelDAGToDAG22
getPassName
MSP430
MPU
LLVM
26,544
13
1
[]
[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "loop_lab", ",", "\"LPSRL\"", ",", "labelno", "++", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "loop_lab", ")", ";", "xops", "[", "0", "]", "=", "reg1", ";", "xops", "[", "1", "]", "=", "GEN_INT", "(", "-", "PROBE_INTERVAL", ")", ";", "output_asm_insn", "(", "\"addi %0,%0,%1\"", ",", "xops", ")", ";", "xops", "[", "1", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ";", "output_asm_insn", "(", "\"stw %1,0(%0)\"", ",", "xops", ")", ";", "xops", "[", "1", "]", "=", "reg2", ";", "if", "(", "TARGET_64BIT", ")", "output_asm_insn", "(", "\"cmpd 0,%0,%1\"", ",", "xops", ")", ";", "else", "output_asm_insn", "(", "\"cmpw 0,%0,%1\"", ",", "xops", ")", ";", "fputs", "(", "\"\\tbne 0,\"", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "loop_lab", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "return", "\"\"", ";", "}", "</s>" ]
[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]
[ "powerpcspe", "0", "32", "2", "\"LPSRL\"", "0", "1", "\"addi %0,%0,%1\"", "1", "0", "\"stw %1,0(%0)\"", "1", "\"cmpd 0,%0,%1\"", "\"cmpw 0,%0,%1\"", "\"\\tbne 0,\"", "\"\"" ]
powerpcspe
output_probe_stack_range
powerpcspe
CPU
GCC
26,545
142
1
[]
[ "<s>", "void", "NodeAllocator", "::", "startNewBlock", "(", ")", "{", "void", "*", "T", "=", "MemPool", ".", "Allocate", "(", "NodesPerBlock", "*", "NodeMemSize", ",", "NodeMemSize", ")", ";", "char", "*", "P", "=", "static_cast", "<", "char", "*", ">", "(", "T", ")", ";", "Blocks", ".", "push_back", "(", "P", ")", ";", "assert", "(", "(", "Blocks", ".", "size", "(", ")", "<", "(", "(", "size_t", ")", "1", "<<", "(", "8", "*", "sizeof", "(", "NodeId", ")", "-", "BitsPerIndex", ")", ")", ")", "&&", "\"Out of bits for block index\"", ")", ";", "ActiveEnd", "=", "P", ";", "}", "</s>" ]
[ "Set", "the", "current", "block", "to", "which", "generated", "machine", "instructions", "will", "be", "appended", "." ]
[ "Hexagon", "1", "8", "\"Out of bits for block index\"" ]
RDFGraph
startNewBlock
Hexagon
DSP
LLVM
26,546
78
1
[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "NumArgs", "=", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", "->", "getNumArguments", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "WebAssembly", "WebAssembly", "WebAssembly" ]
WebAssemblyAsmPrinter36
runOnMachineFunction
WebAssembly
Virtual ISA
LLVM
26,547
64
1
[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]
[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]
[ "FISC" ]
FISCSubtarget
getInstrItineraryData
FISC
CPU
LLVM
26,548
14
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AVR dynalloca stack pointer save/restore\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "AVR", "\"AVR dynalloca stack pointer save/restore\"" ]
AVRFrameLowering16
getPassName
AVR
MPU
LLVM
26,549
11
1
[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]
[ "GBZ80" ]
GBZ80TargetMachine
isMachineVerifierClean
GBZ80
MPU
LLVM
26,550
11
1
[]
[ "<s>", "void", "XCoreAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "!", "GV", "->", "hasInitializer", "(", ")", "||", "emitSpecialLLVMGlobal", "(", "GV", ")", ")", "return", ";", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "TM", ")", ")", ";", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "const", "Constant", "*", "C", "=", "GV", "->", "getInitializer", "(", ")", ";", "const", "Align", "Alignment", "(", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitCCTopData", "(", "GVSym", "->", "getName", "(", ")", ")", ";", "switch", "(", "GV", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "AppendingLinkage", ":", "report_fatal_error", "(", "\"AppendingLinkage is not supported by this target!\"", ")", ";", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "case", "GlobalValue", "::", "CommonLinkage", ":", "emitArrayBound", "(", "GVSym", ",", "GV", ")", ";", "OutStreamer", "->", "emitSymbolAttribute", "(", "GVSym", ",", "MCSA_Global", ")", ";", "if", "(", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "OutStreamer", "->", "emitSymbolAttribute", "(", "GVSym", ",", "MCSA_Weak", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "PrivateLinkage", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "\"Unknown linkage type!\"", ")", ";", "}", "emitAlignment", "(", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "4", ")", ")", ",", "GV", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "{", "report_fatal_error", "(", "\"TLS is not supported by this target!\"", ")", ";", "}", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "MAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{", "OutStreamer", "->", "emitSymbolAttribute", "(", "GVSym", ",", "MCSA_ELF_TypeObject", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "GVSym", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "OutStreamer", "->", "emitLabel", "(", "GVSym", ")", ";", "emitGlobalConstant", "(", "DL", ",", "C", ")", ";", "if", "(", "Size", "<", "4", ")", "OutStreamer", "->", "emitZeros", "(", "4", "-", "Size", ")", ";", "getTargetStreamer", "(", ")", ".", "emitCCBottomData", "(", "GVSym", "->", "getName", "(", ")", ")", ";", "}", "</s>" ]
[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]
[ "XCore", "XCore", "\"AppendingLinkage is not supported by this target!\"", "\"Unknown linkage type!\"", "4", "\"TLS is not supported by this target!\"", "4", "4" ]
XCoreAsmPrinter10
emitGlobalVariable
XCore
MPU
LLVM
26,551
341
1
[]
[ "<s>", "static", "void", "avr_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "avr_pgm_check_var_decl", "(", "node", ")", ";", "if", "(", "TREE_CODE", "(", "node", ")", "==", "VAR_DECL", "&&", "(", "TREE_STATIC", "(", "node", ")", "||", "DECL_EXTERNAL", "(", "node", ")", ")", "&&", "avr_progmem_p", "(", "node", ",", "*", "attributes", ")", ")", "{", "addr_space_t", "as", ";", "tree", "node0", "=", "node", ";", "do", "node0", "=", "TREE_TYPE", "(", "node0", ")", ";", "while", "(", "TREE_CODE", "(", "node0", ")", "==", "ARRAY_TYPE", ")", ";", "if", "(", "error_mark_node", "==", "node0", ")", "return", ";", "as", "=", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "node", ")", ")", ";", "if", "(", "!", "TYPE_READONLY", "(", "node0", ")", "&&", "!", "TREE_READONLY", "(", "node", ")", ")", "{", "const", "char", "*", "reason", "=", "\"__attribute__((progmem))\"", ";", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "reason", "=", "avr_addrspace", "[", "as", "]", ".", "name", ";", "if", "(", "avr_log", ".", "progmem", ")", "avr_edump", "(", "\"\\n%?: %t\\n%t\\n\"", ",", "node", ",", "node0", ")", ";", "error", "(", "\"variable %q+D must be const in order to be put into\"", "\" read-only section by means of %qs\"", ",", "node", ",", "reason", ")", ";", "}", "}", "}", "</s>" ]
[ "Add", "the", "section", "attribute", "if", "the", "variable", "is", "in", "progmem", "." ]
[ "avr", "\"__attribute__((progmem))\"", "\"\\n%?: %t\\n%t\\n\"", "\"variable %q+D must be const in order to be put into\"", "\" read-only section by means of %qs\"" ]
avr6
avr_insert_attributes
avr
MPU
GCC
26,552
158
1
[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "PerformShuffleCombine", "(", "N", ",", "DAG", ",", "*", "this", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "PerformBuildVectorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ",", "*", "this", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "X86ISD", "::", "CMOV", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "X86ISD", "::", "FXOR", ":", "case", "X86ISD", "::", "FOR", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "X86ISD", "::", "FAND", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "X86ISD", "::", "BT", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
[ "X86", "X86", "ISD::VECTOR_SHUFFLE", "ISD::BUILD_VECTOR", "ISD::SELECT", "X86ISD::CMOV", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT" ]
X86ISelLowering160
PerformDAGCombine
X86
CPU
LLVM
26,553
195
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "}", "</s>" ]
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "JVM" ]
JVMCopyElision
getAnalysisUsage
JVM
Virtual ISA
LLVM
26,554
33
1
[]
[ "<s>", "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Reset hazard recognizer\\n\"", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "0", ";", "UsesDotCur", "=", "nullptr", ";", "DotCurPNum", "=", "-", "1", ";", "UsesLoad", "=", "false", ";", "PrefVectorStoreNew", "=", "nullptr", ";", "RegDefs", ".", "clear", "(", ")", ";", "}", "</s>" ]
[ "Reset", "the", "unwind", "opcode", "assembler", "." ]
[ "Hexagon", "Hexagon", "\"Reset hazard recognizer\\n\"", "0", "1" ]
HexagonHazardRecognizer
Reset
Hexagon
DSP
LLVM
26,555
50
1
[]
[ "<s>", "static", "bool", "is_called_in_ARM_mode", "(", "tree", "func", ")", "{", "gcc_assert", "(", "TREE_CODE", "(", "func", ")", "==", "FUNCTION_DECL", ")", ";", "if", "(", "TARGET_CALLEE_INTERWORKING", "&&", "TREE_PUBLIC", "(", "func", ")", ")", "return", "true", ";", "return", "lookup_attribute", "(", "\"interfacearm\"", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", "!=", "NULL_TREE", ";", "return", "false", ";", "}", "</s>" ]
[ "Return", "non-zero", "if", "FUNC", "must", "be", "entered", "in", "ARM", "mode", "." ]
[ "arm", "\"interfacearm\"" ]
arm
is_called_in_ARM_mode
arm
CPU
GCC
26,556
47
1
[]
[ "<s>", "machine_mode", "pdp11_cc_mode", "(", "enum", "rtx_code", "op", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "ABS", ":", "case", "NEG", ":", "case", "REG", ":", "case", "MEM", ":", "return", "CCmode", ";", "default", ":", "return", "CCNZmode", ";", "}", "}", "else", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "XOR", ":", "case", "AND", ":", "case", "IOR", ":", "case", "MULT", ":", "case", "NOT", ":", "case", "REG", ":", "case", "MEM", ":", "return", "CCmode", ";", "default", ":", "return", "CCNZmode", ";", "}", "}", "}", "</s>" ]
[ "Select", "the", "CC", "mode", "to", "be", "used", "for", "the", "side", "effect", "compare", "with", "zero", ",", "given", "the", "compare", "operation", "code", "in", "op", "and", "the", "compare", "operands", "in", "x", "in", "and", "y", "." ]
[ "pdp11" ]
pdp11
pdp11_cc_mode
pdp11
MPU
GCC
26,557
99
1
[]
[ "<s>", "const", "uint16_t", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_PCS_SaveList", ";", "}", "</s>" ]
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "AArch64", "AArch64" ]
AArch64RegisterInfo20
getCalleeSavedRegs
AArch64
CPU
LLVM
26,558
18
1
[]
[ "<s>", "static", "bool", "cdx_shift_immed", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "(", "ival", "==", "1", "||", "ival", "==", "2", "||", "ival", "==", "3", "||", "ival", "==", "8", "||", "ival", "==", "12", "||", "ival", "==", "16", "||", "ival", "==", "24", "||", "ival", "==", "31", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Returns", "true", "if", "OP", "is", "within", "range", "of", "CDX", "slli.n/srli.n", "immediates", "." ]
[ "nios2", "1", "2", "3", "8", "12", "16", "24", "31" ]
nios2
cdx_shift_immed
nios2
MPU
GCC
26,559
64
1
[]
[ "<s>", "void", "ValueReplacer", "::", "schedule", "(", "Value", "*", "Old", ",", "Value", "*", "New", ")", "{", "WorkList", ".", "push_back", "(", "std", "::", "make_pair", "(", "Old", ",", "New", ")", ")", ";", "}", "</s>" ]
[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]
[ "TPC" ]
TPCTools
schedule
TPC
Virtual ISA
LLVM
26,560
29
1
[]
[ "<s>", "static", "int", "function_arg_slotno", "(", "const", "struct", "sparc_args", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ",", "bool", "incoming_p", ",", "int", "*", "pregno", ",", "int", "*", "ppadding", ")", "{", "int", "regbase", "=", "(", "incoming_p", "?", "SPARC_INCOMING_INT_ARG_FIRST", ":", "SPARC_OUTGOING_INT_ARG_FIRST", ")", ";", "int", "slotno", "=", "cum", "->", "words", ";", "enum", "mode_class", "mclass", ";", "int", "regno", ";", "*", "ppadding", "=", "0", ";", "if", "(", "type", "&&", "TREE_ADDRESSABLE", "(", "type", ")", ")", "return", "-", "1", ";", "if", "(", "TARGET_ARCH32", "&&", "mode", "==", "BLKmode", "&&", "type", "&&", "TYPE_ALIGN", "(", "type", ")", "%", "PARM_BOUNDARY", "!=", "0", ")", "return", "-", "1", ";", "if", "(", "TARGET_ARCH64", "&&", "(", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ">=", "128", "&&", "(", "slotno", "&", "1", ")", "!=", "0", ")", "slotno", "++", ",", "*", "ppadding", "=", "1", ";", "mclass", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "REAL_TYPE", ")", "{", "gcc_assert", "(", "mode", "==", "BLKmode", ")", ";", "}", "else", "{", "gcc_assert", "(", "mode", "!=", "BLKmode", ")", ";", "mclass", "=", "MODE_FLOAT", ";", "}", "}", "switch", "(", "mclass", ")", "{", "case", "MODE_FLOAT", ":", "case", "MODE_COMPLEX_FLOAT", ":", "case", "MODE_VECTOR_INT", ":", "if", "(", "TARGET_ARCH64", "&&", "TARGET_FPU", "&&", "named", ")", "{", "if", "(", "slotno", ">=", "SPARC_FP_ARG_MAX", ")", "return", "-", "1", ";", "regno", "=", "SPARC_FP_ARG_FIRST", "+", "slotno", "*", "2", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "4", ")", "regno", "++", ";", "break", ";", "}", "case", "MODE_INT", ":", "case", "MODE_COMPLEX_INT", ":", "if", "(", "slotno", ">=", "SPARC_INT_ARG_MAX", ")", "return", "-", "1", ";", "regno", "=", "regbase", "+", "slotno", ";", "break", ";", "case", "MODE_RANDOM", ":", "if", "(", "mode", "==", "VOIDmode", ")", "return", "-", "1", ";", "gcc_assert", "(", "mode", "==", "BLKmode", ")", ";", "if", "(", "TARGET_ARCH32", "||", "!", "type", "||", "(", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", ")", "{", "if", "(", "slotno", ">=", "SPARC_INT_ARG_MAX", ")", "return", "-", "1", ";", "regno", "=", "regbase", "+", "slotno", ";", "}", "else", "{", "int", "intregs_p", "=", "0", ",", "fpregs_p", "=", "0", ",", "packed_p", "=", "0", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "fpregs_p", "=", "1", ";", "else", "scan_record_type", "(", "type", ",", "&", "intregs_p", ",", "&", "fpregs_p", ",", "&", "packed_p", ")", ";", "if", "(", "packed_p", "||", "!", "named", ")", "fpregs_p", "=", "0", ",", "intregs_p", "=", "1", ";", "if", "(", "fpregs_p", "&&", "slotno", ">=", "SPARC_FP_ARG_MAX", ")", "return", "-", "1", ";", "if", "(", "!", "fpregs_p", "&&", "intregs_p", "&&", "slotno", ">=", "SPARC_INT_ARG_MAX", ")", "return", "-", "1", ";", "return", "slotno", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "*", "pregno", "=", "regno", ";", "return", "slotno", ";", "}", "</s>" ]
[ "Compute", "the", "slot", "number", "to", "pass", "an", "argument", "in", ".", "Return", "the", "slot", "number", "or", "-1", "if", "passing", "on", "the", "stack", ".", "CUM", "is", "a", "variable", "of", "type", "CUMULATIVE_ARGS", "which", "gives", "info", "about", "the", "preceding", "args", "and", "about", "the", "function", "being", "called", ".", "MODE", "is", "the", "argument", "'s", "machine", "mode", ".", "TYPE", "is", "the", "data", "type", "of", "the", "argument", "(", "as", "a", "tree", ")", ".", "This", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", "NAMED", "is", "nonzero", "if", "this", "argument", "is", "a", "named", "parameter", "(", "otherwise", "it", "is", "an", "extra", "parameter", "matching", "an", "ellipsis", ")", ".", "INCOMING_P", "is", "zero", "for", "FUNCTION_ARG", ",", "nonzero", "for", "FUNCTION_INCOMING_ARG", ".", "*", "PREGNO", "records", "the", "register", "number", "to", "use", "if", "scalar", "type", ".", "*", "PPADDING", "records", "the", "amount", "of", "padding", "needed", "in", "words", "." ]
[ "sparc", "0", "1", "0", "1", "128", "1", "0", "1", "1", "2", "4", "1", "1", "1", "0", "0", "0", "1", "0", "1", "1", "1" ]
sparc4
function_arg_slotno
sparc
CPU
GCC
26,561
436
1
[]
[ "<s>", "bool", "SIInstrInfo", "::", "modifiesModeRegister", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "const", "MCPhysReg", "*", "ImpDef", "=", "MI", ".", "getDesc", "(", ")", ".", "getImplicitDefs", "(", ")", ")", "{", "for", "(", ";", "ImpDef", "&&", "*", "ImpDef", ";", "++", "ImpDef", ")", "{", "if", "(", "*", "ImpDef", "==", "AMDGPU", "::", "MODE", ")", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "instruction", "modifies", "the", "mode", "register.q", "." ]
[ "AMDGPU", "SI", "AMDGPU::MODE" ]
SIInstrInfo11
modifiesModeRegister
AMDGPU
GPU
LLVM
26,562
59
1
[]
[ "<s>", "static", "bool", "rs6000_emit_move_si_sf_subreg", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "lra_in_progress", "&&", "(", "!", "SUBREG_P", "(", "dest", ")", "||", "!", "sf_subreg_operand", "(", "dest", ",", "mode", ")", ")", "&&", "SUBREG_P", "(", "source", ")", "&&", "sf_subreg_operand", "(", "source", ",", "mode", ")", ")", "{", "rtx", "inner_source", "=", "SUBREG_REG", "(", "source", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE", "(", "inner_source", ")", ";", "if", "(", "mode", "==", "SImode", "&&", "inner_mode", "==", "SFmode", ")", "{", "emit_insn", "(", "gen_movsi_from_sf", "(", "dest", ",", "inner_source", ")", ")", ";", "return", "true", ";", "}", "if", "(", "mode", "==", "SFmode", "&&", "inner_mode", "==", "SImode", ")", "{", "emit_insn", "(", "gen_movsf_from_si", "(", "dest", ",", "inner_source", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "Helper", "function", "to", "change", "moves", "with", ":", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", ")", ")", "and", "(", "SUBREG", ":", "SI", "(", "REG", ":", "SF", ")", ")", "into", "separate", "UNSPEC", "insns", ".", "In", "the", "PowerPC", "architecture", ",", "scalar", "SFmode", "values", "are", "stored", "as", "DFmode", "values", "in", "the", "VSX", "registers", ".", "We", "need", "to", "convert", "the", "bits", "before", "we", "can", "use", "a", "direct", "move", "or", "operate", "on", "the", "bits", "in", "the", "vector", "register", "as", "an", "integer", "type", ".", "Skip", "things", "like", "(", "set", "(", "SUBREG", ":", "SI", "(", "...", ")", "(", "SUBREG", ":", "SI", "(", "...", ")", ")", "." ]
[ "rs6000" ]
rs60006
rs6000_emit_move_si_sf_subreg
rs6000
CPU
GCC
26,563
127
1
[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]
[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]
[ "XCore" ]
XCoreSubtarget
getDataLayout
XCore
MPU
LLVM
26,564
13
1
[]
[ "<s>", "const", "TargetRegisterClass", "*", "MipsRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "MipsABIInfo", "ABI", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "getABI", "(", ")", ";", "MipsPtrClass", "PtrClassKind", "=", "static_cast", "<", "MipsPtrClass", ">", "(", "Kind", ")", ";", "switch", "(", "PtrClassKind", ")", "{", "case", "MipsPtrClass", "::", "Default", ":", "return", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "case", "MipsPtrClass", "::", "GPR16MM", ":", "return", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPRMM16_64RegClass", ":", "&", "Mips", "::", "GPRMM16RegClass", ";", "case", "MipsPtrClass", "::", "StackPointer", ":", "return", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "SP64RegClass", ":", "&", "Mips", "::", "SP32RegClass", ";", "case", "MipsPtrClass", "::", "GlobalPointer", ":", "return", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GP64RegClass", ":", "&", "Mips", "::", "GP32RegClass", ";", "}", "llvm_unreachable", "(", "\"Unknown pointer kind\"", ")", ";", "}", "</s>" ]
[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "MipsPtrClass::Default", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "MipsPtrClass::GPR16MM", "Mips::GPRMM16_64RegClass", "Mips::GPRMM16RegClass", "MipsPtrClass::StackPointer", "Mips::SP64RegClass", "Mips::SP32RegClass", "MipsPtrClass::GlobalPointer", "Mips::GP64RegClass", "Mips::GP32RegClass", "\"Unknown pointer kind\"" ]
MipsRegisterInfo16
getPointerRegClass
Mips
CPU
LLVM
26,565
144
1
[]
[ "<s>", "int", "neon_immediate_valid_for_move", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "rtx", "*", "modconst", ",", "int", "*", "elementwidth", ")", "{", "rtx", "tmpconst", ";", "int", "tmpwidth", ";", "int", "retval", "=", "neon_valid_immediate", "(", "op", ",", "mode", ",", "0", ",", "&", "tmpconst", ",", "&", "tmpwidth", ")", ";", "if", "(", "retval", "==", "-", "1", ")", "return", "0", ";", "if", "(", "modconst", ")", "*", "modconst", "=", "tmpconst", ";", "if", "(", "elementwidth", ")", "*", "elementwidth", "=", "tmpwidth", ";", "return", "1", ";", "}", "</s>" ]
[ "Return", "TRUE", "if", "rtx", "X", "is", "legal", "for", "use", "as", "either", "a", "Neon", "VMOV", "(", "or", ",", "implicitly", ",", "VMVN", ")", "immediate", ".", "Write", "back", "width", "per", "element", "to", "*", "ELEMENTWIDTH", "(", "or", "zero", "for", "float", "elements", ")", ",", "and", "a", "modified", "constant", "(", "whatever", "should", "be", "output", "for", "a", "VMOV", ")", "in", "*", "MODCONST", "." ]
[ "arm", "0", "1", "0", "1" ]
arm4
neon_immediate_valid_for_move
arm
CPU
GCC
26,566
74
1
[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalBroadcastLoad", "(", "Type", "*", "ElementTy", ",", "ElementCount", "NumElements", ")", "const", "{", "return", "ST", "->", "hasSSE3", "(", ")", "&&", "!", "NumElements", ".", "isScalable", "(", ")", "&&", "NumElements", ".", "getFixedValue", "(", ")", "==", "2", "&&", "ElementTy", "==", "Type", "::", "getDoubleTy", "(", "ElementTy", "->", "getContext", "(", ")", ")", ";", "}", "</s>" ]
[ "\\Returns", "true", "if", "the", "target", "supports", "broadcasting", "a", "load", "to", "a", "vector", "of", "type", "<", "NumElements", "x", "ElementTy", ">", "." ]
[ "X86", "X86", "2" ]
X86TargetTransformInfo55
isLegalBroadcastLoad
X86
CPU
LLVM
26,567
50
1
[]
[ "<s>", "bool", "AlphaAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "return", "true", ";", "O", "<<", "\"0(\"", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "\")\"", ";", "return", "false", ";", "}", "</s>" ]
[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]
[ "Alpha", "Alpha", "0", "\"0(\"", "\")\"" ]
AlphaAsmPrinter
PrintAsmMemoryOperand
Alpha
MPU
LLVM
26,568
59
1
[]
[ "<s>", "static", "unsigned", "estimateStackSize", "(", "MachineFunction", "&", "MF", ",", "MachineFrameInfo", "*", "MFI", ")", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "Offset", "=", "0", ";", "for", "(", "int", "i", "=", "FFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "!=", "0", ";", "++", "i", ")", "{", "int", "FixedOff", "=", "-", "FFI", "->", "getObjectOffset", "(", "i", ")", ";", "if", "(", "FixedOff", ">", "Offset", ")", "Offset", "=", "FixedOff", ";", "}", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "FFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "FFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "Offset", "+=", "FFI", "->", "getObjectSize", "(", "i", ")", ";", "unsigned", "Align", "=", "FFI", "->", "getObjectAlignment", "(", "i", ")", ";", "Offset", "=", "(", "Offset", "+", "Align", "-", "1", ")", "/", "Align", "*", "Align", ";", "}", "return", "(", "unsigned", ")", "Offset", ";", "}", "</s>" ]
[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]
[ "ARM", "0", "0", "0", "1" ]
ARMBaseRegisterInfo20
estimateStackSize
ARM
CPU
LLVM
26,569
145
1
[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "1", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoopDataPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ",", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";", "}", "}", "</s>" ]
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "AArch64", "AArch64", "1" ]
AArch64TargetMachine16
addIRPasses
AArch64
CPU
LLVM
26,570
146
1
[]
[ "<s>", "void", "AArch64TargetStreamer", "::", "emitNoteSection", "(", "unsigned", "Flags", ")", "{", "if", "(", "Flags", "==", "0", ")", "return", ";", "MCStreamer", "&", "OutStreamer", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Context", "=", "OutStreamer", ".", "getContext", "(", ")", ";", "MCSectionELF", "*", "Nt", "=", "Context", ".", "getELFSection", "(", "\".note.gnu.property\"", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "if", "(", "Nt", "->", "isRegistered", "(", ")", ")", "{", "SMLoc", "Loc", ";", "Context", ".", "reportWarning", "(", "Loc", ",", "\"The .note.gnu.property is not emitted because it is already present.\"", ")", ";", "return", ";", "}", "MCSection", "*", "Cur", "=", "OutStreamer", ".", "getCurrentSectionOnly", "(", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Nt", ")", ";", "OutStreamer", ".", "emitValueToAlignment", "(", "Align", "(", "8", ")", ".", "value", "(", ")", ")", ";", "OutStreamer", ".", "emitIntValue", "(", "4", ",", "4", ")", ";", "OutStreamer", ".", "emitIntValue", "(", "4", "*", "4", ",", "4", ")", ";", "OutStreamer", ".", "emitIntValue", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ",", "4", ")", ";", "OutStreamer", ".", "emitBytes", "(", "StringRef", "(", "\"GNU\"", ",", "4", ")", ")", ";", "OutStreamer", ".", "emitIntValue", "(", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_AND", ",", "4", ")", ";", "OutStreamer", ".", "emitIntValue", "(", "4", ",", "4", ")", ";", "OutStreamer", ".", "emitIntValue", "(", "Flags", ",", "4", ")", ";", "OutStreamer", ".", "emitIntValue", "(", "0", ",", "4", ")", ";", "OutStreamer", ".", "endSection", "(", "Nt", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Cur", ")", ";", "}", "</s>" ]
[ "Callback", "used", "to", "implement", "the", ".note.gnu.property", "section", "." ]
[ "AArch64", "AArch64", "0", "\".note.gnu.property\"", "\"The .note.gnu.property is not emitted because it is already present.\"", "8", "4", "4", "4", "4", "4", "4", "\"GNU\"", "4", "4", "4", "4", "4", "0", "4" ]
AArch64TargetStreamer13
emitNoteSection
AArch64
CPU
LLVM
26,571
205
1
[]
[ "<s>", "void", "SNESMCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MachineOperand", "const", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", ".", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "\"unknown operand type\"", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "continue", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "}", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}", "}", "</s>" ]
[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]
[ "SNES", "SNES", "\"unknown operand type\"" ]
SNESMCInstLower
lowerInstruction
SNES
DSP
LLVM
26,572
292
1
[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ")", ";", "}", "</s>" ]
[ "Add", "a", "new", "MCExpr", "operand", "." ]
[ "ARM64", "0" ]
ARM64AsmParser
addExpr
ARM64
CPU
LLVM
26,573
77
1
[]
[ "<s>", "static", "void", "push_regs", "(", "HARD_REG_SET", "*", "mask", ",", "int", "interrupt_handler", ")", "{", "int", "i", "=", "interrupt_handler", "?", "LAST_BANKED_REG", "+", "1", ":", "0", ";", "int", "skip_fpscr", "=", "0", ";", "for", "(", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "i", "==", "FIRST_FP_REG", "&&", "interrupt_handler", "&&", "TARGET_FMOVD", "&&", "hard_reg_set_intersect_p", "(", "*", "mask", ",", "reg_class_contents", "[", "DF_REGS", "]", ")", ")", "{", "HARD_REG_SET", "unsaved", ";", "push", "(", "FPSCR_REG", ")", ";", "COMPL_HARD_REG_SET", "(", "unsaved", ",", "*", "mask", ")", ";", "fpscr_set_from_mem", "(", "NORMAL_MODE", "(", "FP_MODE", ")", ",", "unsaved", ")", ";", "skip_fpscr", "=", "1", ";", "}", "if", "(", "i", "!=", "PR_REG", "&&", "(", "i", "!=", "FPSCR_REG", "||", "!", "skip_fpscr", ")", "&&", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "i", ")", ")", "{", "if", "(", "!", "(", "sh_cfun_resbank_handler_p", "(", ")", "&&", "(", "(", "i", ">=", "FIRST_GENERAL_REG", "&&", "i", "<", "LAST_GENERAL_REG", ")", "||", "i", "==", "MACH_REG", "||", "i", "==", "MACL_REG", "||", "i", "==", "GBR_REG", ")", ")", ")", "push", "(", "i", ")", ";", "}", "}", "if", "(", "interrupt_handler", ")", "{", "bool", "use_movml", "=", "false", ";", "if", "(", "TARGET_SH2A", ")", "{", "unsigned", "int", "count", "=", "0", ";", "for", "(", "i", "=", "FIRST_BANKED_REG", ";", "i", "<=", "LAST_BANKED_REG", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "i", ")", ")", "count", "++", ";", "else", "break", ";", "if", "(", "count", "==", "LAST_BANKED_REG", "-", "FIRST_BANKED_REG", "+", "1", ")", "use_movml", "=", "true", ";", "}", "if", "(", "sh_cfun_resbank_handler_p", "(", ")", ")", ";", "else", "if", "(", "use_movml", ")", "{", "rtx", "x", ",", "mem", ",", "reg", ",", "set", ";", "rtx", "sp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "x", "=", "gen_movml_push_banked", "(", "sp_reg", ")", ";", "x", "=", "frame_insn", "(", "x", ")", ";", "for", "(", "i", "=", "FIRST_BANKED_REG", ";", "i", "<=", "LAST_BANKED_REG", ";", "i", "++", ")", "{", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp_reg", ",", "i", "*", "4", ")", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "set", "=", "gen_rtx_SET", "(", "sp_reg", ",", "plus_constant", "(", "Pmode", ",", "sp_reg", ",", "-", "32", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_ADJUST_CFA", ",", "set", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "else", "for", "(", "i", "=", "FIRST_BANKED_REG", ";", "i", "<=", "LAST_BANKED_REG", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "i", ")", ")", "push", "(", "i", ")", ";", "}", "if", "(", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "PR_REG", ")", "&&", "!", "sh_cfun_resbank_handler_p", "(", ")", ")", "push", "(", "PR_REG", ")", ";", "}", "</s>" ]
[ "Generate", "code", "to", "push", "the", "regs", "specified", "in", "the", "mask", ".", "remember", "that", "the", "mask", "is", "of", "the", "internal", "shape", "of", "the", "regs", ",", "not", "the", "external", "shape", "-", "so", "go", "through", "the", "renumber", "vector" ]
[ "sh", "1", "0", "0", "1", "0", "1", "4", "32" ]
sh5
push_regs
sh
CPU
GCC
26,574
415
1
[]
[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "auto", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ";", "SMLoc", "Loc", "=", "DirectiveID", ".", "getLoc", "(", ")", ";", "if", "(", "IDVal", "==", "\".arch\"", ")", "parseDirectiveArch", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "\".cpu\"", ")", "parseDirectiveCPU", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "\".tlsdesccall\"", ")", "parseDirectiveTLSDescCall", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "\".ltorg\"", "||", "IDVal", "==", "\".pool\"", ")", "parseDirectiveLtorg", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "\".unreq\"", ")", "parseDirectiveUnreq", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "\".inst\"", ")", "parseDirectiveInst", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "\".cfi_negate_ra_state\"", ")", "parseDirectiveCFINegateRAState", "(", ")", ";", "else", "if", "(", "IDVal", "==", "\".cfi_b_key_frame\"", ")", "parseDirectiveCFIBKeyFrame", "(", ")", ";", "else", "if", "(", "IDVal", "==", "\".arch_extension\"", ")", "parseDirectiveArchExtension", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "\".variant_pcs\"", ")", "parseDirectiveVariantPCS", "(", "Loc", ")", ";", "else", "if", "(", "IsMachO", ")", "{", "if", "(", "IDVal", "==", "MCLOHDirectiveName", "(", ")", ")", "parseDirectiveLOH", "(", "IDVal", ",", "Loc", ")", ";", "else", "return", "true", ";", "}", "else", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"", "\".cfi_negate_ra_state\"", "\".cfi_b_key_frame\"", "\".arch_extension\"", "\".variant_pcs\"" ]
AArch64AsmParser104
ParseDirective
AArch64
CPU
LLVM
26,575
213
1
[]
[ "<s>", "void", "X86TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "X86", "::", "GR64RegClass", ";", "else", "llvm_unreachable", "(", "\"Unexpected register class in CSRsViaCopy!\"", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "\"Function should be nounwind in insertCopiesSplitCSR!\"", ")", ";", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";", "}", "}", "</s>" ]
[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]
[ "X86", "X86", "X86", "X86::GR64RegClass", "X86::GR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]
X86ISelLowering (3)
insertCopiesSplitCSR
X86
CPU
LLVM
26,576
251
1
[]
[ "<s>", "static", "bool", "rs6000_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_PAIRED_FLOAT", "&&", "PAIRED_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", "&&", "!", "FLOAT128_IEEE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "return", "false", ";", "}", "</s>" ]
[ "Target", "hook", "for", "vector_mode_supported_p", "." ]
[ "rs6000" ]
rs60005
rs6000_vector_mode_supported_p
rs6000
CPU
GCC
26,577
54
1
[]
[ "<s>", "static", "unsigned", "int", "split_stack_prologue_scratch_regno", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "R11_REG", ";", "else", "{", "bool", "is_fastcall", ",", "is_thiscall", ";", "int", "regparm", ";", "is_fastcall", "=", "(", "lookup_attribute", "(", "\"fastcall\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "cfun", "->", "decl", ")", ")", ")", "!=", "NULL", ")", ";", "is_thiscall", "=", "(", "lookup_attribute", "(", "\"thiscall\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "cfun", "->", "decl", ")", ")", ")", "!=", "NULL", ")", ";", "regparm", "=", "ix86_function_regparm", "(", "TREE_TYPE", "(", "cfun", "->", "decl", ")", ",", "cfun", "->", "decl", ")", ";", "if", "(", "is_fastcall", ")", "{", "if", "(", "DECL_STATIC_CHAIN", "(", "cfun", "->", "decl", ")", ")", "{", "sorry", "(", "\"%<-fsplit-stack%> does not support fastcall with \"", "\"nested function\"", ")", ";", "return", "INVALID_REGNUM", ";", "}", "return", "AX_REG", ";", "}", "else", "if", "(", "is_thiscall", ")", "{", "if", "(", "!", "DECL_STATIC_CHAIN", "(", "cfun", "->", "decl", ")", ")", "return", "DX_REG", ";", "return", "AX_REG", ";", "}", "else", "if", "(", "regparm", "<", "3", ")", "{", "if", "(", "!", "DECL_STATIC_CHAIN", "(", "cfun", "->", "decl", ")", ")", "return", "CX_REG", ";", "else", "{", "if", "(", "regparm", ">=", "2", ")", "{", "sorry", "(", "\"%<-fsplit-stack%> does not support 2 register \"", "\"parameters for a nested function\"", ")", ";", "return", "INVALID_REGNUM", ";", "}", "return", "DX_REG", ";", "}", "}", "else", "{", "sorry", "(", "\"%<-fsplit-stack%> does not support 3 register parameters\"", ")", ";", "return", "INVALID_REGNUM", ";", "}", "}", "}", "</s>" ]
[ "Return", "a", "scratch", "register", "to", "use", "in", "the", "split", "stack", "prologue", ".", "The", "split", "stack", "prologue", "is", "used", "for", "-fsplit-stack", ".", "It", "is", "the", "first", "instructions", "in", "the", "function", ",", "even", "before", "the", "regular", "prologue", ".", "The", "scratch", "register", "can", "be", "any", "caller-saved", "register", "which", "is", "not", "used", "for", "parameters", "or", "for", "the", "static", "chain", "." ]
[ "i386", "\"fastcall\"", "\"thiscall\"", "\"%<-fsplit-stack%> does not support fastcall with \"", "\"nested function\"", "3", "2", "\"%<-fsplit-stack%> does not support 2 register \"", "\"parameters for a nested function\"", "\"%<-fsplit-stack%> does not support 3 register parameters\"" ]
i386
split_stack_prologue_scratch_regno
i386
CPU
GCC
26,578
193
1
[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "isLittle", "(", "LittleEndian", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]
[ "Create", "an", "AArch64", "architecture", "model", "." ]
[ "AArch64", "AArch64", "AArch64" ]
AArch64TargetMachine45
AArch64TargetMachine
AArch64
CPU
LLVM
26,579
91
1
[]
[ "<s>", "bool", "isMultiStoresCheaperThanBitsMerge", "(", "EVT", "LTy", ",", "EVT", "HTy", ")", "const", "override", "{", "if", "(", "(", "LTy", ".", "isFloatingPoint", "(", ")", "&&", "HTy", ".", "isInteger", "(", ")", ")", "||", "(", "LTy", ".", "isInteger", "(", ")", "&&", "HTy", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "it", "is", "cheaper", "to", "split", "the", "store", "of", "a", "merged", "int", "val", "from", "a", "pair", "of", "smaller", "values", "into", "multiple", "stores", "." ]
[ "X86" ]
X86ISelLowering
isMultiStoresCheaperThanBitsMerge
X86
CPU
LLVM
26,580
49
1
[]
[ "<s>", "void", "AArch64TargetStreamer", "::", "finish", "(", ")", "{", "ConstantPools", "->", "emitAll", "(", "Streamer", ")", ";", "}", "</s>" ]
[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]
[ "AArch64", "AArch64" ]
AArch64TargetStreamer
finish
AArch64
CPU
LLVM
26,581
15
1
[]
[ "<s>", "SDNode", "*", "TriCoreDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "DEBUG", "(", "errs", "(", ")", ".", "changeColor", "(", "raw_ostream", "::", "GREEN", ")", "<<", "\"Selecting: \"", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "Constant", ":", "return", "SelectConstant", "(", "N", ")", ";", "case", "ISD", "::", "FrameIndex", ":", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "if", "(", "N", "->", "hasOneUse", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "TriCore", "::", "ADDrc", ",", "MVT", "::", "i32", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "}", "return", "CurDAG", "->", "getMachineNode", "(", "TriCore", "::", "ADDrc", ",", "dl", ",", "MVT", "::", "i32", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "ptyType", "=", "false", ";", "ptyType", "=", "(", "N", "->", "getOperand", "(", "1", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "iPTR", ")", "?", "true", ":", "false", ";", "break", ";", "}", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "N", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"=> \"", ")", ";", "if", "(", "ResNode", "==", "nullptr", "||", "ResNode", "==", "N", ")", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "else", "DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "return", "ResNode", ";", "}", "</s>" ]
[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
[ "TriCore", "TriCore", "\"Selecting: \"", "\"\\n\"", "ISD::Constant", "ISD::FrameIndex", "MVT::i32", "TriCore::ADDrc", "MVT::i32", "0", "MVT::i32", "TriCore::ADDrc", "MVT::i32", "0", "MVT::i32", "ISD::STORE", "1", "MVT::iPTR", "\"=> \"", "\"\\n\"" ]
TriCoreISelDAGToDAG (2)
Select
TriCore
MPU
LLVM
26,582
279
1
[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "ARM", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]
[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
[ "ARM", "ARM::NumTargetFixupKinds" ]
ARMAsmBackend (2)
getNumFixupKinds
ARM
CPU
LLVM
26,583
12
1
[]
[ "<s>", "int", "AlphaRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"What is the dwarf register number\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]
[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]
[ "Alpha", "Alpha", "\"What is the dwarf register number\"", "1" ]
AlphaRegisterInfo
getDwarfRegNum
Alpha
MPU
LLVM
26,584
23
1
[]
[ "<s>", "const", "SICInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "SIC", "SIC" ]
SICSubtarget
getInstrInfo
SIC
CPU
LLVM
26,585
17
1
[]
[ "<s>", "bool", "LanaiAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "case", "'H'", ":", "{", "if", "(", "OpNo", "==", "0", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNo", "-", "1", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "2", ")", "return", "true", ";", "unsigned", "RegOp", "=", "OpNo", "+", "1", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "LanaiInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "default", ":", "return", "true", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]
[ "Lanai", "Lanai", "0", "1", "0", "0", "1", "2", "1", "Lanai" ]
LanaiAsmPrinter
PrintAsmOperand
Lanai
CPU
LLVM
26,586
207
1
[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "CALL", "&&", "!", "Subtarget", "->", "callRegIndirect", "(", ")", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "TC_RETURN", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "CALL", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "0", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "1", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "0", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_ROUND", "&&", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "0", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "0", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "X86TargetLowering", "*", "X86Lowering", "=", "static_cast", "<", "const", "X86TargetLowering", "*", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "1", ")", ")", "continue", ";", "}", "MVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_ROUND", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "0", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "0", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "false", ",", "0", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "0", ")", ",", "Result", ")", ";", "++", "I", ";", "CurDAG", "->", "DeleteNode", "(", "N", ")", ";", "}", "}", "</s>" ]
[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]
[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]
X86ISelDAGToDAG110
PreprocessISelDAG
X86
CPU
LLVM
26,587
473
1
[]
[ "<s>", "void", "ix86_expand_vector_init", "(", "bool", "mmx_ok", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "n_var", "=", "0", ",", "one_var", "=", "-", "1", ";", "bool", "all_same", "=", "true", ",", "all_const_zero", "=", "true", ";", "int", "i", ";", "rtx", "x", ";", "for", "(", "i", "=", "0", ";", "i", "<", "n_elts", ";", "++", "i", ")", "{", "x", "=", "XVECEXP", "(", "vals", ",", "0", ",", "i", ")", ";", "if", "(", "!", "(", "CONST_INT_P", "(", "x", ")", "||", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "||", "GET_CODE", "(", "x", ")", "==", "CONST_FIXED", ")", ")", "n_var", "++", ",", "one_var", "=", "i", ";", "else", "if", "(", "x", "!=", "CONST0_RTX", "(", "inner_mode", ")", ")", "all_const_zero", "=", "false", ";", "if", "(", "i", ">", "0", "&&", "!", "rtx_equal_p", "(", "x", ",", "XVECEXP", "(", "vals", ",", "0", ",", "0", ")", ")", ")", "all_same", "=", "false", ";", "}", "if", "(", "n_var", "==", "0", ")", "{", "emit_move_insn", "(", "target", ",", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "0", ")", ")", ")", ";", "return", ";", "}", "if", "(", "all_same", "&&", "ix86_expand_vector_init_duplicate", "(", "mmx_ok", ",", "mode", ",", "target", ",", "XVECEXP", "(", "vals", ",", "0", ",", "0", ")", ")", ")", "return", ";", "if", "(", "n_var", "==", "1", ")", "{", "if", "(", "all_const_zero", "&&", "ix86_expand_vector_init_one_nonzero", "(", "mmx_ok", ",", "mode", ",", "target", ",", "XVECEXP", "(", "vals", ",", "0", ",", "one_var", ")", ",", "one_var", ")", ")", "return", ";", "if", "(", "ix86_expand_vector_init_one_var", "(", "mmx_ok", ",", "mode", ",", "target", ",", "vals", ",", "one_var", ")", ")", "return", ";", "}", "ix86_expand_vector_init_general", "(", "mmx_ok", ",", "mode", ",", "target", ",", "vals", ")", ";", "}", "</s>" ]
[ "Initialize", "vector", "TARGET", "via", "VALS", ".", "Suppress", "the", "use", "of", "MMX", "instructions", "unless", "MMX_OK", "is", "true", "." ]
[ "i386", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]
i3864
ix86_expand_vector_init
i386
CPU
GCC
26,588
272
1
[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\nRemoving branches out of BB#\"", "<<", "MBB", ".", "getNumber", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "unsigned", "Count", "=", "0", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "Count", ";", "if", "(", "Count", "&&", "(", "I", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jump", ")", ")", "llvm_unreachable", "(", "\"Malformed basic block: unconditional branch not last\"", ")", ";", "MBB", ".", "erase", "(", "&", "MBB", ".", "back", "(", ")", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}", "return", "Count", ";", "}", "</s>" ]
[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]
[ "Hexagon", "Hexagon", "\"code size not handled\"", "\"\\nRemoving branches out of BB#\"", "0", "Hexagon::J2_jump", "\"Malformed basic block: unconditional branch not last\"" ]
HexagonInstrInfo10
removeBranch
Hexagon
DSP
LLVM
26,589
139
1
[]
[ "<s>", "void", "AArch64AsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "EmitHwasanMemaccessSymbols", "(", "M", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "emitStackMaps", "(", "SM", ")", ";", "}", "</s>" ]
[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]
[ "AArch64", "AArch64" ]
AArch64AsmPrinter14
emitEndOfAsmFile
AArch64
CPU
LLVM
26,590
49
1
[]
[ "<s>", "void", "AMDGPUTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "MaxCount", "=", "UINT_MAX", ";", "UP", ".", "Partial", "=", "true", ";", "const", "unsigned", "MaxAlloca", "=", "(", "256", "-", "16", ")", "*", "4", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", "||", "GEP", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "continue", ";", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "Alloca", "&&", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "{", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "0", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "Inst", "||", "L", "->", "isLoopInvariant", "(", "Op", ")", ")", "continue", ";", "if", "(", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "Inst", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "Inst", ")", ";", "}", ")", ")", "continue", ";", "HasLoopDef", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HasLoopDef", ")", "continue", ";", "UP", ".", "Threshold", "=", "UnrollThresholdPrivate", ";", "return", ";", "}", "}", "}", "}", "</s>" ]
[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]
[ "AMDGPU", "AMDGPU", "300", "256", "16", "4", "AMDGPU", "0" ]
AMDGPUTargetTransformInfo35
getUnrollingPreferences
AMDGPU
GPU
LLVM
26,591
298
1
[]
[ "<s>", "static", "void", "rs6000_elf_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "default_unique_section_1", "(", "decl", ",", "reloc", ",", "flag_pic", "||", "DEFAULT_ABI", "==", "ABI_AIX", ")", ";", "}", "</s>" ]
[ "A", "C", "statement", "to", "build", "up", "a", "unique", "section", "name", ",", "expressed", "as", "a", "STRING_CST", "node", ",", "and", "assign", "it", "to", "DECL_SECTION_NAME", "(", "decl", ")", ".", "RELOC", "indicates", "whether", "the", "initial", "value", "of", "EXP", "requires", "link-time", "relocations", ".", "If", "you", "do", "not", "define", "this", "macro", ",", "GCC", "will", "use", "the", "symbol", "name", "prefixed", "by", "`", ".", "'", "as", "the", "section", "name", ".", "Note", "-", "this", "macro", "can", "now", "be", "called", "for", "uninitialized", "data", "items", "as", "well", "as", "initialized", "data", "and", "functions", "." ]
[ "rs6000" ]
rs60003
rs6000_elf_unique_section
rs6000
CPU
GCC
26,592
25
1
[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]
[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
[ "R600", "\"Not implemented\"" ]
AMDGPUAsmBackend1
relaxInstruction
R600
GPU
LLVM
26,593
22
1
[]
[ "<s>", "unsigned", "PatmosInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Patmos", "::", "SWC", "||", "MI", "->", "getOpcode", "(", ")", "==", "Patmos", "::", "SHC", "||", "MI", "->", "getOpcode", "(", ")", "==", "Patmos", "::", "SBC", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "4", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
[ "Patmos", "Patmos", "Patmos::SWC", "Patmos::SHC", "Patmos::SBC", "2", "3", "3", "0", "2", "4", "0" ]
PatmosInstrInfo
isStoreToStackSlot
Patmos
VLIW
LLVM
26,594
118
1
[]
[ "<s>", "rtx", "xtensa_copy_incoming_a7", "(", "rtx", "opnd", ")", "{", "rtx", "entry_insns", "=", "0", ";", "rtx", "reg", ",", "tmp", ";", "machine_mode", "mode", ";", "if", "(", "!", "cfun", "->", "machine", "->", "need_a7_copy", ")", "return", "opnd", ";", "gcc_assert", "(", "!", "cfun", "->", "machine", "->", "set_frame_ptr_insn", ")", ";", "mode", "=", "GET_MODE", "(", "opnd", ")", ";", "reg", "=", "opnd", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "{", "gcc_assert", "(", "SUBREG_BYTE", "(", "reg", ")", "==", "0", ")", ";", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "}", "if", "(", "GET_CODE", "(", "reg", ")", "!=", "REG", "||", "REGNO", "(", "reg", ")", ">", "A7_REG", "||", "REGNO", "(", "reg", ")", "+", "hard_regno_nregs", "(", "A7_REG", ",", "mode", ")", "<=", "A7_REG", ")", "return", "opnd", ";", "gcc_assert", "(", "REGNO", "(", "reg", ")", "+", "hard_regno_nregs", "(", "A7_REG", ",", "mode", ")", "-", "1", "==", "A7_REG", ")", ";", "cfun", "->", "machine", "->", "need_a7_copy", "=", "false", ";", "start_sequence", "(", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "case", "E_DImode", ":", "emit_insn", "(", "gen_movsi_internal", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "tmp", ",", "4", ")", ",", "gen_raw_REG", "(", "SImode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "E_SFmode", ":", "emit_insn", "(", "gen_movsf_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "E_SImode", ":", "emit_insn", "(", "gen_movsi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "E_HImode", ":", "emit_insn", "(", "gen_movhi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "E_QImode", ":", "emit_insn", "(", "gen_movqi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "cfun", "->", "machine", "->", "set_frame_ptr_insn", "=", "emit_insn", "(", "gen_set_frame_ptr", "(", ")", ")", ";", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "emit_insn", "(", "gen_movsi_internal", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "tmp", ",", "0", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "A7_REG", "-", "1", ")", ")", ")", ";", "entry_insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "vararg_a7", ")", "{", "cfun", "->", "machine", "->", "vararg_a7_copy", "=", "entry_insns", ";", "}", "else", "{", "push_topmost_sequence", "(", ")", ";", "emit_insn_after", "(", "entry_insns", ",", "get_insns", "(", ")", ")", ";", "pop_topmost_sequence", "(", ")", ";", "}", "return", "tmp", ";", "}", "</s>" ]
[ "Check", "if", "an", "incoming", "argument", "in", "a7", "is", "expected", "to", "be", "used", "soon", "and", "if", "OPND", "is", "a", "register", "or", "register", "pair", "that", "includes", "a7", ".", "If", "so", ",", "create", "a", "new", "pseudo", "and", "copy", "a7", "into", "that", "pseudo", "at", "the", "very", "beginning", "of", "the", "function", ",", "followed", "by", "the", "special", "``", "set_frame_ptr", "''", "unspec_volatile", "insn", ".", "The", "return", "value", "is", "either", "the", "original", "operand", ",", "if", "it", "is", "not", "a7", ",", "or", "the", "new", "pseudo", "containing", "a", "copy", "of", "the", "incoming", "argument", ".", "This", "is", "necessary", "because", "the", "register", "allocator", "will", "ignore", "conflicts", "with", "a7", "and", "may", "either", "assign", "some", "other", "pseudo", "to", "a7", "or", "use", "a7", "as", "the", "hard_frame_pointer", ",", "clobbering", "the", "incoming", "argument", "in", "a7", ".", "By", "copying", "the", "argument", "out", "of", "a7", "as", "the", "very", "first", "thing", ",", "and", "then", "immediately", "following", "that", "with", "an", "unspec_volatile", "to", "keep", "the", "scheduler", "away", ",", "we", "should", "avoid", "any", "problems", ".", "Putting", "the", "set_frame_ptr", "insn", "at", "the", "beginning", ",", "with", "only", "the", "a7", "copy", "before", "it", ",", "also", "makes", "it", "easier", "for", "the", "prologue", "expander", "to", "initialize", "the", "frame", "pointer", "after", "the", "a7", "copy", "and", "to", "fix", "up", "the", "a7", "copy", "to", "use", "the", "stack", "pointer", "instead", "of", "the", "frame", "pointer", "." ]
[ "xtensa", "0", "0", "1", "4", "0", "1" ]
xtensa
xtensa_copy_incoming_a7
xtensa
MPU
GCC
26,595
373
1
[]
[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]
[ "Hexagon" ]
HexagonRegisterInfo
trackLivenessAfterRegAlloc
Hexagon
DSP
LLVM
26,596
15
1
[]
[ "<s>", "static", "const", "char", "*", "get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "get_some_local_dynamic_name_1", ",", "0", ")", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]
[ "Locate", "some", "local-dynamic", "symbol", "still", "in", "use", "by", "this", "function", "so", "that", "we", "can", "print", "its", "name", "in", "local-dynamic", "base", "patterns", "." ]
[ "sparc", "0" ]
sparc3
get_some_local_dynamic_name
sparc
CPU
GCC
26,597
76
1
[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "Options", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "ARMProcClass", "(", "None", ")", ",", "stackAlignment", "(", "4", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "ARM_ABI_UNKNOWN", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "ARMBaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "ARMBaseInstrInfo", "*", ")", "new", "ARMInstrInfo", "(", "*", "this", ")", ":", "(", "ARMBaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "ARMFrameLowering", "(", "*", "this", ")", ":", "(", "ARMFrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{", "}", "</s>" ]
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]
ARMSubtarget71
ARMSubtarget
ARM
CPU
LLVM
26,598
182
1
[]
[ "<s>", "void", "PPCAsmPrinter", "::", "PrintSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "raw_ostream", "&", "O", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "Subtarget", "->", "hasLazyResolverStub", "(", "GV", ")", ")", "{", "SymToPrint", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "\"$non_lazy_ptr\"", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";", "}", "SymToPrint", "->", "print", "(", "O", ",", "MAI", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "}", "</s>" ]
[ "Print", "the", "MachineOperand", "as", "a", "symbol", "." ]
[ "PowerPC", "PPC", "\"$non_lazy_ptr\"" ]
PPCAsmPrinter101
PrintSymbolOperand
PowerPC
CPU
LLVM
26,599
129
1
[]