docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MTOCRF", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MTOCRF8", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MFOCRF", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MFOCRF8", ")", "\|\|", "MO", ".", "getReg", "(", ")", "<", "PPC", "::", "CR0", "\|\|", "MO", ".", "getReg", "(", ")", ">", "PPC", "::", "CR7", ")", ";", "unsigned", "OpNo", "=", "getOpIdxForMO", "(", "MI", ",", "MO", ")", ";", "unsigned", "Reg", "=", "PPCInstrInfo", "::", "getRegNumForOperand", "(", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "MO", ".", "getReg", "(", ")", ",", "OpNo", ")", ";", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "\"Relocation required in an instruction that we cannot encode!\"", ")", ";", "return", "MO", ".", "getImm", "(", ")", ";", "}", "</s>" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTOCRF", "PPC::MTOCRF8", "PPC::MFOCRF", "PPC::MFOCRF8", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCMCCodeEmitter44	getMachineOpValue	PowerPC	CPU	LLVM	23,200	172	1	[]
[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "ST", "=", "MF", "->", "getTarget", "(", ")", ".", "getSubtarget", "<", "TargetSubtargetInfo", ">", "(", ")", ";", "SchedModel", ".", "init", "(", "", "ST", ".", "getSchedModel", "(", ")", ",", "&", "ST", ",", "TII", ")", ";", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** \"", "<<", "getPassName", "(", ")", "<<", "\": \"", "<<", "MF", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "SchedModel", ".", "hasInstrSchedModel", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\" Skipping pass: no machine model present.\\n\"", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "0", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "unsigned", "BaseReg", ";", "unsigned", "Offset", ";", "if", "(", "TII", "->", "getLdStBaseRegImmOfs", "(", "&", "MI", ",", "BaseReg", ",", "Offset", ",", "TRI", ")", ")", "{", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Unpairing store \"", "<<", "MI", "<<", "\"\\n\"", ")", ";", "SuppressSTP", "=", "true", ";", "TII", "->", "suppressLdStPair", "(", "&", "MI", ")", ";", "}", "PrevBaseReg", "=", "BaseReg", ";", "}", "else", "PrevBaseReg", "=", "0", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]	AArch64StorePairSuppress	runOnMachineFunction	AArch64	CPU	LLVM	23,201	278	1	[]
[ "<s>", "static", "char", "*", "describe_cache", "(", "struct", "cache_desc", "level1", ",", "struct", "cache_desc", "level2", ")", "{", "char", "size", "[", "100", "]", ",", "line", "[", "100", "]", ",", "size2", "[", "100", "]", ";", "snprintf", "(", "size", ",", "sizeof", "(", "size", ")", ",", "\"--param l1-cache-size=%u \"", ",", "level1", ".", "sizekb", ")", ";", "snprintf", "(", "line", ",", "sizeof", "(", "line", ")", ",", "\"--param l1-cache-line-size=%u \"", ",", "level1", ".", "line", ")", ";", "snprintf", "(", "size2", ",", "sizeof", "(", "size2", ")", ",", "\"--param l2-cache-size=%u \"", ",", "level2", ".", "sizekb", ")", ";", "return", "concat", "(", "size", ",", "line", ",", "size2", ",", "NULL", ")", ";", "}", "</s>" ]	[ "Returns", "parameters", "that", "describe", "L1_ASSOC", "associative", "cache", "of", "size", "L1_SIZEKB", "with", "lines", "of", "size", "L1_LINE", ",", "and", "L2_SIZEKB", "." ]	[ "i386", "100", "100", "100", "\"--param l1-cache-size=%u \"", "\"--param l1-cache-line-size=%u \"", "\"--param l2-cache-size=%u \"" ]	driver-i386	describe_cache	i386	CPU	GCC	23,202	91	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "WebAssembly" ]	WebAssemblyISelLowering (3)	classof	WebAssembly	Virtual ISA	LLVM	23,203	22	1	[]
[ "<s>", "static", "void", "ix86_emit_binop", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "op", ",", "clob", ";", "op", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "dst", ",", "src", ")", ")", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "op", ",", "clob", ")", ")", ")", ";", "}", "</s>" ]	[ "Emit", "x86", "binary", "operand", "CODE", "in", "mode", "MODE", ",", "where", "the", "first", "operand", "matches", "destination", ".", "RTX", "includes", "clobber", "of", "FLAGS_REG", "." ]	[ "i386", "2" ]	i3865	ix86_emit_binop	i386	CPU	GCC	23,204	73	1	[]
[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'z'", ":", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "MO", ".", "getImm", "(", ")", "==", "0", ")", "{", "OS", "<<", "RISCVInstPrinter", "::", "getRegisterName", "(", "RISCV", "::", "X0", ")", ";", "return", "false", ";", "}", "break", ";", "case", "'i'", ":", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "OS", "<<", "'i'", ";", "return", "false", ";", "}", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "OS", "<<", "RISCVInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "RISCV", "RISCV", "0", "1", "0", "0", "0", "RISCV", "RISCV::X0", "RISCV" ]	RISCVAsmPrinter19	PrintAsmOperand	RISCV	CPU	LLVM	23,205	202	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "PatmosSPBundling", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos", "Patmos" ]	PatmosSPReduce1	getAnalysisUsage	Patmos	VLIW	LLVM	23,206	27	1	[]
[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "32", ")", "return", "ScalarVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Size", "==", "64", ")", "return", "MVT", "::", "i32", ";", "if", "(", "Size", "==", "16", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "VT", ".", "isInteger", "(", ")", "?", "MVT", "::", "v2i16", ":", "MVT", "::", "v2f16", ";", "}", "return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";", "}", "</s>" ]	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "32", "64", "MVT::i32", "16", "MVT::v2i16", "MVT::v2f16" ]	SIISelLowering (2)3	getRegisterTypeForCallingConv	AMDGPU	GPU	LLVM	23,207	117	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureRelax", "]", ")", "return", "false", ";", "unsigned", "Count", ";", "shouldInsertExtraNopBytesForCodeAlign", "(", "AF", ",", "Count", ")", ";", "if", "(", "Count", "==", "0", ")", "return", "false", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "const", "MCExpr", "*", "Dummy", "=", "MCConstantExpr", "::", "create", "(", "0", ",", "Ctx", ")", ";", "MCFixup", "Fixup", "=", "MCFixup", "::", "create", "(", "0", ",", "Dummy", ",", "MCFixupKind", "(", "RISCV", "::", "fixup_riscv_align", ")", ",", "SMLoc", "(", ")", ")", ";", "uint64_t", "FixedValue", "=", "0", ";", "MCValue", "NopBytes", "=", "MCValue", "::", "get", "(", "Count", ")", ";", "Asm", ".", "getWriter", "(", ")", ".", "recordRelocation", "(", "Asm", ",", "Layout", ",", "&", "AF", ",", "Fixup", ",", "NopBytes", ",", "FixedValue", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]	RISCVAsmBackend16	shouldInsertFixupForCodeAlign	RISCV	CPU	LLVM	23,208	143	1	[]
[ "<s>", "bool", "X86AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86AvoidStoreForwardBlocks", "\|\|", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "!", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "\"Expected MIR to be in SSA form\"", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Start X86AvoidStoreForwardBlocks\\n\"", ";", ")", ";", "findPotentiallylBlockedCopies", "(", "MF", ")", ";", "for", "(", "auto", "LoadStoreInstPair", ":", "BlockedLoadsStoresPairs", ")", "{", "MachineInstr", "", "LoadInst", "=", "LoadStoreInstPair", ".", "first", ";", "int64_t", "LdDispImm", "=", "getDispOperand", "(", "LoadInst", ")", ".", "getImm", "(", ")", ";", "DisplacementSizeMap", "BlockingStoresDispSizeMap", ";", "SmallVector", "<", "MachineInstr", "", ",", "2", ">", "PotentialBlockers", "=", "findPotentialBlockers", "(", "LoadInst", ")", ";", "for", "(", "auto", "", "PBInst", ":", "PotentialBlockers", ")", "{", "if", "(", "!", "isPotentialBlockingStoreInst", "(", "PBInst", "->", "getOpcode", "(", ")", ",", "LoadInst", "->", "getOpcode", "(", ")", ")", "\|\|", "!", "isRelevantAddressingMode", "(", "PBInst", ")", ")", "continue", ";", "int64_t", "PBstDispImm", "=", "getDispOperand", "(", "PBInst", ")", ".", "getImm", "(", ")", ";", "assert", "(", "PBInst", "->", "hasOneMemOperand", "(", ")", "&&", "\"Expected One Memory Operand\"", ")", ";", "unsigned", "PBstSize", "=", "(", "", "PBInst", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "hasSameBaseOpValue", "(", "LoadInst", ",", "PBInst", ")", "&&", "isBlockingStore", "(", "LdDispImm", ",", "getRegSizeInBytes", "(", "LoadInst", ")", ",", "PBstDispImm", ",", "PBstSize", ")", ")", "updateBlockingStoresDispSizeMap", "(", "BlockingStoresDispSizeMap", ",", "PBstDispImm", ",", "PBstSize", ")", ";", "}", "if", "(", "BlockingStoresDispSizeMap", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "", "StoreInst", "=", "LoadStoreInstPair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Blocked load and store instructions: \\n\"", ")", ";", "LLVM_DEBUG", "(", "LoadInst", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "StoreInst", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Replaced with:\\n\"", ")", ";", "removeRedundantBlockingStores", "(", "BlockingStoresDispSizeMap", ")", ";", "breakBlockedCopies", "(", "LoadInst", ",", "StoreInst", ",", "BlockingStoresDispSizeMap", ")", ";", "updateKillStatus", "(", "LoadInst", ",", "StoreInst", ")", ";", "ForRemoval", ".", "push_back", "(", "LoadInst", ")", ";", "ForRemoval", ".", "push_back", "(", "StoreInst", ")", ";", "}", "for", "(", "auto", "", "RemovedInst", ":", "ForRemoval", ")", "{", "RemovedInst", "->", "eraseFromParent", "(", ")", ";", "}", "ForRemoval", ".", "clear", "(", ")", ";", "BlockedLoadsStoresPairs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"End X86AvoidStoreForwardBlocks\\n\"", ";", ")", ";", "return", "Changed", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"Expected MIR to be in SSA form\"", "X86", "X86", "\"Start X86AvoidStoreForwardBlocks\\n\"", "2", "\"Expected One Memory Operand\"", "\"Blocked load and store instructions: \\n\"", "\"Replaced with:\\n\"", "\"End X86AvoidStoreForwardBlocks\\n\"" ]	X86AvoidStoreForwardingBlocks1	runOnMachineFunction	X86	CPU	LLVM	23,209	408	1	[]
[ "<s>", "void", "setFrameAdjustment", "(", "MachineInstr", "&", "I", ",", "int64_t", "V", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "I", ")", ")", ";", "if", "(", "isFrameSetup", "(", "I", ")", ")", "I", ".", "getOperand", "(", "2", ")", ".", "setImm", "(", "V", ")", ";", "else", "I", ".", "getOperand", "(", "1", ")", ".", "setImm", "(", "V", ")", ";", "}", "</s>" ]	[ "Sets", "the", "stack", "pointer", "adjustment", "made", "inside", "the", "frame", "made", "up", "by", "this", "instruction", "." ]	[ "X86", "2", "1" ]	X86InstrInfo (2)2	setFrameAdjustment	X86	CPU	LLVM	23,210	53	1	[]
[ "<s>", "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "\"Token is not an Identifier\"", ")", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "RegNum", "==", "0", ")", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "\"fp\"", ",", "AArch64", "::", "FP", ")", ".", "Case", "(", "\"lr\"", ",", "AArch64", "::", "LR", ")", ".", "Case", "(", "\"x31\"", ",", "AArch64", "::", "XZR", ")", ".", "Case", "(", "\"w31\"", ",", "AArch64", "::", "WZR", ")", ".", "Default", "(", "0", ")", ";", "if", "(", "RegNum", "==", "0", ")", "return", "-", "1", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";", "}", "</s>" ]	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "AArch64", "AArch64", "\"Token is not an Identifier\"", "0", "\"fp\"", "AArch64::FP", "\"lr\"", "AArch64::LR", "\"x31\"", "AArch64::XZR", "\"w31\"", "AArch64::WZR", "0", "0", "1" ]	AArch64AsmParser45	tryParseRegister	AArch64	CPU	LLVM	23,211	132	1	[]
[ "<s>", "bool", "SparcAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mang", "=", "new", "Mangler", "(", "M", ",", "\"\"", ",", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "Sparc", "Sparc", "\"\"" ]	SparcAsmPrinter32	doInitialization	Sparc	CPU	LLVM	23,212	30	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "unsigned", "Size", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "getSize", "(", ")", ";", "unsigned", "ShiftValue", "=", "0", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "OS", "<<", "uint8_t", "(", "Bits", ">>", "ShiftValue", ")", ";", "ShiftValue", "+=", "8", ";", "}", "}", "</s>" ]	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "0", "0", "8" ]	RISCVMCCodeEmitter34	encodeInstruction	RISCV	CPU	LLVM	23,213	93	1	[]
[ "<s>", "void", "arm_init_expanders", "(", ")", "{", "init_machine_status", "=", "arm_init_machine_status", ";", "mark_machine_status", "=", "arm_mark_machine_status", ";", "free_machine_status", "=", "arm_free_machine_status", ";", "}", "</s>" ]	[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "arm" ]	arm2	arm_init_expanders	arm	CPU	GCC	23,214	18	1	[]
[ "<s>", "void", "loongarch_split_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn_", ")", "{", "rtx", "low_dest", ";", "gcc_checking_assert", "(", "loongarch_split_move_p", "(", "dest", ",", "src", ")", ")", ";", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", "\|\|", "FP_REG_RTX_P", "(", "src", ")", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_move_doubleword_fprdi", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "DFmode", ")", "emit_insn", "(", "gen_move_doubleword_fprdf", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "TFmode", ")", "emit_insn", "(", "gen_move_doubleword_fprtf", "(", "dest", ",", "src", ")", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "{", "low_dest", "=", "loongarch_subword", "(", "dest", ",", "false", ")", ";", "if", "(", "REG_P", "(", "low_dest", ")", "&&", "reg_overlap_mentioned_p", "(", "low_dest", ",", "src", ")", ")", "{", "loongarch_emit_move", "(", "loongarch_subword", "(", "dest", ",", "true", ")", ",", "loongarch_subword", "(", "src", ",", "true", ")", ")", ";", "loongarch_emit_move", "(", "low_dest", ",", "loongarch_subword", "(", "src", ",", "false", ")", ")", ";", "}", "else", "{", "loongarch_emit_move", "(", "low_dest", ",", "loongarch_subword", "(", "src", ",", "false", ")", ")", ";", "loongarch_emit_move", "(", "loongarch_subword", "(", "dest", ",", "true", ")", ",", "loongarch_subword", "(", "src", ",", "true", ")", ")", ";", "}", "}", "rtx_insn", "", "insn", "=", "(", "rtx_insn", "", ")", "insn_", ";", "struct", "loongarch_address_info", "addr", "=", "{", "}", ";", "if", "(", "insn", ")", "{", "rtx_insn", "*", "next", "=", "next_nonnote_nondebug_insn_bb", "(", "insn", ")", ";", "if", "(", "next", ")", "{", "rtx", "set", "=", "single_set", "(", "next", ")", ";", "if", "(", "set", "&&", "SET_SRC", "(", "set", ")", "==", "dest", ")", "{", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "rtx", "tmp", "=", "XEXP", "(", "src", ",", "0", ")", ";", "loongarch_classify_address", "(", "&", "addr", ",", "tmp", ",", "GET_MODE", "(", "tmp", ")", ",", "true", ")", ";", "if", "(", "addr", ".", "reg", "&&", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "addr", ".", "reg", ")", ")", "validate_change", "(", "next", ",", "&", "SET_SRC", "(", "set", ")", ",", "src", ",", "false", ")", ";", "}", "else", "validate_change", "(", "next", ",", "&", "SET_SRC", "(", "set", ")", ",", "src", ",", "false", ")", ";", "}", "}", "}", "}", "</s>" ]	[ "Split", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "loongarch_split_move_p", "holds", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]	[ "loongarch", "0" ]	loongarch	loongarch_split_move	loongarch	CPU	GCC	23,215	342	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "return", "false", ";", "}", "if", "(", "!", "isResourceAvailable", "(", "SU", ")", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "switch", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ResourcesModel", "->", "reserveResources", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "Packet", ".", "push_back", "(", "SU", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Packet[\"", "<<", "TotalPackets", "<<", "\"]:\\n\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\t[\"", "<<", "i", "<<", "\"] SU(\"", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "Packet", "[", "i", "]", "->", "NodeNum", "<<", "\")\\t\"", ")", ";", "DEBUG", "(", "Packet", "[", "i", "]", "->", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "}", "if", "(", "Packet", ".", "size", "(", ")", ">=", "SchedModel", "->", "getIssueWidth", "(", ")", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "return", "startNewCycle", ";", "}", "</s>" ]	[ "Keep", "track", "of", "available", "resources", "." ]	[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]	HexagonMachineScheduler10	reserveResources	Hexagon	DSP	LLVM	23,216	278	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_PPC", ")", ";", "}", "</s>" ]	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC" ]	PPCISelLowering (2)	CanLowerReturn	PowerPC	CPU	LLVM	23,217	70	1	[]
[ "<s>", "bool", "WebAssemblyArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Argument Move ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "bool", "Changed", "=", "false", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "EntryMBB", ".", "end", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "EntryMBB", ")", "{", "if", "(", "!", "WebAssembly", "::", "isArgument", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "InsertPt", "=", "MI", ";", "break", ";", "}", "}", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_range", "(", "InsertPt", ",", "EntryMBB", ".", "end", "(", ")", ")", ")", "{", "if", "(", "WebAssembly", "::", "isArgument", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "EntryMBB", ".", "insert", "(", "InsertPt", ",", "MI", ".", "removeFromParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Argument Move ******\\n\"", "\"******** Function: \"", "WebAssembly::isArgument", "WebAssembly::isArgument" ]	WebAssemblyArgumentMove4	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	23,218	147	1	[]
[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "return", "true", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG (2)1	SelectInlineAsmMemoryOperand	Sparc	CPU	LLVM	23,219	95	1	[]
[ "<s>", "bool", "M68kCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "M68k", "::", "RTS", ")", ";", "bool", "Success", "=", "true", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "M68kTargetLowering", "&", "TLI", "=", "", "getTLI", "<", "M68kTargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "getCCAssignFn", "(", "F", ".", "getCallingConv", "(", ")", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "ArgInfo", ",", "8", ">", "SplitArgs", ";", "ArgInfo", "OrigArg", "{", "VRegs", ",", "Val", "->", "getType", "(", ")", ",", "0", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "AssignFn", ")", ";", "OutgoingArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "Success", "=", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "return", "Success", ";", "}", "</s>" ]	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "M68k", "M68k", "M68k::RTS", "M68k", "M68k", "8", "0" ]	M68kCallLowering	lowerReturn	M68k	MPU	LLVM	23,220	240	1	[]
[ "<s>", "void", "HSAILRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MCContext", "&", "Ctx", "=", "MF", "->", "getContext", "(", ")", ";", "assert", "(", "HSAIL", "::", "getNamedOperandIdx", "(", "Opcode", ",", "HSAIL", "::", "OpName", "::", "address", ")", "==", "static_cast", "<", "int", ">", "(", "FIOperandNum", ")", "&&", "\"Frame index should only be used for address operands\"", ")", ";", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "int", "FrameIndex", "=", "Base", ".", "getIndex", "(", ")", ";", "if", "(", "Opcode", "==", "HSAIL", "::", "SPILL_B1", ")", "lowerSpillB1", "(", "II", ",", "FrameIndex", ")", ";", "else", "if", "(", "Opcode", "==", "HSAIL", "::", "RESTORE_B1", ")", "lowerRestoreB1", "(", "II", ",", "FrameIndex", ")", ";", "StringRef", "SymName", "=", "MFI", "->", "isSpillSlotObjectIndex", "(", "FrameIndex", ")", "?", "\"%__spillStack\"", ":", "\"%__privateStack\"", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ";", "Base", ".", "ChangeToMCSymbol", "(", "Sym", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "HSAIL", "HSAIL", "0", "\"Unexpected\"", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "\"Frame index should only be used for address operands\"", "HSAIL::SPILL_B1", "HSAIL::RESTORE_B1", "\"%__spillStack\"", "\"%__privateStack\"" ]	HSAILRegisterInfo	eliminateFrameIndex	HSAIL	Virtual ISA	LLVM	23,221	192	1	[]
[ "<s>", "bool", "tilepro_expand_mulsi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "op2", ")", ",", "SImode", ")", ";", "return", "tilepro_expand_const_mulsi", "(", "op0", ",", "op1", ",", "n", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Expand", "the", "mulsi", "pattern", "." ]	[ "tilepro" ]	tilepro	tilepro_expand_mulsi	tilepro	VLIW	GCC	23,222	49	1	[]
[ "<s>", "void", "alpha_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "cond", ",", "retval", ",", "mem", ",", "oldval", ",", "newval", ";", "bool", "is_weak", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "machine_mode", "mode", ";", "rtx", "label1", ",", "label2", ",", "x", ";", "cond", "=", "operands", "[", "0", "]", ";", "retval", "=", "operands", "[", "1", "]", ";", "mem", "=", "operands", "[", "2", "]", ";", "oldval", "=", "operands", "[", "3", "]", ";", "newval", "=", "operands", "[", "4", "]", ";", "is_weak", "=", "(", "operands", "[", "5", "]", "!=", "const0_rtx", ")", ";", "mod_s", "=", "memmodel_from_int", "(", "INTVAL", "(", "operands", "[", "6", "]", ")", ")", ";", "mod_f", "=", "memmodel_from_int", "(", "INTVAL", "(", "operands", "[", "7", "]", ")", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "alpha_pre_atomic_barrier", "(", "mod_s", ")", ";", "label1", "=", "NULL_RTX", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label1", ",", "0", ")", ")", ";", "}", "label2", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_insn", "(", "gen_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ")", ";", "x", "=", "gen_lowpart", "(", "DImode", ",", "retval", ")", ";", "if", "(", "oldval", "==", "const0_rtx", ")", "{", "emit_move_insn", "(", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "DImode", ",", "x", ",", "const0_rtx", ")", ";", "}", "else", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "x", ",", "oldval", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cond", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "}", "emit_unlikely_jump", "(", "x", ",", "label2", ")", ";", "emit_move_insn", "(", "cond", ",", "newval", ")", ";", "emit_insn", "(", "gen_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "gen_lowpart", "(", "mode", ",", "cond", ")", ")", ")", ";", "if", "(", "!", "is_weak", ")", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label1", ")", ";", "}", "if", "(", "!", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "0", ")", ")", ";", "alpha_post_atomic_barrier", "(", "mod_s", ")", ";", "if", "(", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "0", ")", ")", ";", "}", "</s>" ]	[ "Expand", "a", "compare", "and", "swap", "operation", "." ]	[ "alpha", "0", "1", "2", "3", "4", "5", "6", "7", "0", "0", "0" ]	alpha	alpha_split_compare_and_swap	alpha	MPU	GCC	23,223	347	1	[]
[ "<s>", "void", "arc_init", "(", "void", ")", "{", "char", "", "tmp", ";", "arc_text_section", "=", "tmp", "=", "xmalloc", "(", "strlen", "(", "arc_text_string", ")", "+", "sizeof", "(", "ARC_SECTION_FORMAT", ")", "+", "1", ")", ";", "sprintf", "(", "tmp", ",", "ARC_SECTION_FORMAT", ",", "arc_text_string", ")", ";", "arc_data_section", "=", "tmp", "=", "xmalloc", "(", "strlen", "(", "arc_data_string", ")", "+", "sizeof", "(", "ARC_SECTION_FORMAT", ")", "+", "1", ")", ";", "sprintf", "(", "tmp", ",", "ARC_SECTION_FORMAT", ",", "arc_data_string", ")", ";", "arc_rodata_section", "=", "tmp", "=", "xmalloc", "(", "strlen", "(", "arc_rodata_string", ")", "+", "sizeof", "(", "ARC_SECTION_FORMAT", ")", "+", "1", ")", ";", "sprintf", "(", "tmp", ",", "ARC_SECTION_FORMAT", ",", "arc_rodata_string", ")", ";", "arc_init_reg_tables", "(", ")", ";", "memset", "(", "arc_punct_chars", ",", "0", ",", "sizeof", "(", "arc_punct_chars", ")", ")", ";", "arc_punct_chars", "[", "'#'", "]", "=", "1", ";", "arc_punct_chars", "[", "''", "]", "=", "1", ";", "arc_punct_chars", "[", "'?'", "]", "=", "1", ";", "arc_punct_chars", "[", "'!'", "]", "=", "1", ";", "arc_punct_chars", "[", "'~'", "]", "=", "1", ";", "}", "</s>" ]	[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]	[ "arc", "1", "1", "1", "0", "1", "1", "1", "1", "1" ]	arc3	arc_init	arc	MPU	GCC	23,224	146	1	[]
[ "<s>", "static", "bool", "sh_asm_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_PIC", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "break", ";", "case", "UNSPEC_GOT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOT\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTOFF\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PLT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@PLT\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTPLT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTPLT\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PCREL", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@PCREL\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_DTPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@DTPOFF\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTTPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTTPOFF\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_TPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@TPOFF\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_CALLER", ":", "{", "char", "name", "[", "32", "]", ";", "targetm", ".", "asm_out", ".", "generate_internal_label", "(", "name", ",", "\"LPCS\"", ",", "INTVAL", "(", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "}", "break", ";", "case", "UNSPEC_SYMOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputc", "(", "'-'", ",", "file", ")", ";", "if", "(", "GET_CODE", "(", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", "==", "CONST", ")", "{", "fputc", "(", "'('", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", ";", "fputc", "(", "')'", ",", "file", ")", ";", "}", "else", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", ";", "break", ";", "case", "UNSPEC_PCREL_SYMOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"-(\"", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", ";", "fputs", "(", "\"-.)\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTFUNCDESC", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTFUNCDESC\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTOFFFUNCDESC", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTOFFFUNCDESC\"", ",", "file", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "else", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "sh", "1", "0", "0", "0", "0", "\"@GOT\"", "0", "0", "\"@GOTOFF\"", "0", "0", "\"@PLT\"", "0", "0", "\"@GOTPLT\"", "0", "0", "\"@PCREL\"", "0", "0", "\"@DTPOFF\"", "0", "0", "\"@GOTTPOFF\"", "0", "0", "\"@TPOFF\"", "32", "\"LPCS\"", "0", "0", "0", "0", "0", "1", "0", "1", "0", "1", "0", "0", "\"-(\"", "0", "1", "\"-.)\"", "0", "0", "\"@GOTFUNCDESC\"", "0", "0", "\"@GOTOFFFUNCDESC\"" ]	sh	sh_asm_output_addr_const_extra	sh	CPU	GCC	23,225	503	1	[]
[ "<s>", "static", "NodeType", "*", "getEntryNode", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "G", ".", "getRoot", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]	[ "Patmos" ]	PatmosStackCacheAnalysis	getEntryNode	Patmos	VLIW	LLVM	23,226	19	1	[]
[ "<s>", "void", "TriCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpInst", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TriCore", "TriCore" ]	TriCoreAsmPrinter	EmitInstruction	TriCore	MPU	LLVM	23,227	32	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "CommentStream", "=", "&", "CStream", ";", "InternalInstruction", "InternalInstr", ";", "dlog_t", "LoggerFn", "=", "logger", ";", "if", "(", "&", "VStream", "==", "&", "nulls", "(", ")", ")", "LoggerFn", "=", "nullptr", ";", "Region", "R", "(", "Bytes", ",", "Address", ")", ";", "int", "Ret", "=", "decodeInstruction", "(", "&", "InternalInstr", ",", "regionReader", ",", "(", "const", "void", "", ")", "&", "R", ",", "LoggerFn", ",", "(", "void", "", ")", "&", "VStream", ",", "(", "const", "void", "*", ")", "MII", ".", "get", "(", ")", ",", "Address", ",", "fMode", ")", ";", "if", "(", "Ret", ")", "{", "Size", "=", "InternalInstr", ".", "readerCursor", "-", "Address", ";", "return", "Fail", ";", "}", "else", "{", "Size", "=", "InternalInstr", ".", "length", ";", "bool", "Ret", "=", "translateInstruction", "(", "Instr", ",", "InternalInstr", ",", "this", ")", ";", "if", "(", "!", "Ret", ")", "{", "unsigned", "Flags", "=", "X86", "::", "IP_NO_PREFIX", ";", "if", "(", "InternalInstr", ".", "hasAdSize", ")", "Flags", "\|=", "X86", "::", "IP_HAS_AD_SIZE", ";", "if", "(", "!", "InternalInstr", ".", "mandatoryPrefix", ")", "{", "if", "(", "InternalInstr", ".", "hasOpSize", ")", "Flags", "\|=", "X86", "::", "IP_HAS_OP_SIZE", ";", "if", "(", "InternalInstr", ".", "repeatPrefix", "==", "0xf2", ")", "Flags", "\|=", "X86", "::", "IP_HAS_REPEAT_NE", ";", "else", "if", "(", "InternalInstr", ".", "repeatPrefix", "==", "0xf3", "&&", "InternalInstr", ".", "opcode", "!=", "0x90", ")", "Flags", "\|=", "X86", "::", "IP_HAS_REPEAT", ";", "}", "Instr", ".", "setFlags", "(", "Flags", ")", ";", "}", "return", "(", "!", "Ret", ")", "?", "Success", ":", "Fail", ";", "}", "}", "</s>" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86", "X86::IP_NO_PREFIX", "X86::IP_HAS_AD_SIZE", "X86::IP_HAS_OP_SIZE", "0xf2", "X86::IP_HAS_REPEAT_NE", "0xf3", "0x90", "X86::IP_HAS_REPEAT" ]	X86Disassembler10	getInstruction	X86	CPU	LLVM	23,228	250	1	[]
[ "<s>", "static", "void", "mips_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "", "update", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT_ABI", ")", "return", ";", "tree", "exceptions_var", "=", "create_tmp_var_raw", "(", "MIPS_ATYPE_USI", ")", ";", "tree", "fcsr_orig_var", "=", "create_tmp_var_raw", "(", "MIPS_ATYPE_USI", ")", ";", "tree", "fcsr_mod_var", "=", "create_tmp_var_raw", "(", "MIPS_ATYPE_USI", ")", ";", "tree", "get_fcsr", "=", "mips_builtin_decls", "[", "MIPS_GET_FCSR", "]", ";", "tree", "set_fcsr", "=", "mips_builtin_decls", "[", "MIPS_SET_FCSR", "]", ";", "tree", "get_fcsr_hold_call", "=", "build_call_expr", "(", "get_fcsr", ",", "0", ")", ";", "tree", "hold_assign_orig", "=", "build4", "(", "TARGET_EXPR", ",", "MIPS_ATYPE_USI", ",", "fcsr_orig_var", ",", "get_fcsr_hold_call", ",", "NULL", ",", "NULL", ")", ";", "tree", "hold_mod_val", "=", "build2", "(", "BIT_AND_EXPR", ",", "MIPS_ATYPE_USI", ",", "fcsr_orig_var", ",", "build_int_cst", "(", "MIPS_ATYPE_USI", ",", "0xfffff003", ")", ")", ";", "tree", "hold_assign_mod", "=", "build4", "(", "TARGET_EXPR", ",", "MIPS_ATYPE_USI", ",", "fcsr_mod_var", ",", "hold_mod_val", ",", "NULL", ",", "NULL", ")", ";", "tree", "set_fcsr_hold_call", "=", "build_call_expr", "(", "set_fcsr", ",", "1", ",", "fcsr_mod_var", ")", ";", "tree", "hold_all", "=", "build2", "(", "COMPOUND_EXPR", ",", "MIPS_ATYPE_USI", ",", "hold_assign_orig", ",", "hold_assign_mod", ")", ";", "", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "hold_all", ",", "set_fcsr_hold_call", ")", ";", "", "clear", "=", "build_call_expr", "(", "set_fcsr", ",", "1", ",", "fcsr_mod_var", ")", ";", "tree", "get_fcsr_update_call", "=", "build_call_expr", "(", "get_fcsr", ",", "0", ")", ";", "", "update", "=", "build4", "(", "TARGET_EXPR", ",", "MIPS_ATYPE_USI", ",", "exceptions_var", ",", "get_fcsr_update_call", ",", "NULL", ",", "NULL", ")", ";", "tree", "set_fcsr_update_call", "=", "build_call_expr", "(", "set_fcsr", ",", "1", ",", "fcsr_orig_var", ")", ";", "", "update", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "", "update", ",", "set_fcsr_update_call", ")", ";", "tree", "atomic_feraiseexcept", "=", "builtin_decl_implicit", "(", "BUILT_IN_ATOMIC_FERAISEEXCEPT", ")", ";", "tree", "int_exceptions_var", "=", "fold_convert", "(", "integer_type_node", ",", "exceptions_var", ")", ";", "tree", "atomic_feraiseexcept_call", "=", "build_call_expr", "(", "atomic_feraiseexcept", ",", "1", ",", "int_exceptions_var", ")", ";", "", "update", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "", "update", ",", "atomic_feraiseexcept_call", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]	[ "mips", "0", "0xfffff003", "1", "1", "0", "1", "1" ]	mips	mips_atomic_assign_expand_fenv	mips	CPU	GCC	23,229	282	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getMipsTargetMachine", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine45	addIRPasses	Mips	CPU	LLVM	23,230	25	1	[]
[ "<s>", "const", "char", "*", "ARMRelocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]", ".", "name", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "ARM", "ARM" ]	ARMRelocator	getName	ARM	CPU	LLVM	23,231	23	1	[]
[ "<s>", "bool", "PIC16AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "ColorAutoSection", "(", "F", ")", ";", "EmitFunctionFrame", "(", "MF", ")", ";", "DbgInfo", ".", "BeginFunction", "(", "MF", ")", ";", "const", "MCSection", "", "fCodeSection", "=", "getObjFileLowering", "(", ")", ".", "SectionForCode", "(", "CurrentFnSym", "->", "getName", "(", ")", ",", "PAN", "::", "isISR", "(", "F", "->", "getSection", "(", ")", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "fCodeSection", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "\"\\tretlw low(\"", "+", "Twine", "(", "PAN", "::", "getFrameLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", "+", "\")\"", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "\"\\tretlw high(\"", "+", "Twine", "(", "PAN", "::", "getFrameLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", "+", "\")\"", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "DebugLoc", "CurDL", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "EmitBasicBlockStart", "(", "I", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", ".", "isUnknown", "(", ")", "&&", "DL", "!=", "CurDL", ")", "{", "DbgInfo", ".", "ChangeDebugLoc", "(", "MF", ",", "DL", ")", ";", "CurDL", "=", "DL", ";", "}", "EmitInstruction", "(", "II", ")", ";", "}", "}", "DbgInfo", ".", "EndFunction", "(", "MF", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PIC16", "PIC16", "\"\\tretlw low(\"", "\")\"", "\"\\tretlw high(\"", "\")\"" ]	PIC16AsmPrinter	runOnMachineFunction	PIC16	MPU	LLVM	23,232	263	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86ExpandPseudo (2)1	getAnalysisUsage	X86	CPU	LLVM	23,233	38	1	[]
[ "<s>", "static", "tree", "riscv_merge_decl_attributes", "(", "tree", "olddecl", ",", "tree", "newdecl", ")", "{", "tree", "combined_attrs", ";", "enum", "riscv_privilege_levels", "old_interrupt_type", "=", "riscv_get_interrupt_type", "(", "olddecl", ")", ";", "enum", "riscv_privilege_levels", "new_interrupt_type", "=", "riscv_get_interrupt_type", "(", "newdecl", ")", ";", "if", "(", "(", "old_interrupt_type", "!=", "UNKNOWN_MODE", ")", "&&", "(", "new_interrupt_type", "!=", "UNKNOWN_MODE", ")", "&&", "(", "old_interrupt_type", "!=", "new_interrupt_type", ")", ")", "error", "(", "\"%qs function cannot have different interrupt type\"", ",", "\"interrupt\"", ")", ";", "combined_attrs", "=", "merge_attributes", "(", "DECL_ATTRIBUTES", "(", "olddecl", ")", ",", "DECL_ATTRIBUTES", "(", "newdecl", ")", ")", ";", "return", "combined_attrs", ";", "}", "</s>" ]	[ "Implement", "TARGET_MERGE_DECL_ATTRIBUTES", "." ]	[ "riscv", "\"%qs function cannot have different interrupt type\"", "\"interrupt\"" ]	riscv	riscv_merge_decl_attributes	riscv	CPU	GCC	23,234	78	1	[]
[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":", "if", "(", "REGNO", "(", "x", ")", "<", "16", ")", "return", "(", "(", "(", "1", "<<", "hard_regno_nregs", "(", "0", ",", "GET_MODE", "(", "x", ")", ")", ")", "-", "1", ")", "<<", "(", "REGNO", "(", "x", ")", "+", "is_dest", ")", ")", ";", "return", "0", ";", "case", "SUBREG", ":", "{", "rtx", "y", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "!", "REG_P", "(", "y", ")", ")", "break", ";", "if", "(", "REGNO", "(", "y", ")", "<", "16", ")", "return", "(", "(", "(", "1", "<<", "hard_regno_nregs", "(", "0", ",", "GET_MODE", "(", "x", ")", ")", ")", "-", "1", ")", "<<", "(", "REGNO", "(", "y", ")", "+", "subreg_regno_offset", "(", "REGNO", "(", "y", ")", ",", "GET_MODE", "(", "y", ")", ",", "SUBREG_BYTE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ")", "+", "is_dest", ")", ")", ";", "return", "0", ";", "}", "case", "SET", ":", "return", "regs_used", "(", "SET_SRC", "(", "x", ")", ",", "0", ")", "\|", "regs_used", "(", "SET_DEST", "(", "x", ")", ",", "16", ")", ";", "case", "RETURN", ":", "return", "0x00ffff00", ";", "case", "CLOBBER", ":", "is_dest", "=", "1", ";", "break", ";", "case", "MEM", ":", "is_dest", "=", "0", ";", "break", ";", "case", "CALL", ":", "used", "\|=", "0x00ff00f0", ";", "break", ";", "default", ":", "break", ";", "}", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "int", "i", "=", "GET_RTX_LENGTH", "(", "code", ")", "-", "1", ";", "i", ">=", "0", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "for", "(", "int", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "1", ";", "j", ">=", "0", ";", "j", "--", ")", "used", "\|=", "regs_used", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ",", "is_dest", ")", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", ")", "used", "\|=", "regs_used", "(", "XEXP", "(", "x", ",", "i", ")", ",", "is_dest", ")", ";", "}", "return", "used", ";", "}", "</s>" ]	[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used", "as", "inputs", "in", "the", "instruction", ".", "Bits", "16", "..", "31", "mean", "that", "the", "registers", "0", "..", "15", ",", "respectively", ",", "are", "used", "as", "outputs", ",", "or", "are", "clobbered", ".", "IS_DEST", "should", "be", "set", "to", "16", "if", "X", "is", "the", "destination", "of", "a", "SET", ",", "else", "to", "0", "." ]	[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]	sh	regs_used	sh	CPU	GCC	23,235	343	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "\|\|", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "16", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "16", ")", "\|\|", "(", "allowsUnalignedMemoryAccesses", "(", "MVT", "::", "v2f64", ",", "0", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "MVT", "::", "v2f64", ";", "}", "else", "if", "(", "Size", ">=", "8", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "8", ")", "\|\|", "(", "allowsUnalignedMemoryAccesses", "(", "MVT", "::", "f64", ",", "0", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Size", ">=", "4", ")", "return", "MVT", "::", "i32", ";", "else", "if", "(", "Size", ">=", "2", ")", "return", "MVT", "::", "i16", ";", "return", "MVT", "::", "Other", ";", "}", "</s>" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "ARM", "ARM", "16", "16", "MVT::v2f64", "0", "MVT::v2f64", "8", "8", "MVT::f64", "0", "MVT::f64", "4", "MVT::i32", "2", "MVT::i16", "MVT::Other" ]	ARMISelLowering (2)	getOptimalMemOpType	ARM	CPU	LLVM	23,236	188	1	[]
[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";", "}", "</s>" ]	[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]	[ "ARM64" ]	ARM64FastISel	setKind	ARM64	CPU	LLVM	23,237	12	1	[]
[ "<s>", "int", "mmix_constant_address_p", "(", "rtx", "x", ")", "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "addend", "=", "0", ";", "int", "constant_ok", "=", "TARGET_BASE_ADDRESSES", "!=", "0", ";", "switch", "(", "code", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "1", ";", "case", "HIGH", ":", "return", "constant_ok", ";", "case", "CONST_INT", ":", "addend", "=", "INTVAL", "(", "x", ")", ";", "break", ";", "case", "CONST_DOUBLE", ":", "if", "(", "GET_MODE", "(", "x", ")", "!=", "VOIDmode", ")", "return", "constant_ok", ";", "addend", "=", "CONST_DOUBLE_LOW", "(", "x", ")", ";", "break", ";", "case", "CONST", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", ")", "{", "rtx", "x0", "=", "XEXP", "(", "XEXP", "(", "x", ",", "0", ")", ",", "0", ")", ";", "rtx", "x1", "=", "XEXP", "(", "XEXP", "(", "x", ",", "0", ")", ",", "1", ")", ";", "if", "(", "(", "GET_CODE", "(", "x0", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x0", ")", "==", "LABEL_REF", ")", "&&", "(", "GET_CODE", "(", "x1", ")", "==", "CONST_INT", "\|\|", "(", "GET_CODE", "(", "x1", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "x1", ")", "==", "VOIDmode", ")", ")", ")", "addend", "=", "mmix_intval", "(", "x1", ")", ";", "else", "return", "constant_ok", ";", "}", "else", "return", "constant_ok", ";", "break", ";", "default", ":", "return", "0", ";", "}", "return", "constant_ok", "\|\|", "(", "addend", "&", "3", ")", "==", "0", ";", "}", "</s>" ]	[ "We", "must", "exclude", "constant", "addresses", "that", "have", "an", "increment", "that", "is", "not", "a", "multiple", "of", "four", "bytes", "because", "of", "restrictions", "of", "the", "GETA", "instruction", ",", "unless", "TARGET_BASE_ADDRESSES", "." ]	[ "mmix", "0", "0", "1", "0", "0", "0", "0", "1", "0", "3", "0" ]	mmix	mmix_constant_address_p	mmix	CPU	GCC	23,238	210	1	[]
[ "<s>", "const", "AAPInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "AAP", "AAP" ]	AAPSubtarget	getInstrInfo	AAP	MPU	LLVM	23,239	14	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TGSI Always Inline Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TGSI", "\"TGSI Always Inline Pass\"" ]	TGSIAlwaysInlinePass	getPassName	TGSI	Virtual ISA	LLVM	23,240	11	1	[]
[ "<s>", "bool", "TPCTargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "AS", "==", "AddressSpace", "::", "GLOBAL", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "4", ";", "}", "</s>" ]	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "TPC", "TPC", "4" ]	TPCISelLowering	canMergeStoresTo	TPC	Virtual ISA	LLVM	23,241	34	1	[]
[ "<s>", "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "uint32_t", "Insn", ";", "bool", "isLittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "isLittleEndian", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableSparc32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "4", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";", "}", "</s>" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Sparc", "Sparc", "Sparc", "4" ]	SparcDisassembler (2)	getInstruction	Sparc	CPU	LLVM	23,242	119	1	[]
[ "<s>", "char", "", "function_builder", "::", "finish_name", "(", ")", "{", "obstack_1grow", "(", "&", "m_string_obstack", ",", "0", ")", ";", "return", "(", "char", "", ")", "obstack_finish", "(", "&", "m_string_obstack", ")", ";", "}", "</s>" ]	[ "Zero-terminate", "and", "complete", "the", "function", "name", "being", "built", "." ]	[ "riscv", "0" ]	riscv-vector-builtins	finish_name	riscv	CPU	GCC	23,243	28	1	[]
[ "<s>", "static", "void", "ix86_emit_save_reg_using_mov", "(", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "rtx", "mem", ",", "addr", ",", "base", ",", "insn", ";", "addr", "=", "choose_baseaddr", "(", "cfa_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "addr", ")", ";", "set_mem_align", "(", "mem", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "base", "=", "addr", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "base", "=", "XEXP", "(", "base", ",", "0", ")", ";", "gcc_checking_assert", "(", "REG_P", "(", "base", ")", ")", ";", "if", "(", "m", "->", "fs", ".", "realigned", ")", "{", "gcc_checking_assert", "(", "stack_realign_drap", ")", ";", "if", "(", "regno", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "mem", ")", ";", "}", "else", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_EXPRESSION", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "reg", ")", ")", ";", "}", "}", "else", "if", "(", "base", "!=", "m", "->", "fs", ".", "cfa_reg", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "m", "->", "fs", ".", "cfa_reg", ",", "m", "->", "fs", ".", "cfa_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "reg", ")", ")", ";", "}", "}", "</s>" ]	[ "Emit", "a", "single", "register", "save", "at", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386", "1", "0" ]	i3864	ix86_emit_save_reg_using_mov	i386	CPU	GCC	23,244	309	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "", "I", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "!", "isLegalMaskedGather", "(", "DataTy", ",", "Align", "(", "Alignment", ")", ")", ")", "\|\|", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "!", "isLegalMaskedScatter", "(", "DataTy", ",", "Align", "(", "Alignment", ")", ")", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "if", "(", "!", "isa", "<", "FixedVectorType", ">", "(", "DataTy", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "auto", "", "VTy", "=", "cast", "<", "FixedVectorType", ">", "(", "DataTy", ")", ";", "unsigned", "NumLoads", "=", "VTy", "->", "getNumElements", "(", ")", ";", "InstructionCost", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getElementType", "(", ")", ",", "Alignment", ",", "0", ",", "CostKind", ",", "I", ")", ";", "return", "NumLoads", "*", "MemOpCost", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "RISCV", "RISCV", "0" ]	RISCVTargetTransformInfo	getGatherScatterOpCost	RISCV	CPU	LLVM	23,245	202	1	[]
[ "<s>", "int", "get_dest_uid", "(", "rtx", "label", ",", "int", "max_uid", ")", "{", "rtx_insn", "*", "dest", "=", "next_real_insn", "(", "label", ")", ";", "if", "(", "!", "dest", ")", "return", "0", ";", "int", "dest_uid", "=", "INSN_UID", "(", "dest", ")", ";", "while", "(", "dest_uid", ">=", "max_uid", ")", "{", "dest", "=", "NEXT_INSN", "(", "dest", ")", ";", "dest_uid", "=", "INSN_UID", "(", "dest", ")", ";", "}", "if", "(", "JUMP_P", "(", "dest", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "dest", ")", ")", "==", "RETURN", ")", "return", "0", ";", "return", "dest_uid", ";", "}", "</s>" ]	[ "Return", "the", "UID", "of", "the", "insn", "that", "follows", "the", "specified", "label", "." ]	[ "sh", "0", "0" ]	sh6	get_dest_uid	sh	CPU	GCC	23,246	81	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering52	LowerCall	XCore	MPU	LLVM	23,247	124	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Insts", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "AArch64" ]	AArch64A57FPLoadBalancing	size	AArch64	CPU	LLVM	23,248	14	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "&", "ARM", "::", "QQPRRegClass", ";", "if", "(", "VT", "==", "MVT", "::", "v8i64", ")", "return", "&", "ARM", "::", "QQQQPRRegClass", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";", "}", "</s>" ]	[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]	[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegClass", "MVT::v8i64", "ARM::QQQQPRRegClass" ]	ARMISelLowering107	getRegClassFor	ARM	CPU	LLVM	23,249	59	1	[]
[ "<s>", "bool", "TVMPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "createTVMIfConversionTerm", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "TVM", "TVM", "TVM" ]	TVMTargetMachine	addILPOpts	TVM	Virtual ISA	LLVM	23,250	18	1	[]
[ "<s>", "void", "MipsTargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "SmallVector", "<", "MCInst", ",", "3", ">", "&", "StoreInsts", ",", "int", "Offset", ")", "{", "MipsTargetStreamer", "::", "emitDirectiveCpRestore", "(", "StoreInsts", ",", "Offset", ")", ";", "if", "(", "!", "Pic", "\|\|", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", "\|\|", "getABI", "(", ")", ".", "IsN64", "(", ")", ")", ")", "return", ";", "for", "(", "const", "MCInst", "&", "Inst", ":", "StoreInsts", ")", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]	[ "Emit", "a", ".cprestore", "directive", "." ]	[ "Mips", "Mips", "3", "Mips" ]	MipsTargetStreamer2	emitDirectiveCpRestore	Mips	CPU	LLVM	23,251	73	1	[]
[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"P2 Del Useless jmp\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "P2", "\"P2 Del Useless jmp\"" ]	P2DelUselessJMP	getPassName	P2	MPU	LLVM	23,252	11	1	[]
[ "<s>", "static", "bool", "hppa_rtx_costs_shadd_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "\|\|", "!", "REG_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "false", ";", "rtx", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "ASHIFT", "&&", "CONST_INT_P", "(", "XEXP", "(", "op0", ",", "1", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "op0", ",", "0", ")", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "UINTVAL", "(", "XEXP", "(", "op0", ",", "1", ")", ")", ";", "return", "x", "==", "1", "\|\|", "x", "==", "2", "\|\|", "x", "==", "3", ";", "}", "if", "(", "GET_CODE", "(", "op0", ")", "==", "MULT", "&&", "CONST_INT_P", "(", "XEXP", "(", "op0", ",", "1", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "op0", ",", "0", ")", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "UINTVAL", "(", "XEXP", "(", "op0", ",", "1", ")", ")", ";", "return", "x", "==", "2", "\|\|", "x", "==", "4", "\|\|", "x", "==", "8", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "X", "represents", "a", "(", "possibly", "non-canonical", ")", "shNadd", "pattern", ".", "The", "machine", "mode", "of", "X", "is", "known", "to", "be", "SImode", "or", "DImode", "." ]	[ "pa", "1", "0", "1", "0", "1", "1", "2", "3", "1", "0", "1", "2", "4", "8" ]	pa	hppa_rtx_costs_shadd_p	pa	CPU	GCC	23,253	161	1	[]
[ "<s>", "static", "unsigned", "int", "riscv_next_saved_reg", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "limit", ",", "HOST_WIDE_INT", "", "offset", ",", "bool", "inc", "=", "true", ")", "{", "if", "(", "inc", ")", "regno", "++", ";", "while", "(", "regno", "<=", "limit", ")", "{", "if", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "", "offset", "=", "*", "offset", "-", "UNITS_PER_WORD", ";", "return", "regno", ";", "}", "regno", "++", ";", "}", "return", "INVALID_REGNUM", ";", "}", "</s>" ]	[ "Return", "the", "next", "register", "up", "from", "REGNO", "up", "to", "LIMIT", "for", "the", "callee", "to", "save", "or", "restore", ".", "OFFSET", "will", "be", "adjusted", "accordingly", ".", "If", "INC", "is", "set", ",", "then", "REGNO", "will", "be", "incremented", "first", ".", "Returns", "INVALID_REGNUM", "if", "there", "is", "no", "such", "next", "register", "." ]	[ "riscv" ]	riscv1	riscv_next_saved_reg	riscv	CPU	GCC	23,254	75	1	[]
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "unsigned", "SizeBitWidth", "=", "Size", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "Alignment", ">=", "Align", "(", "4", ")", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Size", ",", "APInt", "(", "SizeBitWidth", ",", "3", ")", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "\"__memcpy_4\"", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "4", "3", "\"__memcpy_4\"" ]	XCoreSelectionDAGInfo9	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	23,255	266	1	[]
[ "<s>", "virtual", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "R600" ]	AMDGPUTargetMachine20	getInstrInfo	R600	GPU	LLVM	23,256	13	1	[]
[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolution", ">", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "", "I", ")", ",", "LE", "=", "df_end", "(", "", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "\|=", "runOnLoop", "(", "*", "L", ")", ";", "return", "MadeChange", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC" ]	PPCLoopPreIncPrep15	runOnFunction	PowerPC	CPU	LLVM	23,257	103	1	[]
[ "<s>", "unsigned", "int", "fill_native_cpu_config", "(", "int", "p_arch_native", ",", "int", "p_tune_native", ")", "{", "int", "ret_cpu_type", ";", "if", "(", "!", "(", "p_arch_native", "\|\|", "p_tune_native", ")", ")", "return", "CPU_NATIVE", ";", "cache_cpucfg", "(", ")", ";", "switch", "(", "cpucfg_cache", "[", "1", "]", "&", "0x3", ")", "{", "case", "0x02", ":", "NATIVE_BASE_ISA", "=", "ISA_BASE_LA64V100", ";", "break", ";", "default", ":", "if", "(", "p_arch_native", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "\"unknown base architecture %<0x%x%>, %qs failed\"", ",", "(", "unsigned", "int", ")", "(", "cpucfg_cache", "[", "1", "]", "&", "0x3", ")", ",", "\"-m\"", "OPTSTR_ARCH", "\"=\"", "STR_CPU_NATIVE", ")", ";", "}", "switch", "(", "cpucfg_cache", "[", "2", "]", "&", "0x7", ")", "{", "case", "0x07", ":", "NATIVE_FPU", "=", "ISA_EXT_FPU64", ";", "break", ";", "case", "0x03", ":", "NATIVE_FPU", "=", "ISA_EXT_FPU32", ";", "break", ";", "case", "0x00", ":", "NATIVE_FPU", "=", "ISA_EXT_NOFPU", ";", "break", ";", "default", ":", "if", "(", "p_arch_native", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "\"unknown FPU type %<0x%x%>, %qs failed\"", ",", "(", "unsigned", "int", ")", "(", "cpucfg_cache", "[", "2", "]", "&", "0x7", ")", ",", "\"-m\"", "OPTSTR_ARCH", "\"=\"", "STR_CPU_NATIVE", ")", ";", "}", "int", "l1d_present", "=", "0", ",", "l1u_present", "=", "0", ";", "int", "l2d_present", "=", "0", ";", "uint32_t", "l1_szword", ",", "l2_szword", ";", "l1u_present", "\|=", "cpucfg_cache", "[", "16", "]", "&", "3", ";", "l1d_present", "\|=", "cpucfg_cache", "[", "16", "]", "&", "4", ";", "l1_szword", "=", "l1d_present", "?", "18", ":", "(", "l1u_present", "?", "17", ":", "0", ")", ";", "l1_szword", "=", "l1_szword", "?", "cpucfg_cache", "[", "l1_szword", "]", ":", "0", ";", "l2d_present", "\|=", "cpucfg_cache", "[", "16", "]", "&", "24", ";", "l2d_present", "\|=", "cpucfg_cache", "[", "16", "]", "&", "128", ";", "l2_szword", "=", "l2d_present", "?", "cpucfg_cache", "[", "19", "]", ":", "0", ";", "loongarch_cpu_cache", "[", "CPU_NATIVE", "]", ".", "l1d_line_size", "=", "1", "<<", "(", "(", "l1_szword", "&", "0x7f000000", ")", ">>", "24", ")", ";", "loongarch_cpu_cache", "[", "CPU_NATIVE", "]", ".", "l1d_size", "=", "(", "1", "<<", "(", "(", "l1_szword", "&", "0x00ff0000", ")", ">>", "16", ")", ")", "", "(", "(", "l1_szword", "&", "0x0000ffff", ")", "+", "1", ")", "", "(", "1", "<<", "(", "(", "l1_szword", "&", "0x7f000000", ")", ">>", "24", ")", ")", ">>", "10", ";", "loongarch_cpu_cache", "[", "CPU_NATIVE", "]", ".", "l2d_size", "=", "(", "1", "<<", "(", "(", "l2_szword", "&", "0x00ff0000", ")", ">>", "16", ")", ")", "", "(", "(", "l2_szword", "&", "0x0000ffff", ")", "+", "1", ")", "", "(", "1", "<<", "(", "(", "l2_szword", "&", "0x7f000000", ")", ">>", "24", ")", ")", ">>", "10", ";", "switch", "(", "cpucfg_cache", "[", "0", "]", "&", "0x00ffff00", ")", "{", "case", "0x0014c000", ":", "ret_cpu_type", "=", "CPU_LA464", ";", "break", ";", "default", ":", "if", "(", "p_tune_native", ")", "inform", "(", "UNKNOWN_LOCATION", ",", "\"unknown processor ID %<0x%x%>, \"", "\"some tuning parameters will fall back to default\"", ",", "cpucfg_cache", "[", "0", "]", ")", ";", "break", ";", "}", "loongarch_cpu_issue_rate", "[", "CPU_NATIVE", "]", "=", "loongarch_cpu_issue_rate", "[", "ret_cpu_type", "]", ";", "loongarch_cpu_multipass_dfa_lookahead", "[", "CPU_NATIVE", "]", "=", "loongarch_cpu_multipass_dfa_lookahead", "[", "ret_cpu_type", "]", ";", "loongarch_cpu_rtx_cost_data", "[", "CPU_NATIVE", "]", "=", "loongarch_cpu_rtx_cost_data", "[", "ret_cpu_type", "]", ";", "return", "ret_cpu_type", ";", "}", "</s>" ]	[ "Fill", "property", "tables", "for", "CPU_NATIVE", "." ]	[ "loongarch", "1", "0x3", "0x02", "\"unknown base architecture %<0x%x%>, %qs failed\"", "1", "0x3", "\"-m\"", "\"=\"", "2", "0x7", "0x07", "0x03", "0x00", "\"unknown FPU type %<0x%x%>, %qs failed\"", "2", "0x7", "\"-m\"", "\"=\"", "0", "0", "0", "16", "3", "16", "4", "18", "17", "0", "0", "16", "24", "16", "128", "19", "0", "1", "0x7f000000", "24", "1", "0x00ff0000", "16", "0x0000ffff", "1", "1", "0x7f000000", "24", "10", "1", "0x00ff0000", "16", "0x0000ffff", "1", "1", "0x7f000000", "24", "10", "0", "0x00ffff00", "0x0014c000", "\"unknown processor ID %<0x%x%>, \"", "\"some tuning parameters will fall back to default\"", "0" ]	loongarch-cpu	fill_native_cpu_config	loongarch	CPU	GCC	23,258	429	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "O", ")", ";", "case", "'a'", ":", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "llvm_unreachable", "(", "\"unexpected operand type!\"", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "O", "<<", "\"(%rip)\"", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "'('", ";", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "')'", ";", "return", "false", ";", "}", "case", "'c'", ":", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "llvm_unreachable", "(", "\"unexpected operand type!\"", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "break", ";", "}", "return", "false", ";", "case", "'A'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "''", ";", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "case", "'V'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "printAsmMRegister", "(", "", "this", ",", "MO", ",", "ExtraCode", "[", "0", "]", ",", "O", ")", ";", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "PrintPCRelImm", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "case", "'n'", ":", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "-", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "}", "O", "<<", "'-'", ";", "}", "}", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0" ]	X86AsmPrinter (2)2	PrintAsmOperand	X86	CPU	LLVM	23,259	410	1	[]
[ "<s>", "void", "R600MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "RETURN", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "FETCH_CLAUSE", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ALU_CLAUSE", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "BUNDLE", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILL", ")", "{", "return", ";", "}", "else", "if", "(", "IS_VTX", "(", "Desc", ")", ")", "{", "uint64_t", "InstWord01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "InstWord2", "=", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureCaymanISA", "]", ")", ")", "{", "InstWord2", "\|=", "1", "<<", "19", ";", "}", "Emit", "(", "InstWord01", ",", "OS", ")", ";", "Emit", "(", "InstWord2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "IS_TEX", "(", "Desc", ")", ")", "{", "int64_t", "Sampler", "=", "MI", ".", "getOperand", "(", "14", ")", ".", "getImm", "(", ")", ";", "int64_t", "SrcSelect", "[", "4", "]", "=", "{", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "4", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "5", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "3", "]", "=", "{", "MI", ".", "getOperand", "(", "6", ")", ".", "getImm", "(", ")", "&", "0x1F", ",", "MI", ".", "getOperand", "(", "7", ")", ".", "getImm", "(", ")", "&", "0x1F", ",", "MI", ".", "getOperand", "(", "8", ")", ".", "getImm", "(", ")", "&", "0x1F", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "15", "\|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "20", "\|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "23", "\|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "26", "\|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "29", "\|", "Offsets", "[", "0", "]", "<<", "0", "\|", "Offsets", "[", "1", "]", "<<", "5", "\|", "Offsets", "[", "2", "]", "<<", "10", ";", "Emit", "(", "Word01", ",", "OS", ")", ";", "Emit", "(", "Word2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "0", ",", "OS", ")", ";", "}", "else", "{", "uint64_t", "Inst", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureR600ALUInst", "]", ")", "&&", "(", "(", "Desc", ".", "TSFlags", "&", "R600_InstFlag", "::", "OP1", ")", "\|\|", "Desc", ".", "TSFlags", "&", "R600_InstFlag", "::", "OP2", ")", ")", "{", "uint64_t", "ISAOpCode", "=", "Inst", "&", "(", "0x3FFULL", "<<", "39", ")", ";", "Inst", "&=", "~", "(", "0x3FFULL", "<<", "39", ")", ";", "Inst", "\|=", "ISAOpCode", "<<", "1", ";", "}", "Emit", "(", "Inst", ",", "OS", ")", ";", "}", "}", "</s>" ]	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AMDGPU", "R600", "AMDGPU::RETURN", "AMDGPU::FETCH_CLAUSE", "AMDGPU::ALU_CLAUSE", "AMDGPU::BUNDLE", "AMDGPU::KILL", "2", "AMDGPU::FeatureCaymanISA", "1", "19", "0", "14", "4", "2", "3", "4", "5", "3", "6", "0x1F", "7", "0x1F", "8", "0x1F", "15", "20", "23", "26", "29", "0", "0", "1", "5", "2", "10", "0", "AMDGPU::FeatureR600ALUInst", "R600_InstFlag::OP1", "R600_InstFlag::OP2", "0x3FFULL", "39", "0x3FFULL", "39", "1" ]	R600MCCodeEmitter22	encodeInstruction	AMDGPU	GPU	LLVM	23,260	499	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "CMPPDrri", ":", "case", "X86", "::", "CMPPSrri", ":", "case", "X86", "::", "VCMPPDrri", ":", "case", "X86", "::", "VCMPPSrri", ":", "case", "X86", "::", "VCMPPDYrri", ":", "case", "X86", "::", "VCMPPSYrri", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "&", "0x7", ";", "switch", "(", "Imm", ")", "{", "case", "0x00", ":", "case", "0x03", ":", "case", "0x04", ":", "case", "0x07", ":", "return", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "1", ",", "2", ")", ";", "}", "return", "false", ";", "}", "default", ":", "const", "X86InstrFMA3Group", "", "FMA3Group", "=", "X86InstrFMA3Info", "::", "getFMA3Group", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "FMA3Group", ")", "return", "findFMA3CommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "", "FMA3Group", ")", ";", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2", "X86", "X86" ]	X86InstrInfo121	findCommutedOpIndices	X86	CPU	LLVM	23,261	173	1	[]
[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Base", ",", "Offset", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected asm memory constraint\"", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "selectAddrRegImm16", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_R", ":", "if", "(", "selectAddrRegImm9", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_ZC", ":", "if", "(", "Subtarget", "->", "inMicroMipsMode", "(", ")", ")", "{", "if", "(", "selectAddrRegImm12", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "Subtarget", "->", "hasMips32r6", "(", ")", ")", "{", "if", "(", "selectAddrRegImm9", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "selectAddrRegImm16", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Mips", "Mips", "\"Unexpected asm memory constraint\"", "0", "MVT::i32", "0", "MVT::i32", "0", "MVT::i32", "Mips", "Mips", "0", "MVT::i32" ]	MipsSEISelDAGToDAG50	SelectInlineAsmMemoryOperand	Mips	CPU	LLVM	23,262	341	1	[]
[ "<s>", "bool", "supportsEfficientVectorElementLoadStore", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store", "." ]	[ "SystemZ" ]	SystemZTargetTransformInfo	supportsEfficientVectorElementLoadStore	SystemZ	CPU	LLVM	23,263	9	1	[]
[ "<s>", "Type", "*", "getElementType", "(", ")", "const", "{", "return", "PointeeTy", ";", "}", "</s>" ]	[ "Returns", "the", "vector", "'s", "element", "type", ".", "Only", "valid", "for", "vector", "types", "." ]	[ "DirectX" ]	DXILPointerType	getElementType	DirectX	Virtual ISA	LLVM	23,264	11	1	[]
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "unsigned", "SizeBitWidth", "=", "Size", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "(", "Align", "&", "3", ")", "==", "0", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Size", ",", "APInt", "(", "SizeBitWidth", ",", "3", ")", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "\"__memcpy_4\"", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"" ]	XCoreSelectionDAGInfo17	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	23,265	267	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "PPCTargetMachine", "&", "TM", ")", ":", "PPCGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "IsPPC64", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "\|\|", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "", "this", ")", ",", "TLInfo", "(", "TM", ",", "", "this", ")", "{", "}", "</s>" ]	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCSubtarget (2)	PPCSubtarget	PowerPC	CPU	LLVM	23,266	96	1	[]
[ "<s>", "static", "tree", "spu_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_args", ",", "f_skip", ",", "record", ",", "type_decl", ";", "bool", "owp", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE", ")", ";", "type_decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "TYPE_DECL", ",", "get_identifier", "(", "\"__va_list_tag\"", ")", ",", "record", ")", ";", "f_args", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__args\"", ")", ",", "ptr_type_node", ")", ";", "f_skip", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__skip\"", ")", ",", "ptr_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_args", ")", "=", "record", ";", "SET_DECL_ALIGN", "(", "f_args", ",", "128", ")", ";", "DECL_USER_ALIGN", "(", "f_args", ")", "=", "1", ";", "DECL_FIELD_CONTEXT", "(", "f_skip", ")", "=", "record", ";", "SET_DECL_ALIGN", "(", "f_skip", ",", "128", ")", ";", "DECL_USER_ALIGN", "(", "f_skip", ")", "=", "1", ";", "TYPE_STUB_DECL", "(", "record", ")", "=", "type_decl", ";", "TYPE_NAME", "(", "record", ")", "=", "type_decl", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_args", ";", "DECL_CHAIN", "(", "f_args", ")", "=", "f_skip", ";", "owp", "=", "warn_padded", ";", "warn_padded", "=", "false", ";", "layout_type", "(", "record", ")", ";", "warn_padded", "=", "owp", ";", "return", "build_array_type", "(", "record", ",", "build_index_type", "(", "size_zero_node", ")", ")", ";", "}", "</s>" ]	[ "Create", "and", "return", "the", "va_list", "datatype", ".", "On", "SPU", ",", "va_list", "is", "an", "array", "type", "equivalent", "to", "typedef", "struct", "__va_list_tag", "{", "void", "", "__args", "__attribute__", "(", "(", "__aligned", "(", "16", ")", ")", ")", ";", "void", "", "__skip", "__attribute__", "(", "(", "__aligned", "(", "16", ")", ")", ")", ";", "}", "va_list", "[", "1", "]", ";", "where", "__args", "points", "to", "the", "arg", "that", "will", "be", "returned", "by", "the", "next", "va_arg", "(", ")", ",", "and", "__skip", "points", "to", "the", "previous", "stack", "frame", "such", "that", "when", "__args", "==", "__skip", "we", "should", "advance", "__args", "by", "32", "bytes", "." ]	[ "spu", "\"__va_list_tag\"", "\"__args\"", "\"__skip\"", "128", "1", "128", "1" ]	spu2	spu_build_builtin_va_list	spu	MPU	GCC	23,267	180	1	[]
[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "return", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "FrameIndex", ":", "selectFrameIndex", "(", "Node", ")", ";", "return", ";", "default", ":", "break", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Lanai", "Lanai", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "ISD::FrameIndex" ]	LanaiISelDAGToDAG	Select	Lanai	CPU	LLVM	23,268	103	1	[]
[ "<s>", "void", "ARM64InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "\"\"", ")", ";", "}", "</s>" ]	[ "Print", "a", "list", "of", "vector", "registers", "where", "the", "type", "suffix", "is", "implicit", "(", "i.e", "." ]	[ "ARM64", "ARM64", "\"\"" ]	ARM64InstPrinter	printImplicitlyTypedVectorList	ARM64	CPU	LLVM	23,269	30	1	[]
[ "<s>", "unsigned", "Cpu0ABIInfo", "::", "GetCalleeAllocdArgSizeInBytes", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return", "CC", "!=", "0", ";", "if", "(", "IsS32", "(", ")", ")", "return", "0", ";", "llvm_unreachable", "(", "\"Unhandled ABI\"", ")", ";", "}", "</s>" ]	[ "Obtain", "the", "size", "of", "the", "area", "allocated", "by", "the", "callee", "for", "arguments", "." ]	[ "Cpu0", "Cpu0", "0", "0", "\"Unhandled ABI\"" ]	Cpu0ABIInfo	GetCalleeAllocdArgSizeInBytes	Cpu0	CPU	LLVM	23,270	38	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "TBB", "=", "FBB", "=", "nullptr", ";", "Cond", ".", "clear", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", "\|\|", "!", "isUnpredicatedTerminator", "(", "", "I", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "FirstUncondOrIndirectBr", "=", "MBB", ".", "end", "(", ")", ";", "int", "NumTerminators", "=", "0", ";", "for", "(", "auto", "J", "=", "I", ".", "getReverse", "(", ")", ";", "J", "!=", "MBB", ".", "rend", "(", ")", "&&", "isUnpredicatedTerminator", "(", "", "J", ")", ";", "J", "++", ")", "{", "NumTerminators", "++", ";", "if", "(", "J", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "\|\|", "J", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "{", "FirstUncondOrIndirectBr", "=", "J", ".", "getReverse", "(", ")", ";", "}", "}", "if", "(", "AllowModify", "&&", "FirstUncondOrIndirectBr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "while", "(", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "->", "eraseFromParent", "(", ")", ";", "NumTerminators", "--", ";", "}", "I", "=", "FirstUncondOrIndirectBr", ";", "}", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", ">", "2", ")", "return", "true", ";", "if", "(", "NumTerminators", "==", "1", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "getBranchDestBlock", "(", "", "I", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "1", "&&", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "", "I", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "2", "&&", "std", "::", "prev", "(", "I", ")", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "", "std", "::", "prev", "(", "I", ")", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "getBranchDestBlock", "(", "", "I", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "RISCV", "RISCV", "0", "2", "1", "1", "2" ]	RISCVInstrInfo (2)	analyzeBranch	RISCV	CPU	LLVM	23,271	351	1	[]
[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", "::", "TailCall", ":", "return", "\"MipsISD::TailCall\"", ";", "case", "MipsISD", "::", "Hi", ":", "return", "\"MipsISD::Hi\"", ";", "case", "MipsISD", "::", "Lo", ":", "return", "\"MipsISD::Lo\"", ";", "case", "MipsISD", "::", "GPRel", ":", "return", "\"MipsISD::GPRel\"", ";", "case", "MipsISD", "::", "ThreadPointer", ":", "return", "\"MipsISD::ThreadPointer\"", ";", "case", "MipsISD", "::", "Ret", ":", "return", "\"MipsISD::Ret\"", ";", "case", "MipsISD", "::", "EH_RETURN", ":", "return", "\"MipsISD::EH_RETURN\"", ";", "case", "MipsISD", "::", "FPBrcond", ":", "return", "\"MipsISD::FPBrcond\"", ";", "case", "MipsISD", "::", "FPCmp", ":", "return", "\"MipsISD::FPCmp\"", ";", "case", "MipsISD", "::", "CMovFP_T", ":", "return", "\"MipsISD::CMovFP_T\"", ";", "case", "MipsISD", "::", "CMovFP_F", ":", "return", "\"MipsISD::CMovFP_F\"", ";", "case", "MipsISD", "::", "TruncIntFP", ":", "return", "\"MipsISD::TruncIntFP\"", ";", "case", "MipsISD", "::", "ExtractLOHI", ":", "return", "\"MipsISD::ExtractLOHI\"", ";", "case", "MipsISD", "::", "InsertLOHI", ":", "return", "\"MipsISD::InsertLOHI\"", ";", "case", "MipsISD", "::", "Mult", ":", "return", "\"MipsISD::Mult\"", ";", "case", "MipsISD", "::", "Multu", ":", "return", "\"MipsISD::Multu\"", ";", "case", "MipsISD", "::", "MAdd", ":", "return", "\"MipsISD::MAdd\"", ";", "case", "MipsISD", "::", "MAddu", ":", "return", "\"MipsISD::MAddu\"", ";", "case", "MipsISD", "::", "MSub", ":", "return", "\"MipsISD::MSub\"", ";", "case", "MipsISD", "::", "MSubu", ":", "return", "\"MipsISD::MSubu\"", ";", "case", "MipsISD", "::", "DivRem", ":", "return", "\"MipsISD::DivRem\"", ";", "case", "MipsISD", "::", "DivRemU", ":", "return", "\"MipsISD::DivRemU\"", ";", "case", "MipsISD", "::", "DivRem16", ":", "return", "\"MipsISD::DivRem16\"", ";", "case", "MipsISD", "::", "DivRemU16", ":", "return", "\"MipsISD::DivRemU16\"", ";", "case", "MipsISD", "::", "BuildPairF64", ":", "return", "\"MipsISD::BuildPairF64\"", ";", "case", "MipsISD", "::", "ExtractElementF64", ":", "return", "\"MipsISD::ExtractElementF64\"", ";", "case", "MipsISD", "::", "Wrapper", ":", "return", "\"MipsISD::Wrapper\"", ";", "case", "MipsISD", "::", "Sync", ":", "return", "\"MipsISD::Sync\"", ";", "case", "MipsISD", "::", "Ext", ":", "return", "\"MipsISD::Ext\"", ";", "case", "MipsISD", "::", "Ins", ":", "return", "\"MipsISD::Ins\"", ";", "case", "MipsISD", "::", "LWL", ":", "return", "\"MipsISD::LWL\"", ";", "case", "MipsISD", "::", "LWR", ":", "return", "\"MipsISD::LWR\"", ";", "case", "MipsISD", "::", "SWL", ":", "return", "\"MipsISD::SWL\"", ";", "case", "MipsISD", "::", "SWR", ":", "return", "\"MipsISD::SWR\"", ";", "case", "MipsISD", "::", "LDL", ":", "return", "\"MipsISD::LDL\"", ";", "case", "MipsISD", "::", "LDR", ":", "return", "\"MipsISD::LDR\"", ";", "case", "MipsISD", "::", "SDL", ":", "return", "\"MipsISD::SDL\"", ";", "case", "MipsISD", "::", "SDR", ":", "return", "\"MipsISD::SDR\"", ";", "case", "MipsISD", "::", "EXTP", ":", "return", "\"MipsISD::EXTP\"", ";", "case", "MipsISD", "::", "EXTPDP", ":", "return", "\"MipsISD::EXTPDP\"", ";", "case", "MipsISD", "::", "EXTR_S_H", ":", "return", "\"MipsISD::EXTR_S_H\"", ";", "case", "MipsISD", "::", "EXTR_W", ":", "return", "\"MipsISD::EXTR_W\"", ";", "case", "MipsISD", "::", "EXTR_R_W", ":", "return", "\"MipsISD::EXTR_R_W\"", ";", "case", "MipsISD", "::", "EXTR_RS_W", ":", "return", "\"MipsISD::EXTR_RS_W\"", ";", "case", "MipsISD", "::", "SHILO", ":", "return", "\"MipsISD::SHILO\"", ";", "case", "MipsISD", "::", "MTHLIP", ":", "return", "\"MipsISD::MTHLIP\"", ";", "case", "MipsISD", "::", "MULT", ":", "return", "\"MipsISD::MULT\"", ";", "case", "MipsISD", "::", "MULTU", ":", "return", "\"MipsISD::MULTU\"", ";", "case", "MipsISD", "::", "MADD_DSP", ":", "return", "\"MipsISD::MADD_DSP\"", ";", "case", "MipsISD", "::", "MADDU_DSP", ":", "return", "\"MipsISD::MADDU_DSP\"", ";", "case", "MipsISD", "::", "MSUB_DSP", ":", "return", "\"MipsISD::MSUB_DSP\"", ";", "case", "MipsISD", "::", "MSUBU_DSP", ":", "return", "\"MipsISD::MSUBU_DSP\"", ";", "case", "MipsISD", "::", "SHLL_DSP", ":", "return", "\"MipsISD::SHLL_DSP\"", ";", "case", "MipsISD", "::", "SHRA_DSP", ":", "return", "\"MipsISD::SHRA_DSP\"", ";", "case", "MipsISD", "::", "SHRL_DSP", ":", "return", "\"MipsISD::SHRL_DSP\"", ";", "case", "MipsISD", "::", "SETCC_DSP", ":", "return", "\"MipsISD::SETCC_DSP\"", ";", "case", "MipsISD", "::", "SELECT_CC_DSP", ":", "return", "\"MipsISD::SELECT_CC_DSP\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::TailCall", "\"MipsISD::TailCall\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::ThreadPointer", "\"MipsISD::ThreadPointer\"", "MipsISD::Ret", "\"MipsISD::Ret\"", "MipsISD::EH_RETURN", "\"MipsISD::EH_RETURN\"", "MipsISD::FPBrcond", "\"MipsISD::FPBrcond\"", "MipsISD::FPCmp", "\"MipsISD::FPCmp\"", "MipsISD::CMovFP_T", "\"MipsISD::CMovFP_T\"", "MipsISD::CMovFP_F", "\"MipsISD::CMovFP_F\"", "MipsISD::TruncIntFP", "\"MipsISD::TruncIntFP\"", "MipsISD::ExtractLOHI", "\"MipsISD::ExtractLOHI\"", "MipsISD::InsertLOHI", "\"MipsISD::InsertLOHI\"", "MipsISD::Mult", "\"MipsISD::Mult\"", "MipsISD::Multu", "\"MipsISD::Multu\"", "MipsISD::MAdd", "\"MipsISD::MAdd\"", "MipsISD::MAddu", "\"MipsISD::MAddu\"", "MipsISD::MSub", "\"MipsISD::MSub\"", "MipsISD::MSubu", "\"MipsISD::MSubu\"", "MipsISD::DivRem", "\"MipsISD::DivRem\"", "MipsISD::DivRemU", "\"MipsISD::DivRemU\"", "MipsISD::DivRem16", "\"MipsISD::DivRem16\"", "MipsISD::DivRemU16", "\"MipsISD::DivRemU16\"", "MipsISD::BuildPairF64", "\"MipsISD::BuildPairF64\"", "MipsISD::ExtractElementF64", "\"MipsISD::ExtractElementF64\"", "MipsISD::Wrapper", "\"MipsISD::Wrapper\"", "MipsISD::Sync", "\"MipsISD::Sync\"", "MipsISD::Ext", "\"MipsISD::Ext\"", "MipsISD::Ins", "\"MipsISD::Ins\"", "MipsISD::LWL", "\"MipsISD::LWL\"", "MipsISD::LWR", "\"MipsISD::LWR\"", "MipsISD::SWL", "\"MipsISD::SWL\"", "MipsISD::SWR", "\"MipsISD::SWR\"", "MipsISD::LDL", "\"MipsISD::LDL\"", "MipsISD::LDR", "\"MipsISD::LDR\"", "MipsISD::SDL", "\"MipsISD::SDL\"", "MipsISD::SDR", "\"MipsISD::SDR\"", "MipsISD::EXTP", "\"MipsISD::EXTP\"", "MipsISD::EXTPDP", "\"MipsISD::EXTPDP\"", "MipsISD::EXTR_S_H", "\"MipsISD::EXTR_S_H\"", "MipsISD::EXTR_W", "\"MipsISD::EXTR_W\"", "MipsISD::EXTR_R_W", "\"MipsISD::EXTR_R_W\"", "MipsISD::EXTR_RS_W", "\"MipsISD::EXTR_RS_W\"", "MipsISD::SHILO", "\"MipsISD::SHILO\"", "MipsISD::MTHLIP", "\"MipsISD::MTHLIP\"", "MipsISD::MULT", "\"MipsISD::MULT\"", "MipsISD::MULTU", "\"MipsISD::MULTU\"", "MipsISD::MADD_DSP", "\"MipsISD::MADD_DSP\"", "MipsISD::MADDU_DSP", "\"MipsISD::MADDU_DSP\"", "MipsISD::MSUB_DSP", "\"MipsISD::MSUB_DSP\"", "MipsISD::MSUBU_DSP", "\"MipsISD::MSUBU_DSP\"", "MipsISD::SHLL_DSP", "\"MipsISD::SHLL_DSP\"", "MipsISD::SHRA_DSP", "\"MipsISD::SHRA_DSP\"", "MipsISD::SHRL_DSP", "\"MipsISD::SHRL_DSP\"", "MipsISD::SETCC_DSP", "\"MipsISD::SETCC_DSP\"", "MipsISD::SELECT_CC_DSP", "\"MipsISD::SELECT_CC_DSP\"" ]	MipsISelLowering (2)	getTargetNodeName	Mips	CPU	LLVM	23,272	488	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Load Value Injection (LVI) Ret-Hardening\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Load Value Injection (LVI) Ret-Hardening\"" ]	X86LoadValueInjectionRetHardening	getPassName	X86	CPU	LLVM	23,273	11	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ";", "if", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", "==", "RISCV", "::", "LoopBranch", ")", "return", "true", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "getOppositeBranchOpcode", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "RISCV", "RISCV", "3", "\"Invalid branch condition!\"", "0", "RISCV::LoopBranch", "0", "0" ]	RISCVInstrInfo51	reverseBranchCondition	RISCV	CPU	LLVM	23,274	71	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "MOSFixupKinds", "::", "getFixupKindInfo", "(", "const", "MOS", "::", "Fixups", "Kind", ",", "const", "MCAsmBackend", "*", "Alternative", ")", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MOS", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"Imm8\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Imm16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"Addr8\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"Addr16_Low\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr16_High\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr24\"", ",", "0", ",", "24", ",", "0", "}", ",", "{", "\"Addr24_Bank\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr24_Segment\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"Addr24_Segment_Low\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr24_Segment_High\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"PCRel8\"", ",", "0", ",", "8", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "\|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", ",", "{", "\"PCRel16\"", ",", "0", ",", "16", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "\|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", "}", ";", "if", "(", "Kind", "<", "static_cast", "<", "MOS", "::", "Fixups", ">", "(", "FirstTargetFixupKind", ")", ")", "{", "assert", "(", "Alternative", "&&", "\"Alternative MOS backend expected, but none was given!\"", ")", ";", "return", "Alternative", "->", "getFixupKindInfo", "(", "static_cast", "<", "MCFixupKind", ">", "(", "Kind", ")", ")", ";", "}", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "MOS", "::", "Fixups", "::", "NumTargetFixupKinds", "&&", "\"Invalid kind!\"", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "</s>" ]	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "MOS", "MOSFixupKinds::getFixupKindInfo", "MOS::Fixups", "MOS::NumTargetFixupKinds", "\"Imm8\"", "0", "8", "0", "\"Imm16\"", "0", "16", "0", "\"Addr8\"", "0", "8", "0", "\"Addr16\"", "0", "16", "0", "\"Addr16_Low\"", "0", "8", "0", "\"Addr16_High\"", "0", "8", "0", "\"Addr24\"", "0", "24", "0", "\"Addr24_Bank\"", "0", "8", "0", "\"Addr24_Segment\"", "0", "16", "0", "\"Addr24_Segment_Low\"", "0", "8", "0", "\"Addr24_Segment_High\"", "0", "8", "0", "\"PCRel8\"", "0", "8", "\"PCRel16\"", "0", "16", "MOS::Fixups", "\"Alternative MOS backend expected, but none was given!\"", "MOS::Fixups", "\"Invalid kind!\"" ]	MOSFixupKinds	getFixupKindInfo	MOS	MPU	LLVM	23,275	237	1	[]
[ "<s>", "bool", "Cpu0RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0RegisterInfo	requiresRegisterScavenging	Cpu0	CPU	LLVM	23,276	16	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "MSP430" ]	MSP430Subtarget22	getDataLayout	MSP430	MPU	LLVM	23,277	14	1	[]
[ "<s>", "static", "bool", "isBranch", "(", "const", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "break", ";", "case", "AArch64", "::", "B", ":", "case", "AArch64", "::", "Bcc", ":", "case", "AArch64", "::", "BR", ":", "case", "AArch64", "::", "BRAA", ":", "case", "AArch64", "::", "BRAAZ", ":", "case", "AArch64", "::", "BRAB", ":", "case", "AArch64", "::", "BRABZ", ":", "case", "AArch64", "::", "BL", ":", "case", "AArch64", "::", "BLR", ":", "case", "AArch64", "::", "BLRAA", ":", "case", "AArch64", "::", "BLRAAZ", ":", "case", "AArch64", "::", "BLRAB", ":", "case", "AArch64", "::", "BLRABZ", ":", "case", "AArch64", "::", "CBZW", ":", "case", "AArch64", "::", "CBZX", ":", "case", "AArch64", "::", "CBNZW", ":", "case", "AArch64", "::", "CBNZX", ":", "case", "AArch64", "::", "CCMPWr", ":", "case", "AArch64", "::", "CCMPXr", ":", "case", "AArch64", "::", "G_FCMP", ":", "case", "AArch64", "::", "G_ICMP", ":", "case", "AArch64", "::", "TBZW", ":", "case", "AArch64", "::", "TBZX", ":", "case", "AArch64", "::", "TBNZW", ":", "case", "AArch64", "::", "TBNZX", ":", "case", "AArch64", "::", "RET", ":", "case", "AArch64", "::", "RETAA", ":", "case", "AArch64", "::", "RETAB", ":", "case", "AArch64", "::", "SVC", ":", "return", "true", ";", "break", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]	[ "AArch64", "AArch64::B", "AArch64::Bcc", "AArch64::BR", "AArch64::BRAA", "AArch64::BRAAZ", "AArch64::BRAB", "AArch64::BRABZ", "AArch64::BL", "AArch64::BLR", "AArch64::BLRAA", "AArch64::BLRAAZ", "AArch64::BLRAB", "AArch64::BLRABZ", "AArch64::CBZW", "AArch64::CBZX", "AArch64::CBNZW", "AArch64::CBNZX", "AArch64::CCMPWr", "AArch64::CCMPXr", "AArch64::G_FCMP", "AArch64::G_ICMP", "AArch64::TBZW", "AArch64::TBZX", "AArch64::TBNZW", "AArch64::TBNZX", "AArch64::RET", "AArch64::RETAA", "AArch64::RETAB", "AArch64::SVC" ]	AArch64BranchTargetAligner	isBranch	AArch64	CPU	LLVM	23,278	186	1	[]
[ "<s>", "static", "bool", "arc_no_speculation_in_delay_slots_p", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Implement", "TARGET_NO_SPECULATION_IN_DELAY_SLOTS_P", "." ]	[ "arc" ]	arc	arc_no_speculation_in_delay_slots_p	arc	MPU	GCC	23,279	10	1	[]
[ "<s>", "int", "m68hc11_page0_symbol_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "return", "XSTR", "(", "x", ",", "0", ")", "!=", "0", "&&", "XSTR", "(", "x", ",", "0", ")", "[", "0", "]", "==", "'@'", ";", "case", "CONST", ":", "return", "m68hc11_page0_symbol_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", "case", "PLUS", ":", "if", "(", "!", "m68hc11_page0_symbol_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", ")", "return", "0", ";", "return", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", "<", "256", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ">=", "0", ";", "default", ":", "return", "0", ";", "}", "}", "</s>" ]	[ "Return", "1", "if", "this", "is", "a", "symbol", "in", "page0" ]	[ "m68hc11", "0", "0", "0", "0", "0", "0", "0", "1", "1", "256", "1", "0", "0" ]	m68hc111	m68hc11_page0_symbol_p	m68hc11	MPU	GCC	23,280	117	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "TLCS900TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "return", "C_RegisterClass", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "TLCS900", "TLCS900", "1", "0" ]	TLCS900ISelLowering	getConstraintType	TLCS900	MPU	LLVM	23,281	56	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "updateRegAllocHint", "(", "Register", "Reg", ",", "Register", "NewReg", ",", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "Register", ",", "Register", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "ARMRI", "::", "RegPairOdd", "\|\|", "Hint", ".", "first", "==", "ARMRI", "::", "RegPairEven", ")", "&&", "Hint", ".", "second", ".", "isVirtual", "(", ")", ")", "{", "Register", "OtherReg", "=", "Hint", ".", "second", ";", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "OtherReg", ")", ";", "if", "(", "Hint", ".", "second", "==", "Reg", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "OtherReg", ",", "Hint", ".", "first", ",", "NewReg", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "NewReg", ")", ")", "MRI", "->", "setRegAllocationHint", "(", "NewReg", ",", "Hint", ".", "first", "==", "ARMRI", "::", "RegPairOdd", "?", "ARMRI", "::", "RegPairEven", ":", "ARMRI", "::", "RegPairOdd", ",", "OtherReg", ")", ";", "}", "}", "}", "</s>" ]	[ "A", "callback", "to", "allow", "target", "a", "chance", "to", "update", "register", "allocation", "hints", "when", "a", "register", "is", "``", "changed", "''", "(", "e.g", "." ]	[ "ARM", "ARM", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd" ]	ARMBaseRegisterInfo	updateRegAllocHint	ARM	CPU	LLVM	23,282	149	1	[]
[ "<s>", "bool", "SIShrinkInstructions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "I1Defs", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "", "I", ";", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "\|\|", "!", "TII", "->", "commuteInstruction", "(", "&", "MI", ")", "\|\|", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "continue", ";", "}", "int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Op32", "==", "-", "1", ")", "continue", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "0", ",", "AMDGPU", "::", "VCC", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "AMDGPU", "::", "VCC", ")", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Shrinking \"", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Op32", ")", ")", ";", "Inst32", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "0", ")", ")", ";", "Inst32", ".", "addOperand", "(", "", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ")", ";", "const", "MachineOperand", "", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "addOperand", "(", "", "Src1", ")", ";", "++", "NumInstructionsShrunk", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "foldImmediates", "(", "", "Inst32", ",", "TII", ",", "MRI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"e32 MI = \"", "<<", "*", "Inst32", "<<", "'\\n'", ")", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "SI", "1", "0", "0", "0", "\"Shrinking \"", "0", "\"e32 MI = \"" ]	SIShrinkInstructions19	runOnMachineFunction	R600	GPU	LLVM	23,283	446	1	[]
[ "<s>", "static", "void", "mips_print_operand_reloc", "(", "FILE", "", "file", ",", "rtx", "op", ",", "enum", "mips_symbol_context", "context", ",", "const", "char", "", "", "relocs", ")", "{", "enum", "mips_symbol_type", "symbol_type", ";", "const", "char", "", "p", ";", "symbol_type", "=", "mips_classify_symbolic_expression", "(", "op", ",", "context", ")", ";", "gcc_assert", "(", "relocs", "[", "symbol_type", "]", ")", ";", "fputs", "(", "relocs", "[", "symbol_type", "]", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "mips_strip_unspec_address", "(", "op", ")", ")", ";", "for", "(", "p", "=", "relocs", "[", "symbol_type", "]", ";", "", "p", "!=", "0", ";", "p", "++", ")", "if", "(", "", "p", "==", "'('", ")", "fputc", "(", "')'", ",", "file", ")", ";", "}", "</s>" ]	[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "RELOCS", "is", "the", "array", "of", "relocations", "to", "use", "." ]	[ "mips", "0" ]	mips	mips_print_operand_reloc	mips	CPU	GCC	23,284	100	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "SparcELFTargetObjectFile", ">", "(", ")", ")", ",", "DL", "(", "computeDataLayout", "(", "is64bit", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "is64bit", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine19	SparcTargetMachine	Sparc	CPU	LLVM	23,285	98	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ";", "const", "TargetRegisterClass", "", "DefinedRC", "=", "OpInfo", ".", "RegClass", "!=", "-", "1", "?", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ":", "nullptr", ";", "if", "(", "!", "MO", ")", "MO", "=", "&", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "", "MO", ")", ")", "{", "unsigned", "SGPRUsed", "=", "MO", "->", "isReg", "(", ")", "?", "MO", "->", "getReg", "(", ")", ":", "(", "unsigned", ")", "AMDGPU", "::", "NoRegister", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MI", "->", "getOperand", "(", "i", ")", ")", "&&", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "{", "return", "false", ";", "}", "}", "}", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "assert", "(", "DefinedRC", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "MRI", ".", "getRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ";", "return", "RI", ".", "getCommonSubClass", "(", "RC", ",", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ")", ";", "}", "assert", "(", "MO", "->", "isImm", "(", ")", "\|\|", "MO", "->", "isFPImm", "(", ")", "\|\|", "MO", "->", "isTargetIndex", "(", ")", "\|\|", "MO", "->", "isFI", "(", ")", ")", ";", "if", "(", "!", "DefinedRC", ")", "{", "return", "true", ";", "}", "return", "isImmOperandLegal", "(", "MI", ",", "OpIdx", ",", "", "MO", ")", ";", "}", "</s>" ]	[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]	[ "R600", "SI", "1", "0" ]	SIInstrInfo138	isOperandLegal	R600	GPU	LLVM	23,286	309	1	[]
[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "nregs", ";", "cfun", "->", "machine", "->", "uses_anonymous_args", "=", "1", ";", "if", "(", "pcum", "->", "pcs_variant", "<=", "ARM_PCS_AAPCS_LOCAL", ")", "{", "nregs", "=", "pcum", "->", "aapcs_ncrn", ";", "if", "(", "(", "nregs", "&", "1", ")", "&&", "arm_needs_doubleword_align", "(", "mode", ",", "type", ")", ")", "nregs", "++", ";", "}", "else", "nregs", "=", "pcum", "->", "nregs", ";", "if", "(", "nregs", "<", "NUM_ARG_REGS", ")", "", "pretend_size", "=", "(", "NUM_ARG_REGS", "-", "nregs", ")", "", "UNITS_PER_WORD", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", "stack", ".", "XXX", "I", "know", "the", "prologue", "should", "n't", "be", "pushing", "registers", ",", "but", "it", "is", "faster", "that", "way", "." ]	[ "arm", "1", "1" ]	arm4	arm_setup_incoming_varargs	arm	CPU	GCC	23,287	101	1	[]
[ "<s>", "rtx", "mt_return_addr_rtx", "(", "int", "count", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "NULL_RTX", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "GPR_LINK", ")", ";", "}", "</s>" ]	[ "Implement", "RETURN_ADDR_RTX", "." ]	[ "mt", "0" ]	mt	mt_return_addr_rtx	mt	CPU	GCC	23,288	25	1	[]
[ "<s>", "void", "KudeyarInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Kudeyar", "Kudeyar" ]	KudeyarInstPrinter	printInst	Kudeyar	CPU	LLVM	23,289	33	1	[]
[ "<s>", "const", "MCExpr", "", "X86TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";", "}", "</s>" ]	[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	getPICJumpTableRelocBaseExpr	X86	CPU	LLVM	23,290	56	1	[]
[ "<s>", "static", "void", "find_constant_pool_ref", "(", "rtx_insn", "", "insn", ",", "rtx", "", "ref", ")", "{", "if", "(", "s390_safe_relative_long_p", "(", "insn", ")", ")", "return", ";", "find_constant_pool_ref_1", "(", "PATTERN", "(", "insn", ")", ",", "ref", ")", ";", "}", "</s>" ]	[ "Find", "an", "annotated", "literal", "pool", "symbol", "referenced", "in", "RTX", "X", ",", "and", "store", "it", "at", "REF", ".", "Will", "abort", "if", "X", "contains", "references", "to", "more", "than", "one", "such", "pool", "symbol", ";", "multiple", "references", "to", "the", "same", "symbol", "are", "allowed", ",", "however", ".", "The", "rtx", "pointed", "to", "by", "REF", "must", "be", "initialized", "to", "NULL_RTX", "by", "the", "caller", "before", "calling", "this", "routine", "." ]	[ "s390" ]	s390	find_constant_pool_ref	s390	MPU	GCC	23,291	33	1	[]
[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"", ";", "case", "PPCISD", "::", "FCFID", ":", "return", "\"PPCISD::FCFID\"", ";", "case", "PPCISD", "::", "FCTIDZ", ":", "return", "\"PPCISD::FCTIDZ\"", ";", "case", "PPCISD", "::", "FCTIWZ", ":", "return", "\"PPCISD::FCTIWZ\"", ";", "case", "PPCISD", "::", "STFIWX", ":", "return", "\"PPCISD::STFIWX\"", ";", "case", "PPCISD", "::", "VMADDFP", ":", "return", "\"PPCISD::VMADDFP\"", ";", "case", "PPCISD", "::", "VNMSUBFP", ":", "return", "\"PPCISD::VNMSUBFP\"", ";", "case", "PPCISD", "::", "VPERM", ":", "return", "\"PPCISD::VPERM\"", ";", "case", "PPCISD", "::", "Hi", ":", "return", "\"PPCISD::Hi\"", ";", "case", "PPCISD", "::", "Lo", ":", "return", "\"PPCISD::Lo\"", ";", "case", "PPCISD", "::", "TOC_ENTRY", ":", "return", "\"PPCISD::TOC_ENTRY\"", ";", "case", "PPCISD", "::", "TOC_RESTORE", ":", "return", "\"PPCISD::TOC_RESTORE\"", ";", "case", "PPCISD", "::", "LOAD", ":", "return", "\"PPCISD::LOAD\"", ";", "case", "PPCISD", "::", "LOAD_TOC", ":", "return", "\"PPCISD::LOAD_TOC\"", ";", "case", "PPCISD", "::", "DYNALLOC", ":", "return", "\"PPCISD::DYNALLOC\"", ";", "case", "PPCISD", "::", "GlobalBaseReg", ":", "return", "\"PPCISD::GlobalBaseReg\"", ";", "case", "PPCISD", "::", "SRL", ":", "return", "\"PPCISD::SRL\"", ";", "case", "PPCISD", "::", "SRA", ":", "return", "\"PPCISD::SRA\"", ";", "case", "PPCISD", "::", "SHL", ":", "return", "\"PPCISD::SHL\"", ";", "case", "PPCISD", "::", "EXTSW_32", ":", "return", "\"PPCISD::EXTSW_32\"", ";", "case", "PPCISD", "::", "STD_32", ":", "return", "\"PPCISD::STD_32\"", ";", "case", "PPCISD", "::", "CALL_SVR4", ":", "return", "\"PPCISD::CALL_SVR4\"", ";", "case", "PPCISD", "::", "CALL_NOP_SVR4", ":", "return", "\"PPCISD::CALL_NOP_SVR4\"", ";", "case", "PPCISD", "::", "CALL_Darwin", ":", "return", "\"PPCISD::CALL_Darwin\"", ";", "case", "PPCISD", "::", "NOP", ":", "return", "\"PPCISD::NOP\"", ";", "case", "PPCISD", "::", "MTCTR", ":", "return", "\"PPCISD::MTCTR\"", ";", "case", "PPCISD", "::", "BCTRL_Darwin", ":", "return", "\"PPCISD::BCTRL_Darwin\"", ";", "case", "PPCISD", "::", "BCTRL_SVR4", ":", "return", "\"PPCISD::BCTRL_SVR4\"", ";", "case", "PPCISD", "::", "RET_FLAG", ":", "return", "\"PPCISD::RET_FLAG\"", ";", "case", "PPCISD", "::", "MFCR", ":", "return", "\"PPCISD::MFCR\"", ";", "case", "PPCISD", "::", "VCMP", ":", "return", "\"PPCISD::VCMP\"", ";", "case", "PPCISD", "::", "VCMPo", ":", "return", "\"PPCISD::VCMPo\"", ";", "case", "PPCISD", "::", "LBRX", ":", "return", "\"PPCISD::LBRX\"", ";", "case", "PPCISD", "::", "STBRX", ":", "return", "\"PPCISD::STBRX\"", ";", "case", "PPCISD", "::", "LARX", ":", "return", "\"PPCISD::LARX\"", ";", "case", "PPCISD", "::", "STCX", ":", "return", "\"PPCISD::STCX\"", ";", "case", "PPCISD", "::", "COND_BRANCH", ":", "return", "\"PPCISD::COND_BRANCH\"", ";", "case", "PPCISD", "::", "MFFS", ":", "return", "\"PPCISD::MFFS\"", ";", "case", "PPCISD", "::", "MTFSB0", ":", "return", "\"PPCISD::MTFSB0\"", ";", "case", "PPCISD", "::", "MTFSB1", ":", "return", "\"PPCISD::MTFSB1\"", ";", "case", "PPCISD", "::", "FADDRTZ", ":", "return", "\"PPCISD::FADDRTZ\"", ";", "case", "PPCISD", "::", "MTFSF", ":", "return", "\"PPCISD::MTFSF\"", ";", "case", "PPCISD", "::", "TC_RETURN", ":", "return", "\"PPCISD::TC_RETURN\"", ";", "case", "PPCISD", "::", "CR6SET", ":", "return", "\"PPCISD::CR6SET\"", ";", "case", "PPCISD", "::", "CR6UNSET", ":", "return", "\"PPCISD::CR6UNSET\"", ";", "case", "PPCISD", "::", "ADDIS_TOC_HA", ":", "return", "\"PPCISD::ADDIS_TOC_HA\"", ";", "case", "PPCISD", "::", "LD_TOC_L", ":", "return", "\"PPCISD::LD_TOC_L\"", ";", "case", "PPCISD", "::", "ADDI_TOC_L", ":", "return", "\"PPCISD::ADDI_TOC_L\"", ";", "case", "PPCISD", "::", "ADDIS_GOT_TPREL_HA", ":", "return", "\"PPCISD::ADDIS_GOT_TPREL_HA\"", ";", "case", "PPCISD", "::", "LD_GOT_TPREL_L", ":", "return", "\"PPCISD::LD_GOT_TPREL_L\"", ";", "case", "PPCISD", "::", "ADD_TLS", ":", "return", "\"PPCISD::ADD_TLS\"", ";", "case", "PPCISD", "::", "ADDIS_TLSGD_HA", ":", "return", "\"PPCISD::ADDIS_TLSGD_HA\"", ";", "case", "PPCISD", "::", "ADDI_TLSGD_L", ":", "return", "\"PPCISD::ADDI_TLSGD_L\"", ";", "case", "PPCISD", "::", "GET_TLS_ADDR", ":", "return", "\"PPCISD::GET_TLS_ADDR\"", ";", "case", "PPCISD", "::", "ADDIS_TLSLD_HA", ":", "return", "\"PPCISD::ADDIS_TLSLD_HA\"", ";", "case", "PPCISD", "::", "ADDI_TLSLD_L", ":", "return", "\"PPCISD::ADDI_TLSLD_L\"", ";", "case", "PPCISD", "::", "GET_TLSLD_ADDR", ":", "return", "\"PPCISD::GET_TLSLD_ADDR\"", ";", "case", "PPCISD", "::", "ADDIS_DTPREL_HA", ":", "return", "\"PPCISD::ADDIS_DTPREL_HA\"", ";", "case", "PPCISD", "::", "ADDI_DTPREL_L", ":", "return", "\"PPCISD::ADDI_DTPREL_L\"", ";", "}", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PPCISD::VNMSUBFP\"", "PPCISD::VPERM", "\"PPCISD::VPERM\"", "PPCISD::Hi", "\"PPCISD::Hi\"", "PPCISD::Lo", "\"PPCISD::Lo\"", "PPCISD::TOC_ENTRY", "\"PPCISD::TOC_ENTRY\"", "PPCISD::TOC_RESTORE", "\"PPCISD::TOC_RESTORE\"", "PPCISD::LOAD", "\"PPCISD::LOAD\"", "PPCISD::LOAD_TOC", "\"PPCISD::LOAD_TOC\"", "PPCISD::DYNALLOC", "\"PPCISD::DYNALLOC\"", "PPCISD::GlobalBaseReg", "\"PPCISD::GlobalBaseReg\"", "PPCISD::SRL", "\"PPCISD::SRL\"", "PPCISD::SRA", "\"PPCISD::SRA\"", "PPCISD::SHL", "\"PPCISD::SHL\"", "PPCISD::EXTSW_32", "\"PPCISD::EXTSW_32\"", "PPCISD::STD_32", "\"PPCISD::STD_32\"", "PPCISD::CALL_SVR4", "\"PPCISD::CALL_SVR4\"", "PPCISD::CALL_NOP_SVR4", "\"PPCISD::CALL_NOP_SVR4\"", "PPCISD::CALL_Darwin", "\"PPCISD::CALL_Darwin\"", "PPCISD::NOP", "\"PPCISD::NOP\"", "PPCISD::MTCTR", "\"PPCISD::MTCTR\"", "PPCISD::BCTRL_Darwin", "\"PPCISD::BCTRL_Darwin\"", "PPCISD::BCTRL_SVR4", "\"PPCISD::BCTRL_SVR4\"", "PPCISD::RET_FLAG", "\"PPCISD::RET_FLAG\"", "PPCISD::MFCR", "\"PPCISD::MFCR\"", "PPCISD::VCMP", "\"PPCISD::VCMP\"", "PPCISD::VCMPo", "\"PPCISD::VCMPo\"", "PPCISD::LBRX", "\"PPCISD::LBRX\"", "PPCISD::STBRX", "\"PPCISD::STBRX\"", "PPCISD::LARX", "\"PPCISD::LARX\"", "PPCISD::STCX", "\"PPCISD::STCX\"", "PPCISD::COND_BRANCH", "\"PPCISD::COND_BRANCH\"", "PPCISD::MFFS", "\"PPCISD::MFFS\"", "PPCISD::MTFSB0", "\"PPCISD::MTFSB0\"", "PPCISD::MTFSB1", "\"PPCISD::MTFSB1\"", "PPCISD::FADDRTZ", "\"PPCISD::FADDRTZ\"", "PPCISD::MTFSF", "\"PPCISD::MTFSF\"", "PPCISD::TC_RETURN", "\"PPCISD::TC_RETURN\"", "PPCISD::CR6SET", "\"PPCISD::CR6SET\"", "PPCISD::CR6UNSET", "\"PPCISD::CR6UNSET\"", "PPCISD::ADDIS_TOC_HA", "\"PPCISD::ADDIS_TOC_HA\"", "PPCISD::LD_TOC_L", "\"PPCISD::LD_TOC_L\"", "PPCISD::ADDI_TOC_L", "\"PPCISD::ADDI_TOC_L\"", "PPCISD::ADDIS_GOT_TPREL_HA", "\"PPCISD::ADDIS_GOT_TPREL_HA\"", "PPCISD::LD_GOT_TPREL_L", "\"PPCISD::LD_GOT_TPREL_L\"", "PPCISD::ADD_TLS", "\"PPCISD::ADD_TLS\"", "PPCISD::ADDIS_TLSGD_HA", "\"PPCISD::ADDIS_TLSGD_HA\"", "PPCISD::ADDI_TLSGD_L", "\"PPCISD::ADDI_TLSGD_L\"", "PPCISD::GET_TLS_ADDR", "\"PPCISD::GET_TLS_ADDR\"", "PPCISD::ADDIS_TLSLD_HA", "\"PPCISD::ADDIS_TLSLD_HA\"", "PPCISD::ADDI_TLSLD_L", "\"PPCISD::ADDI_TLSLD_L\"", "PPCISD::GET_TLSLD_ADDR", "\"PPCISD::GET_TLSLD_ADDR\"", "PPCISD::ADDIS_DTPREL_HA", "\"PPCISD::ADDIS_DTPREL_HA\"", "PPCISD::ADDI_DTPREL_L", "\"PPCISD::ADDI_DTPREL_L\"" ]	PPCISelLowering73	getTargetNodeName	PowerPC	CPU	LLVM	23,292	496	1	[]
[ "<s>", "static", "void", "ix86_sse_copysign_to_positive", "(", "rtx", "result", ",", "rtx", "abs_value", ",", "rtx", "sign", ",", "rtx", "mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "sign", ")", ";", "rtx", "sgn", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "mask", "==", "NULL_RTX", ")", "{", "machine_mode", "vmode", ";", "if", "(", "mode", "==", "SFmode", ")", "vmode", "=", "V4SFmode", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "vmode", "=", "V2DFmode", ";", "else", "vmode", "=", "mode", ";", "mask", "=", "ix86_build_signbit_mask", "(", "vmode", ",", "VECTOR_MODE_P", "(", "mode", ")", ",", "false", ")", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "rtx", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ")", ";", "tmp", "=", "gen_rtx_VEC_SELECT", "(", "mode", ",", "mask", ",", "tmp", ")", ";", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "tmp", ")", ")", ";", "}", "}", "else", "mask", "=", "gen_rtx_NOT", "(", "mode", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "sgn", ",", "gen_rtx_AND", "(", "mode", ",", "mask", ",", "sign", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "result", ",", "gen_rtx_IOR", "(", "mode", ",", "abs_value", ",", "sgn", ")", ")", ")", ";", "}", "</s>" ]	[ "Expand", "copysign", "from", "SIGN", "to", "the", "positive", "value", "ABS_VALUE", "storing", "in", "RESULT", ".", "If", "MASK", "is", "non-null", ",", "it", "shall", "be", "a", "mask", "to", "mask", "out", "the", "sign-bit", "." ]	[ "i386", "1" ]	i386-expand	ix86_sse_copysign_to_positive	i386	CPU	GCC	23,293	182	1	[]
[ "<s>", "static", "void", "fix_range", "(", "const", "char", "", "const_str", ")", "{", "int", "i", ",", "first", ",", "last", ";", "char", "", "str", ",", "", "dash", ",", "", "comma", ";", "i", "=", "strlen", "(", "const_str", ")", ";", "str", "=", "(", "char", "", ")", "alloca", "(", "i", "+", "1", ")", ";", "memcpy", "(", "str", ",", "const_str", ",", "i", "+", "1", ")", ";", "while", "(", "1", ")", "{", "dash", "=", "strchr", "(", "str", ",", "'-'", ")", ";", "if", "(", "!", "dash", ")", "{", "warning", "(", "0", ",", "\"value of -mfixed-range must have form REG1-REG2\"", ")", ";", "return", ";", "}", "", "dash", "=", "'\\0'", ";", "comma", "=", "strchr", "(", "dash", "+", "1", ",", "','", ")", ";", "if", "(", "comma", ")", "", "comma", "=", "'\\0'", ";", "first", "=", "decode_reg_name", "(", "str", ")", ";", "if", "(", "first", "<", "0", ")", "{", "warning", "(", "0", ",", "\"unknown register name: %s\"", ",", "str", ")", ";", "return", ";", "}", "last", "=", "decode_reg_name", "(", "dash", "+", "1", ")", ";", "if", "(", "last", "<", "0", ")", "{", "warning", "(", "0", ",", "\"unknown register name: %s\"", ",", "dash", "+", "1", ")", ";", "return", ";", "}", "", "dash", "=", "'-'", ";", "if", "(", "first", ">", "last", ")", "{", "warning", "(", "0", ",", "\"%s-%s is an empty range\"", ",", "str", ",", "dash", "+", "1", ")", ";", "return", ";", "}", "for", "(", "i", "=", "first", ";", "i", "<=", "last", ";", "++", "i", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "1", ";", "if", "(", "!", "comma", ")", "break", ";", "*", "comma", "=", "','", ";", "str", "=", "comma", "+", "1", ";", "}", "}", "</s>" ]	[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]	[ "ia64", "1", "1", "1", "0", "\"value of -mfixed-range must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]	ia644	fix_range	ia64	CPU	GCC	23,294	242	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "ARMII", "::", "ThumbArithFlagSetting", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "\"optionally flag setting instruction missing optional def operand\"", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "\"operand count mismatch!\"", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "0", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "Opc", "==", "ARM", "::", "tADDhirr", "&&", "isThumbOne", "(", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "ARM", "::", "tMOVr", "&&", "isThumbOne", "(", ")", "&&", "!", "hasV6Ops", "(", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "return", "Match_Success", ";", "}", "</s>" ]	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]	ARMAsmParser (2)	checkTargetMatchPredicate	ARM	CPU	LLVM	23,295	278	1	[]
[ "<s>", "const", "RISCVInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "RISCV", "RISCV" ]	RISCVSubtarget (2)	getInstrInfo	RISCV	CPU	LLVM	23,296	14	1	[]
[ "<s>", "static", "bool", "aarch64_hard_regno_call_part_clobbered", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "bool", "simd_p", "=", "insn", "&&", "CALL_P", "(", "insn", ")", "&&", "aarch64_simd_call_p", "(", "insn", ")", ";", "return", "FP_REGNUM_P", "(", "regno", ")", "&&", "maybe_gt", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "simd_p", "?", "16", ":", "8", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "The", "callee", "only", "saves", "the", "lower", "64", "bits", "of", "a", "128-bit", "register", ".", "Tell", "the", "compiler", "the", "callee", "clobbers", "the", "top", "64", "bits", "when", "restoring", "the", "bottom", "64", "bits", "." ]	[ "aarch64", "16", "8" ]	aarch646	aarch64_hard_regno_call_part_clobbered	aarch64	CPU	GCC	23,297	52	1	[]
[ "<s>", "const", "char", "", "nds32_output_16bit_load", "(", "rtx", "", "operands", ",", "int", "byte", ")", "{", "char", "pattern", "[", "100", "]", ";", "unsigned", "char", "size", ";", "rtx", "code", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ";", "size", "=", "nds32_byte_to_size", "(", "byte", ")", ";", "switch", "(", "nds32_mem_format", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "ADDRESS_REG", ":", "operands", "[", "1", "]", "=", "code", ";", "output_asm_insn", "(", "\"lwi450\\t%0, [%1]\"", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_LO_REG_IMM3U", ":", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "\"l%ci333\\t%%0, %%1\"", ",", "size", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_POST_INC_LO_REG_IMM3U", ":", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "\"l%ci333.bi\\t%%0, %%1\"", ",", "size", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_FP_IMM7U", ":", "output_asm_insn", "(", "\"lwi37\\t%0, %1\"", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_SP_IMM7U", ":", "operands", "[", "1", "]", "=", "XEXP", "(", "code", ",", "1", ")", ";", "output_asm_insn", "(", "\"lwi37.sp\\t%0, [ + (%1)]\"", ",", "operands", ")", ";", "break", ";", "default", ":", "break", ";", "}", "return", "\"\"", ";", "}", "</s>" ]	[ "Output", "16-bit", "load", "." ]	[ "nds32", "100", "1", "0", "1", "1", "\"lwi450\\t%0, [%1]\"", "\"l%ci333\\t%%0, %%1\"", "\"l%ci333.bi\\t%%0, %%1\"", "\"lwi37\\t%0, %1\"", "1", "1", "\"lwi37.sp\\t%0, [ + (%1)]\"", "\"\"" ]	nds32-md-auxiliary2	nds32_output_16bit_load	nds32	CPU	GCC	23,298	170	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "", "CommentStream", ",", "MII", ")", ";", "printInstFlags", "(", "MI", ",", "OS", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "Address", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]	X86ATTInstPrinter2	printInst	X86	CPU	LLVM	23,299	159	1	[]

[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MTOCRF", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MTOCRF8", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MFOCRF", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MFOCRF8", ")", "||", "MO", ".", "getReg", "(", ")", "<", "PPC", "::", "CR0", "||", "MO", ".", "getReg", "(", ")", ">", "PPC", "::", "CR7", ")", ";", "unsigned", "OpNo", "=", "getOpIdxForMO", "(", "MI", ",", "MO", ")", ";", "unsigned", "Reg", "=", "PPCInstrInfo", "::", "getRegNumForOperand", "(", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "MO", ".", "getReg", "(", ")", ",", "OpNo", ")", ";", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "\"Relocation required in an instruction that we cannot encode!\"", ")", ";", "return", "MO", ".", "getImm", "(", ")", ";", "}", "</s>" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTOCRF", "PPC::MTOCRF8", "PPC::MFOCRF", "PPC::MFOCRF8", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCMCCodeEmitter44

getMachineOpValue

PowerPC

CPU

LLVM

23,200

172

1

[]

[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "ST", "=", "MF", "->", "getTarget", "(", ")", ".", "getSubtarget", "<", "TargetSubtargetInfo", ">", "(", ")", ";", "SchedModel", ".", "init", "(", "*", "ST", ".", "getSchedModel", "(", ")", ",", "&", "ST", ",", "TII", ")", ";", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** \"", "<<", "getPassName", "(", ")", "<<", "\": \"", "<<", "MF", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "SchedModel", ".", "hasInstrSchedModel", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\" Skipping pass: no machine model present.\\n\"", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "0", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "unsigned", "BaseReg", ";", "unsigned", "Offset", ";", "if", "(", "TII", "->", "getLdStBaseRegImmOfs", "(", "&", "MI", ",", "BaseReg", ",", "Offset", ",", "TRI", ")", ")", "{", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Unpairing store \"", "<<", "MI", "<<", "\"\\n\"", ")", ";", "SuppressSTP", "=", "true", ";", "TII", "->", "suppressLdStPair", "(", "&", "MI", ")", ";", "}", "PrevBaseReg", "=", "BaseReg", ";", "}", "else", "PrevBaseReg", "=", "0", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]

AArch64StorePairSuppress

runOnMachineFunction

AArch64

CPU

LLVM

23,201

278

1

[]

[ "<s>", "static", "char", "*", "describe_cache", "(", "struct", "cache_desc", "level1", ",", "struct", "cache_desc", "level2", ")", "{", "char", "size", "[", "100", "]", ",", "line", "[", "100", "]", ",", "size2", "[", "100", "]", ";", "snprintf", "(", "size", ",", "sizeof", "(", "size", ")", ",", "\"--param l1-cache-size=%u \"", ",", "level1", ".", "sizekb", ")", ";", "snprintf", "(", "line", ",", "sizeof", "(", "line", ")", ",", "\"--param l1-cache-line-size=%u \"", ",", "level1", ".", "line", ")", ";", "snprintf", "(", "size2", ",", "sizeof", "(", "size2", ")", ",", "\"--param l2-cache-size=%u \"", ",", "level2", ".", "sizekb", ")", ";", "return", "concat", "(", "size", ",", "line", ",", "size2", ",", "NULL", ")", ";", "}", "</s>" ]

[ "Returns", "parameters", "that", "describe", "L1_ASSOC", "associative", "cache", "of", "size", "L1_SIZEKB", "with", "lines", "of", "size", "L1_LINE", ",", "and", "L2_SIZEKB", "." ]

[ "i386", "100", "100", "100", "\"--param l1-cache-size=%u \"", "\"--param l1-cache-line-size=%u \"", "\"--param l2-cache-size=%u \"" ]

driver-i386

describe_cache

i386

CPU

GCC

23,202

91

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "WebAssembly" ]

WebAssemblyISelLowering (3)

classof

WebAssembly

Virtual ISA

LLVM

23,203

22

1

[]

[ "<s>", "static", "void", "ix86_emit_binop", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "op", ",", "clob", ";", "op", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "dst", ",", "src", ")", ")", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "op", ",", "clob", ")", ")", ")", ";", "}", "</s>" ]

[ "Emit", "x86", "binary", "operand", "CODE", "in", "mode", "MODE", ",", "where", "the", "first", "operand", "matches", "destination", ".", "RTX", "includes", "clobber", "of", "FLAGS_REG", "." ]

[ "i386", "2" ]

i3865

ix86_emit_binop

i386

CPU

GCC

23,204

73

1

[]

[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'z'", ":", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "MO", ".", "getImm", "(", ")", "==", "0", ")", "{", "OS", "<<", "RISCVInstPrinter", "::", "getRegisterName", "(", "RISCV", "::", "X0", ")", ";", "return", "false", ";", "}", "break", ";", "case", "'i'", ":", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "OS", "<<", "'i'", ";", "return", "false", ";", "}", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "OS", "<<", "RISCVInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "RISCV", "RISCV", "0", "1", "0", "0", "0", "RISCV", "RISCV::X0", "RISCV" ]

RISCVAsmPrinter19

PrintAsmOperand

RISCV

CPU

LLVM

23,205

202

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "PatmosSPBundling", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos", "Patmos" ]

PatmosSPReduce1

getAnalysisUsage

Patmos

VLIW

LLVM

23,206

27

1

[]

[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "32", ")", "return", "ScalarVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Size", "==", "64", ")", "return", "MVT", "::", "i32", ";", "if", "(", "Size", "==", "16", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "VT", ".", "isInteger", "(", ")", "?", "MVT", "::", "v2i16", ":", "MVT", "::", "v2f16", ";", "}", "return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";", "}", "</s>" ]

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "32", "64", "MVT::i32", "16", "MVT::v2i16", "MVT::v2f16" ]

SIISelLowering (2)3

getRegisterTypeForCallingConv

AMDGPU

GPU

LLVM

23,207

117

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureRelax", "]", ")", "return", "false", ";", "unsigned", "Count", ";", "shouldInsertExtraNopBytesForCodeAlign", "(", "AF", ",", "Count", ")", ";", "if", "(", "Count", "==", "0", ")", "return", "false", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "const", "MCExpr", "*", "Dummy", "=", "MCConstantExpr", "::", "create", "(", "0", ",", "Ctx", ")", ";", "MCFixup", "Fixup", "=", "MCFixup", "::", "create", "(", "0", ",", "Dummy", ",", "MCFixupKind", "(", "RISCV", "::", "fixup_riscv_align", ")", ",", "SMLoc", "(", ")", ")", ";", "uint64_t", "FixedValue", "=", "0", ";", "MCValue", "NopBytes", "=", "MCValue", "::", "get", "(", "Count", ")", ";", "Asm", ".", "getWriter", "(", ")", ".", "recordRelocation", "(", "Asm", ",", "Layout", ",", "&", "AF", ",", "Fixup", ",", "NopBytes", ",", "FixedValue", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]

RISCVAsmBackend16

shouldInsertFixupForCodeAlign

RISCV

CPU

LLVM

23,208

143

1

[]

[ "<s>", "bool", "X86AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86AvoidStoreForwardBlocks", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "||", "!", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "\"Expected MIR to be in SSA form\"", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Start X86AvoidStoreForwardBlocks\\n\"", ";", ")", ";", "findPotentiallylBlockedCopies", "(", "MF", ")", ";", "for", "(", "auto", "LoadStoreInstPair", ":", "BlockedLoadsStoresPairs", ")", "{", "MachineInstr", "*", "LoadInst", "=", "LoadStoreInstPair", ".", "first", ";", "int64_t", "LdDispImm", "=", "getDispOperand", "(", "LoadInst", ")", ".", "getImm", "(", ")", ";", "DisplacementSizeMap", "BlockingStoresDispSizeMap", ";", "SmallVector", "<", "MachineInstr", "*", ",", "2", ">", "PotentialBlockers", "=", "findPotentialBlockers", "(", "LoadInst", ")", ";", "for", "(", "auto", "*", "PBInst", ":", "PotentialBlockers", ")", "{", "if", "(", "!", "isPotentialBlockingStoreInst", "(", "PBInst", "->", "getOpcode", "(", ")", ",", "LoadInst", "->", "getOpcode", "(", ")", ")", "||", "!", "isRelevantAddressingMode", "(", "PBInst", ")", ")", "continue", ";", "int64_t", "PBstDispImm", "=", "getDispOperand", "(", "PBInst", ")", ".", "getImm", "(", ")", ";", "assert", "(", "PBInst", "->", "hasOneMemOperand", "(", ")", "&&", "\"Expected One Memory Operand\"", ")", ";", "unsigned", "PBstSize", "=", "(", "*", "PBInst", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "hasSameBaseOpValue", "(", "LoadInst", ",", "PBInst", ")", "&&", "isBlockingStore", "(", "LdDispImm", ",", "getRegSizeInBytes", "(", "LoadInst", ")", ",", "PBstDispImm", ",", "PBstSize", ")", ")", "updateBlockingStoresDispSizeMap", "(", "BlockingStoresDispSizeMap", ",", "PBstDispImm", ",", "PBstSize", ")", ";", "}", "if", "(", "BlockingStoresDispSizeMap", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "*", "StoreInst", "=", "LoadStoreInstPair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Blocked load and store instructions: \\n\"", ")", ";", "LLVM_DEBUG", "(", "LoadInst", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "StoreInst", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Replaced with:\\n\"", ")", ";", "removeRedundantBlockingStores", "(", "BlockingStoresDispSizeMap", ")", ";", "breakBlockedCopies", "(", "LoadInst", ",", "StoreInst", ",", "BlockingStoresDispSizeMap", ")", ";", "updateKillStatus", "(", "LoadInst", ",", "StoreInst", ")", ";", "ForRemoval", ".", "push_back", "(", "LoadInst", ")", ";", "ForRemoval", ".", "push_back", "(", "StoreInst", ")", ";", "}", "for", "(", "auto", "*", "RemovedInst", ":", "ForRemoval", ")", "{", "RemovedInst", "->", "eraseFromParent", "(", ")", ";", "}", "ForRemoval", ".", "clear", "(", ")", ";", "BlockedLoadsStoresPairs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"End X86AvoidStoreForwardBlocks\\n\"", ";", ")", ";", "return", "Changed", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"Expected MIR to be in SSA form\"", "X86", "X86", "\"Start X86AvoidStoreForwardBlocks\\n\"", "2", "\"Expected One Memory Operand\"", "\"Blocked load and store instructions: \\n\"", "\"Replaced with:\\n\"", "\"End X86AvoidStoreForwardBlocks\\n\"" ]

X86AvoidStoreForwardingBlocks1

runOnMachineFunction

X86

CPU

LLVM

23,209

408

1

[]

[ "<s>", "void", "setFrameAdjustment", "(", "MachineInstr", "&", "I", ",", "int64_t", "V", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "I", ")", ")", ";", "if", "(", "isFrameSetup", "(", "I", ")", ")", "I", ".", "getOperand", "(", "2", ")", ".", "setImm", "(", "V", ")", ";", "else", "I", ".", "getOperand", "(", "1", ")", ".", "setImm", "(", "V", ")", ";", "}", "</s>" ]

[ "Sets", "the", "stack", "pointer", "adjustment", "made", "inside", "the", "frame", "made", "up", "by", "this", "instruction", "." ]

[ "X86", "2", "1" ]

X86InstrInfo (2)2

setFrameAdjustment

X86

CPU

LLVM

23,210

53

1

[]

[ "<s>", "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "\"Token is not an Identifier\"", ")", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "RegNum", "==", "0", ")", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "\"fp\"", ",", "AArch64", "::", "FP", ")", ".", "Case", "(", "\"lr\"", ",", "AArch64", "::", "LR", ")", ".", "Case", "(", "\"x31\"", ",", "AArch64", "::", "XZR", ")", ".", "Case", "(", "\"w31\"", ",", "AArch64", "::", "WZR", ")", ".", "Default", "(", "0", ")", ";", "if", "(", "RegNum", "==", "0", ")", "return", "-", "1", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";", "}", "</s>" ]

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "AArch64", "AArch64", "\"Token is not an Identifier\"", "0", "\"fp\"", "AArch64::FP", "\"lr\"", "AArch64::LR", "\"x31\"", "AArch64::XZR", "\"w31\"", "AArch64::WZR", "0", "0", "1" ]

AArch64AsmParser45

tryParseRegister

AArch64

CPU

LLVM

23,211

132

1

[]

[ "<s>", "bool", "SparcAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mang", "=", "new", "Mangler", "(", "M", ",", "\"\"", ",", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "Sparc", "Sparc", "\"\"" ]

SparcAsmPrinter32

doInitialization

Sparc

CPU

LLVM

23,212

30

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "unsigned", "Size", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "getSize", "(", ")", ";", "unsigned", "ShiftValue", "=", "0", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "OS", "<<", "uint8_t", "(", "Bits", ">>", "ShiftValue", ")", ";", "ShiftValue", "+=", "8", ";", "}", "}", "</s>" ]

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "0", "0", "8" ]

RISCVMCCodeEmitter34

encodeInstruction

RISCV

CPU

LLVM

23,213

93

1

[]

[ "<s>", "void", "arm_init_expanders", "(", ")", "{", "init_machine_status", "=", "arm_init_machine_status", ";", "mark_machine_status", "=", "arm_mark_machine_status", ";", "free_machine_status", "=", "arm_free_machine_status", ";", "}", "</s>" ]

[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "arm" ]

arm2

arm_init_expanders

arm

CPU

GCC

23,214

18

1

[]

[ "<s>", "void", "loongarch_split_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn_", ")", "{", "rtx", "low_dest", ";", "gcc_checking_assert", "(", "loongarch_split_move_p", "(", "dest", ",", "src", ")", ")", ";", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", "||", "FP_REG_RTX_P", "(", "src", ")", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_move_doubleword_fprdi", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "DFmode", ")", "emit_insn", "(", "gen_move_doubleword_fprdf", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "TFmode", ")", "emit_insn", "(", "gen_move_doubleword_fprtf", "(", "dest", ",", "src", ")", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "{", "low_dest", "=", "loongarch_subword", "(", "dest", ",", "false", ")", ";", "if", "(", "REG_P", "(", "low_dest", ")", "&&", "reg_overlap_mentioned_p", "(", "low_dest", ",", "src", ")", ")", "{", "loongarch_emit_move", "(", "loongarch_subword", "(", "dest", ",", "true", ")", ",", "loongarch_subword", "(", "src", ",", "true", ")", ")", ";", "loongarch_emit_move", "(", "low_dest", ",", "loongarch_subword", "(", "src", ",", "false", ")", ")", ";", "}", "else", "{", "loongarch_emit_move", "(", "low_dest", ",", "loongarch_subword", "(", "src", ",", "false", ")", ")", ";", "loongarch_emit_move", "(", "loongarch_subword", "(", "dest", ",", "true", ")", ",", "loongarch_subword", "(", "src", ",", "true", ")", ")", ";", "}", "}", "rtx_insn", "*", "insn", "=", "(", "rtx_insn", "*", ")", "insn_", ";", "struct", "loongarch_address_info", "addr", "=", "{", "}", ";", "if", "(", "insn", ")", "{", "rtx_insn", "*", "next", "=", "next_nonnote_nondebug_insn_bb", "(", "insn", ")", ";", "if", "(", "next", ")", "{", "rtx", "set", "=", "single_set", "(", "next", ")", ";", "if", "(", "set", "&&", "SET_SRC", "(", "set", ")", "==", "dest", ")", "{", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "rtx", "tmp", "=", "XEXP", "(", "src", ",", "0", ")", ";", "loongarch_classify_address", "(", "&", "addr", ",", "tmp", ",", "GET_MODE", "(", "tmp", ")", ",", "true", ")", ";", "if", "(", "addr", ".", "reg", "&&", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "addr", ".", "reg", ")", ")", "validate_change", "(", "next", ",", "&", "SET_SRC", "(", "set", ")", ",", "src", ",", "false", ")", ";", "}", "else", "validate_change", "(", "next", ",", "&", "SET_SRC", "(", "set", ")", ",", "src", ",", "false", ")", ";", "}", "}", "}", "}", "</s>" ]

[ "Split", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "loongarch_split_move_p", "holds", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]

[ "loongarch", "0" ]

loongarch

loongarch_split_move

loongarch

CPU

GCC

23,215

342

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "return", "false", ";", "}", "if", "(", "!", "isResourceAvailable", "(", "SU", ")", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "switch", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ResourcesModel", "->", "reserveResources", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "Packet", ".", "push_back", "(", "SU", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Packet[\"", "<<", "TotalPackets", "<<", "\"]:\\n\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\t[\"", "<<", "i", "<<", "\"] SU(\"", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "Packet", "[", "i", "]", "->", "NodeNum", "<<", "\")\\t\"", ")", ";", "DEBUG", "(", "Packet", "[", "i", "]", "->", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "}", "if", "(", "Packet", ".", "size", "(", ")", ">=", "SchedModel", "->", "getIssueWidth", "(", ")", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "return", "startNewCycle", ";", "}", "</s>" ]

[ "Keep", "track", "of", "available", "resources", "." ]

[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]

HexagonMachineScheduler10

reserveResources

Hexagon

DSP

LLVM

23,216

278

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_PPC", ")", ";", "}", "</s>" ]

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC" ]

PPCISelLowering (2)

CanLowerReturn

PowerPC

CPU

LLVM

23,217

70

1

[]

[ "<s>", "bool", "WebAssemblyArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Argument Move **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "bool", "Changed", "=", "false", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "EntryMBB", ".", "end", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "EntryMBB", ")", "{", "if", "(", "!", "WebAssembly", "::", "isArgument", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "InsertPt", "=", "MI", ";", "break", ";", "}", "}", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_range", "(", "InsertPt", ",", "EntryMBB", ".", "end", "(", ")", ")", ")", "{", "if", "(", "WebAssembly", "::", "isArgument", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "EntryMBB", ".", "insert", "(", "InsertPt", ",", "MI", ".", "removeFromParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Argument Move **********\\n\"", "\"********** Function: \"", "WebAssembly::isArgument", "WebAssembly::isArgument" ]

WebAssemblyArgumentMove4

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

23,218

147

1

[]

[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "return", "true", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG (2)1

SelectInlineAsmMemoryOperand

Sparc

CPU

LLVM

23,219

95

1

[]

[ "<s>", "bool", "M68kCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "M68k", "::", "RTS", ")", ";", "bool", "Success", "=", "true", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "M68kTargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "M68kTargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "getCCAssignFn", "(", "F", ".", "getCallingConv", "(", ")", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "ArgInfo", ",", "8", ">", "SplitArgs", ";", "ArgInfo", "OrigArg", "{", "VRegs", ",", "Val", "->", "getType", "(", ")", ",", "0", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "AssignFn", ")", ";", "OutgoingArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "Success", "=", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "return", "Success", ";", "}", "</s>" ]

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "M68k", "M68k", "M68k::RTS", "M68k", "M68k", "8", "0" ]

M68kCallLowering

lowerReturn

M68k

MPU

LLVM

23,220

240

1

[]

[ "<s>", "void", "HSAILRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MCContext", "&", "Ctx", "=", "MF", "->", "getContext", "(", ")", ";", "assert", "(", "HSAIL", "::", "getNamedOperandIdx", "(", "Opcode", ",", "HSAIL", "::", "OpName", "::", "address", ")", "==", "static_cast", "<", "int", ">", "(", "FIOperandNum", ")", "&&", "\"Frame index should only be used for address operands\"", ")", ";", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "int", "FrameIndex", "=", "Base", ".", "getIndex", "(", ")", ";", "if", "(", "Opcode", "==", "HSAIL", "::", "SPILL_B1", ")", "lowerSpillB1", "(", "II", ",", "FrameIndex", ")", ";", "else", "if", "(", "Opcode", "==", "HSAIL", "::", "RESTORE_B1", ")", "lowerRestoreB1", "(", "II", ",", "FrameIndex", ")", ";", "StringRef", "SymName", "=", "MFI", "->", "isSpillSlotObjectIndex", "(", "FrameIndex", ")", "?", "\"%__spillStack\"", ":", "\"%__privateStack\"", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ";", "Base", ".", "ChangeToMCSymbol", "(", "Sym", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "HSAIL", "HSAIL", "0", "\"Unexpected\"", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "\"Frame index should only be used for address operands\"", "HSAIL::SPILL_B1", "HSAIL::RESTORE_B1", "\"%__spillStack\"", "\"%__privateStack\"" ]

HSAILRegisterInfo

eliminateFrameIndex

HSAIL

Virtual ISA

LLVM

23,221

192

1

[]

[ "<s>", "bool", "tilepro_expand_mulsi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "op2", ")", ",", "SImode", ")", ";", "return", "tilepro_expand_const_mulsi", "(", "op0", ",", "op1", ",", "n", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Expand", "the", "mulsi", "pattern", "." ]

[ "tilepro" ]

tilepro

tilepro_expand_mulsi

tilepro

VLIW

GCC

23,222

49

1

[]

[ "<s>", "void", "alpha_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "cond", ",", "retval", ",", "mem", ",", "oldval", ",", "newval", ";", "bool", "is_weak", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "machine_mode", "mode", ";", "rtx", "label1", ",", "label2", ",", "x", ";", "cond", "=", "operands", "[", "0", "]", ";", "retval", "=", "operands", "[", "1", "]", ";", "mem", "=", "operands", "[", "2", "]", ";", "oldval", "=", "operands", "[", "3", "]", ";", "newval", "=", "operands", "[", "4", "]", ";", "is_weak", "=", "(", "operands", "[", "5", "]", "!=", "const0_rtx", ")", ";", "mod_s", "=", "memmodel_from_int", "(", "INTVAL", "(", "operands", "[", "6", "]", ")", ")", ";", "mod_f", "=", "memmodel_from_int", "(", "INTVAL", "(", "operands", "[", "7", "]", ")", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "alpha_pre_atomic_barrier", "(", "mod_s", ")", ";", "label1", "=", "NULL_RTX", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label1", ",", "0", ")", ")", ";", "}", "label2", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_insn", "(", "gen_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ")", ";", "x", "=", "gen_lowpart", "(", "DImode", ",", "retval", ")", ";", "if", "(", "oldval", "==", "const0_rtx", ")", "{", "emit_move_insn", "(", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "DImode", ",", "x", ",", "const0_rtx", ")", ";", "}", "else", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "x", ",", "oldval", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cond", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "}", "emit_unlikely_jump", "(", "x", ",", "label2", ")", ";", "emit_move_insn", "(", "cond", ",", "newval", ")", ";", "emit_insn", "(", "gen_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "gen_lowpart", "(", "mode", ",", "cond", ")", ")", ")", ";", "if", "(", "!", "is_weak", ")", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label1", ")", ";", "}", "if", "(", "!", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "0", ")", ")", ";", "alpha_post_atomic_barrier", "(", "mod_s", ")", ";", "if", "(", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "0", ")", ")", ";", "}", "</s>" ]

[ "Expand", "a", "compare", "and", "swap", "operation", "." ]

[ "alpha", "0", "1", "2", "3", "4", "5", "6", "7", "0", "0", "0" ]

alpha

alpha_split_compare_and_swap

alpha

MPU

GCC

23,223

347

1

[]

[ "<s>", "void", "arc_init", "(", "void", ")", "{", "char", "*", "tmp", ";", "arc_text_section", "=", "tmp", "=", "xmalloc", "(", "strlen", "(", "arc_text_string", ")", "+", "sizeof", "(", "ARC_SECTION_FORMAT", ")", "+", "1", ")", ";", "sprintf", "(", "tmp", ",", "ARC_SECTION_FORMAT", ",", "arc_text_string", ")", ";", "arc_data_section", "=", "tmp", "=", "xmalloc", "(", "strlen", "(", "arc_data_string", ")", "+", "sizeof", "(", "ARC_SECTION_FORMAT", ")", "+", "1", ")", ";", "sprintf", "(", "tmp", ",", "ARC_SECTION_FORMAT", ",", "arc_data_string", ")", ";", "arc_rodata_section", "=", "tmp", "=", "xmalloc", "(", "strlen", "(", "arc_rodata_string", ")", "+", "sizeof", "(", "ARC_SECTION_FORMAT", ")", "+", "1", ")", ";", "sprintf", "(", "tmp", ",", "ARC_SECTION_FORMAT", ",", "arc_rodata_string", ")", ";", "arc_init_reg_tables", "(", ")", ";", "memset", "(", "arc_punct_chars", ",", "0", ",", "sizeof", "(", "arc_punct_chars", ")", ")", ";", "arc_punct_chars", "[", "'#'", "]", "=", "1", ";", "arc_punct_chars", "[", "'*'", "]", "=", "1", ";", "arc_punct_chars", "[", "'?'", "]", "=", "1", ";", "arc_punct_chars", "[", "'!'", "]", "=", "1", ";", "arc_punct_chars", "[", "'~'", "]", "=", "1", ";", "}", "</s>" ]

[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]

[ "arc", "1", "1", "1", "0", "1", "1", "1", "1", "1" ]

arc3

arc_init

arc

MPU

GCC

23,224

146

1

[]

[ "<s>", "static", "bool", "sh_asm_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_PIC", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "break", ";", "case", "UNSPEC_GOT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOT\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTOFF\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PLT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@PLT\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTPLT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTPLT\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PCREL", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@PCREL\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_DTPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@DTPOFF\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTTPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTTPOFF\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_TPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@TPOFF\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_CALLER", ":", "{", "char", "name", "[", "32", "]", ";", "targetm", ".", "asm_out", ".", "generate_internal_label", "(", "name", ",", "\"LPCS\"", ",", "INTVAL", "(", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "}", "break", ";", "case", "UNSPEC_SYMOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputc", "(", "'-'", ",", "file", ")", ";", "if", "(", "GET_CODE", "(", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", "==", "CONST", ")", "{", "fputc", "(", "'('", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", ";", "fputc", "(", "')'", ",", "file", ")", ";", "}", "else", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", ";", "break", ";", "case", "UNSPEC_PCREL_SYMOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"-(\"", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", ";", "fputs", "(", "\"-.)\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTFUNCDESC", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTFUNCDESC\"", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTOFFFUNCDESC", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "fputs", "(", "\"@GOTOFFFUNCDESC\"", ",", "file", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "else", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "sh", "1", "0", "0", "0", "0", "\"@GOT\"", "0", "0", "\"@GOTOFF\"", "0", "0", "\"@PLT\"", "0", "0", "\"@GOTPLT\"", "0", "0", "\"@PCREL\"", "0", "0", "\"@DTPOFF\"", "0", "0", "\"@GOTTPOFF\"", "0", "0", "\"@TPOFF\"", "32", "\"LPCS\"", "0", "0", "0", "0", "0", "1", "0", "1", "0", "1", "0", "0", "\"-(\"", "0", "1", "\"-.)\"", "0", "0", "\"@GOTFUNCDESC\"", "0", "0", "\"@GOTOFFFUNCDESC\"" ]

sh

sh_asm_output_addr_const_extra

sh

CPU

GCC

23,225

503

1

[]

[ "<s>", "static", "NodeType", "*", "getEntryNode", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "G", ".", "getRoot", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]

[ "Patmos" ]

PatmosStackCacheAnalysis

getEntryNode

Patmos

VLIW

LLVM

23,226

19

1

[]

[ "<s>", "void", "TriCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TriCore", "TriCore" ]

TriCoreAsmPrinter

EmitInstruction

TriCore

MPU

LLVM

23,227

32

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "CommentStream", "=", "&", "CStream", ";", "InternalInstruction", "InternalInstr", ";", "dlog_t", "LoggerFn", "=", "logger", ";", "if", "(", "&", "VStream", "==", "&", "nulls", "(", ")", ")", "LoggerFn", "=", "nullptr", ";", "Region", "R", "(", "Bytes", ",", "Address", ")", ";", "int", "Ret", "=", "decodeInstruction", "(", "&", "InternalInstr", ",", "regionReader", ",", "(", "const", "void", "*", ")", "&", "R", ",", "LoggerFn", ",", "(", "void", "*", ")", "&", "VStream", ",", "(", "const", "void", "*", ")", "MII", ".", "get", "(", ")", ",", "Address", ",", "fMode", ")", ";", "if", "(", "Ret", ")", "{", "Size", "=", "InternalInstr", ".", "readerCursor", "-", "Address", ";", "return", "Fail", ";", "}", "else", "{", "Size", "=", "InternalInstr", ".", "length", ";", "bool", "Ret", "=", "translateInstruction", "(", "Instr", ",", "InternalInstr", ",", "this", ")", ";", "if", "(", "!", "Ret", ")", "{", "unsigned", "Flags", "=", "X86", "::", "IP_NO_PREFIX", ";", "if", "(", "InternalInstr", ".", "hasAdSize", ")", "Flags", "|=", "X86", "::", "IP_HAS_AD_SIZE", ";", "if", "(", "!", "InternalInstr", ".", "mandatoryPrefix", ")", "{", "if", "(", "InternalInstr", ".", "hasOpSize", ")", "Flags", "|=", "X86", "::", "IP_HAS_OP_SIZE", ";", "if", "(", "InternalInstr", ".", "repeatPrefix", "==", "0xf2", ")", "Flags", "|=", "X86", "::", "IP_HAS_REPEAT_NE", ";", "else", "if", "(", "InternalInstr", ".", "repeatPrefix", "==", "0xf3", "&&", "InternalInstr", ".", "opcode", "!=", "0x90", ")", "Flags", "|=", "X86", "::", "IP_HAS_REPEAT", ";", "}", "Instr", ".", "setFlags", "(", "Flags", ")", ";", "}", "return", "(", "!", "Ret", ")", "?", "Success", ":", "Fail", ";", "}", "}", "</s>" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86", "X86::IP_NO_PREFIX", "X86::IP_HAS_AD_SIZE", "X86::IP_HAS_OP_SIZE", "0xf2", "X86::IP_HAS_REPEAT_NE", "0xf3", "0x90", "X86::IP_HAS_REPEAT" ]

X86Disassembler10

getInstruction

X86

CPU

LLVM

23,228

250

1

[]

[ "<s>", "static", "void", "mips_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT_ABI", ")", "return", ";", "tree", "exceptions_var", "=", "create_tmp_var_raw", "(", "MIPS_ATYPE_USI", ")", ";", "tree", "fcsr_orig_var", "=", "create_tmp_var_raw", "(", "MIPS_ATYPE_USI", ")", ";", "tree", "fcsr_mod_var", "=", "create_tmp_var_raw", "(", "MIPS_ATYPE_USI", ")", ";", "tree", "get_fcsr", "=", "mips_builtin_decls", "[", "MIPS_GET_FCSR", "]", ";", "tree", "set_fcsr", "=", "mips_builtin_decls", "[", "MIPS_SET_FCSR", "]", ";", "tree", "get_fcsr_hold_call", "=", "build_call_expr", "(", "get_fcsr", ",", "0", ")", ";", "tree", "hold_assign_orig", "=", "build4", "(", "TARGET_EXPR", ",", "MIPS_ATYPE_USI", ",", "fcsr_orig_var", ",", "get_fcsr_hold_call", ",", "NULL", ",", "NULL", ")", ";", "tree", "hold_mod_val", "=", "build2", "(", "BIT_AND_EXPR", ",", "MIPS_ATYPE_USI", ",", "fcsr_orig_var", ",", "build_int_cst", "(", "MIPS_ATYPE_USI", ",", "0xfffff003", ")", ")", ";", "tree", "hold_assign_mod", "=", "build4", "(", "TARGET_EXPR", ",", "MIPS_ATYPE_USI", ",", "fcsr_mod_var", ",", "hold_mod_val", ",", "NULL", ",", "NULL", ")", ";", "tree", "set_fcsr_hold_call", "=", "build_call_expr", "(", "set_fcsr", ",", "1", ",", "fcsr_mod_var", ")", ";", "tree", "hold_all", "=", "build2", "(", "COMPOUND_EXPR", ",", "MIPS_ATYPE_USI", ",", "hold_assign_orig", ",", "hold_assign_mod", ")", ";", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "hold_all", ",", "set_fcsr_hold_call", ")", ";", "*", "clear", "=", "build_call_expr", "(", "set_fcsr", ",", "1", ",", "fcsr_mod_var", ")", ";", "tree", "get_fcsr_update_call", "=", "build_call_expr", "(", "get_fcsr", ",", "0", ")", ";", "*", "update", "=", "build4", "(", "TARGET_EXPR", ",", "MIPS_ATYPE_USI", ",", "exceptions_var", ",", "get_fcsr_update_call", ",", "NULL", ",", "NULL", ")", ";", "tree", "set_fcsr_update_call", "=", "build_call_expr", "(", "set_fcsr", ",", "1", ",", "fcsr_orig_var", ")", ";", "*", "update", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "*", "update", ",", "set_fcsr_update_call", ")", ";", "tree", "atomic_feraiseexcept", "=", "builtin_decl_implicit", "(", "BUILT_IN_ATOMIC_FERAISEEXCEPT", ")", ";", "tree", "int_exceptions_var", "=", "fold_convert", "(", "integer_type_node", ",", "exceptions_var", ")", ";", "tree", "atomic_feraiseexcept_call", "=", "build_call_expr", "(", "atomic_feraiseexcept", ",", "1", ",", "int_exceptions_var", ")", ";", "*", "update", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "*", "update", ",", "atomic_feraiseexcept_call", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]

[ "mips", "0", "0xfffff003", "1", "1", "0", "1", "1" ]

mips

mips_atomic_assign_expand_fenv

mips

CPU

GCC

23,229

282

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getMipsTargetMachine", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine45

addIRPasses

Mips

CPU

LLVM

23,230

25

1

[]

[ "<s>", "const", "char", "*", "ARMRelocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]", ".", "name", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "ARM", "ARM" ]

ARMRelocator

getName

ARM

CPU

LLVM

23,231

23

1

[]

[ "<s>", "bool", "PIC16AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "ColorAutoSection", "(", "F", ")", ";", "EmitFunctionFrame", "(", "MF", ")", ";", "DbgInfo", ".", "BeginFunction", "(", "MF", ")", ";", "const", "MCSection", "*", "fCodeSection", "=", "getObjFileLowering", "(", ")", ".", "SectionForCode", "(", "CurrentFnSym", "->", "getName", "(", ")", ",", "PAN", "::", "isISR", "(", "F", "->", "getSection", "(", ")", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "fCodeSection", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "\"\\tretlw low(\"", "+", "Twine", "(", "PAN", "::", "getFrameLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", "+", "\")\"", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "\"\\tretlw high(\"", "+", "Twine", "(", "PAN", "::", "getFrameLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", "+", "\")\"", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "DebugLoc", "CurDL", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "EmitBasicBlockStart", "(", "I", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", ".", "isUnknown", "(", ")", "&&", "DL", "!=", "CurDL", ")", "{", "DbgInfo", ".", "ChangeDebugLoc", "(", "MF", ",", "DL", ")", ";", "CurDL", "=", "DL", ";", "}", "EmitInstruction", "(", "II", ")", ";", "}", "}", "DbgInfo", ".", "EndFunction", "(", "MF", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PIC16", "PIC16", "\"\\tretlw low(\"", "\")\"", "\"\\tretlw high(\"", "\")\"" ]

PIC16AsmPrinter

runOnMachineFunction

PIC16

MPU

LLVM

23,232

263

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86ExpandPseudo (2)1

getAnalysisUsage

X86

CPU

LLVM

23,233

38

1

[]

[ "<s>", "static", "tree", "riscv_merge_decl_attributes", "(", "tree", "olddecl", ",", "tree", "newdecl", ")", "{", "tree", "combined_attrs", ";", "enum", "riscv_privilege_levels", "old_interrupt_type", "=", "riscv_get_interrupt_type", "(", "olddecl", ")", ";", "enum", "riscv_privilege_levels", "new_interrupt_type", "=", "riscv_get_interrupt_type", "(", "newdecl", ")", ";", "if", "(", "(", "old_interrupt_type", "!=", "UNKNOWN_MODE", ")", "&&", "(", "new_interrupt_type", "!=", "UNKNOWN_MODE", ")", "&&", "(", "old_interrupt_type", "!=", "new_interrupt_type", ")", ")", "error", "(", "\"%qs function cannot have different interrupt type\"", ",", "\"interrupt\"", ")", ";", "combined_attrs", "=", "merge_attributes", "(", "DECL_ATTRIBUTES", "(", "olddecl", ")", ",", "DECL_ATTRIBUTES", "(", "newdecl", ")", ")", ";", "return", "combined_attrs", ";", "}", "</s>" ]

[ "Implement", "TARGET_MERGE_DECL_ATTRIBUTES", "." ]

[ "riscv", "\"%qs function cannot have different interrupt type\"", "\"interrupt\"" ]

riscv

riscv_merge_decl_attributes

riscv

CPU

GCC

23,234

78

1

[]

[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":", "if", "(", "REGNO", "(", "x", ")", "<", "16", ")", "return", "(", "(", "(", "1", "<<", "hard_regno_nregs", "(", "0", ",", "GET_MODE", "(", "x", ")", ")", ")", "-", "1", ")", "<<", "(", "REGNO", "(", "x", ")", "+", "is_dest", ")", ")", ";", "return", "0", ";", "case", "SUBREG", ":", "{", "rtx", "y", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "!", "REG_P", "(", "y", ")", ")", "break", ";", "if", "(", "REGNO", "(", "y", ")", "<", "16", ")", "return", "(", "(", "(", "1", "<<", "hard_regno_nregs", "(", "0", ",", "GET_MODE", "(", "x", ")", ")", ")", "-", "1", ")", "<<", "(", "REGNO", "(", "y", ")", "+", "subreg_regno_offset", "(", "REGNO", "(", "y", ")", ",", "GET_MODE", "(", "y", ")", ",", "SUBREG_BYTE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ")", "+", "is_dest", ")", ")", ";", "return", "0", ";", "}", "case", "SET", ":", "return", "regs_used", "(", "SET_SRC", "(", "x", ")", ",", "0", ")", "|", "regs_used", "(", "SET_DEST", "(", "x", ")", ",", "16", ")", ";", "case", "RETURN", ":", "return", "0x00ffff00", ";", "case", "CLOBBER", ":", "is_dest", "=", "1", ";", "break", ";", "case", "MEM", ":", "is_dest", "=", "0", ";", "break", ";", "case", "CALL", ":", "used", "|=", "0x00ff00f0", ";", "break", ";", "default", ":", "break", ";", "}", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "int", "i", "=", "GET_RTX_LENGTH", "(", "code", ")", "-", "1", ";", "i", ">=", "0", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "for", "(", "int", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "1", ";", "j", ">=", "0", ";", "j", "--", ")", "used", "|=", "regs_used", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ",", "is_dest", ")", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", ")", "used", "|=", "regs_used", "(", "XEXP", "(", "x", ",", "i", ")", ",", "is_dest", ")", ";", "}", "return", "used", ";", "}", "</s>" ]

[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used", "as", "inputs", "in", "the", "instruction", ".", "Bits", "16", "..", "31", "mean", "that", "the", "registers", "0", "..", "15", ",", "respectively", ",", "are", "used", "as", "outputs", ",", "or", "are", "clobbered", ".", "IS_DEST", "should", "be", "set", "to", "16", "if", "X", "is", "the", "destination", "of", "a", "SET", ",", "else", "to", "0", "." ]

[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]

sh

regs_used

sh

CPU

GCC

23,235

343

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "16", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "16", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "MVT", "::", "v2f64", ",", "0", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "MVT", "::", "v2f64", ";", "}", "else", "if", "(", "Size", ">=", "8", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "8", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "MVT", "::", "f64", ",", "0", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Size", ">=", "4", ")", "return", "MVT", "::", "i32", ";", "else", "if", "(", "Size", ">=", "2", ")", "return", "MVT", "::", "i16", ";", "return", "MVT", "::", "Other", ";", "}", "</s>" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "ARM", "ARM", "16", "16", "MVT::v2f64", "0", "MVT::v2f64", "8", "8", "MVT::f64", "0", "MVT::f64", "4", "MVT::i32", "2", "MVT::i16", "MVT::Other" ]

ARMISelLowering (2)

getOptimalMemOpType

ARM

CPU

LLVM

23,236

188

1

[]

[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";", "}", "</s>" ]

[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]

[ "ARM64" ]

ARM64FastISel

setKind

ARM64

CPU

LLVM

23,237

12

1

[]

[ "<s>", "int", "mmix_constant_address_p", "(", "rtx", "x", ")", "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "addend", "=", "0", ";", "int", "constant_ok", "=", "TARGET_BASE_ADDRESSES", "!=", "0", ";", "switch", "(", "code", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "1", ";", "case", "HIGH", ":", "return", "constant_ok", ";", "case", "CONST_INT", ":", "addend", "=", "INTVAL", "(", "x", ")", ";", "break", ";", "case", "CONST_DOUBLE", ":", "if", "(", "GET_MODE", "(", "x", ")", "!=", "VOIDmode", ")", "return", "constant_ok", ";", "addend", "=", "CONST_DOUBLE_LOW", "(", "x", ")", ";", "break", ";", "case", "CONST", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", ")", "{", "rtx", "x0", "=", "XEXP", "(", "XEXP", "(", "x", ",", "0", ")", ",", "0", ")", ";", "rtx", "x1", "=", "XEXP", "(", "XEXP", "(", "x", ",", "0", ")", ",", "1", ")", ";", "if", "(", "(", "GET_CODE", "(", "x0", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x0", ")", "==", "LABEL_REF", ")", "&&", "(", "GET_CODE", "(", "x1", ")", "==", "CONST_INT", "||", "(", "GET_CODE", "(", "x1", ")", "==", "CONST_DOUBLE", "&&", "GET_MODE", "(", "x1", ")", "==", "VOIDmode", ")", ")", ")", "addend", "=", "mmix_intval", "(", "x1", ")", ";", "else", "return", "constant_ok", ";", "}", "else", "return", "constant_ok", ";", "break", ";", "default", ":", "return", "0", ";", "}", "return", "constant_ok", "||", "(", "addend", "&", "3", ")", "==", "0", ";", "}", "</s>" ]

[ "We", "must", "exclude", "constant", "addresses", "that", "have", "an", "increment", "that", "is", "not", "a", "multiple", "of", "four", "bytes", "because", "of", "restrictions", "of", "the", "GETA", "instruction", ",", "unless", "TARGET_BASE_ADDRESSES", "." ]

[ "mmix", "0", "0", "1", "0", "0", "0", "0", "1", "0", "3", "0" ]

mmix

mmix_constant_address_p

mmix

CPU

GCC

23,238

210

1

[]

[ "<s>", "const", "AAPInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "AAP", "AAP" ]

AAPSubtarget

getInstrInfo

AAP

MPU

LLVM

23,239

14

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TGSI Always Inline Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TGSI", "\"TGSI Always Inline Pass\"" ]

TGSIAlwaysInlinePass

getPassName

TGSI

Virtual ISA

LLVM

23,240

11

1

[]

[ "<s>", "bool", "TPCTargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "AS", "==", "AddressSpace", "::", "GLOBAL", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "4", ";", "}", "</s>" ]

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "TPC", "TPC", "4" ]

TPCISelLowering

canMergeStoresTo

TPC

Virtual ISA

LLVM

23,241

34

1

[]

[ "<s>", "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "uint32_t", "Insn", ";", "bool", "isLittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "isLittleEndian", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableSparc32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "4", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";", "}", "</s>" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Sparc", "Sparc", "Sparc", "4" ]

SparcDisassembler (2)

getInstruction

Sparc

CPU

LLVM

23,242

119

1

[]

[ "<s>", "char", "*", "function_builder", "::", "finish_name", "(", ")", "{", "obstack_1grow", "(", "&", "m_string_obstack", ",", "0", ")", ";", "return", "(", "char", "*", ")", "obstack_finish", "(", "&", "m_string_obstack", ")", ";", "}", "</s>" ]

[ "Zero-terminate", "and", "complete", "the", "function", "name", "being", "built", "." ]

[ "riscv", "0" ]

riscv-vector-builtins

finish_name

riscv

CPU

GCC

23,243

28

1

[]

[ "<s>", "static", "void", "ix86_emit_save_reg_using_mov", "(", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "rtx", "mem", ",", "addr", ",", "base", ",", "insn", ";", "addr", "=", "choose_baseaddr", "(", "cfa_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "addr", ")", ";", "set_mem_align", "(", "mem", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "base", "=", "addr", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "base", "=", "XEXP", "(", "base", ",", "0", ")", ";", "gcc_checking_assert", "(", "REG_P", "(", "base", ")", ")", ";", "if", "(", "m", "->", "fs", ".", "realigned", ")", "{", "gcc_checking_assert", "(", "stack_realign_drap", ")", ";", "if", "(", "regno", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "mem", ")", ";", "}", "else", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_EXPRESSION", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "reg", ")", ")", ";", "}", "}", "else", "if", "(", "base", "!=", "m", "->", "fs", ".", "cfa_reg", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "m", "->", "fs", ".", "cfa_reg", ",", "m", "->", "fs", ".", "cfa_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "reg", ")", ")", ";", "}", "}", "</s>" ]

[ "Emit", "a", "single", "register", "save", "at", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386", "1", "0" ]

i3864

ix86_emit_save_reg_using_mov

i386

CPU

GCC

23,244

309

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "!", "isLegalMaskedGather", "(", "DataTy", ",", "Align", "(", "Alignment", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "!", "isLegalMaskedScatter", "(", "DataTy", ",", "Align", "(", "Alignment", ")", ")", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "if", "(", "!", "isa", "<", "FixedVectorType", ">", "(", "DataTy", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "auto", "*", "VTy", "=", "cast", "<", "FixedVectorType", ">", "(", "DataTy", ")", ";", "unsigned", "NumLoads", "=", "VTy", "->", "getNumElements", "(", ")", ";", "InstructionCost", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getElementType", "(", ")", ",", "Alignment", ",", "0", ",", "CostKind", ",", "I", ")", ";", "return", "NumLoads", "*", "MemOpCost", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "RISCV", "RISCV", "0" ]

RISCVTargetTransformInfo

getGatherScatterOpCost

RISCV

CPU

LLVM

23,245

202

1

[]

[ "<s>", "int", "get_dest_uid", "(", "rtx", "label", ",", "int", "max_uid", ")", "{", "rtx_insn", "*", "dest", "=", "next_real_insn", "(", "label", ")", ";", "if", "(", "!", "dest", ")", "return", "0", ";", "int", "dest_uid", "=", "INSN_UID", "(", "dest", ")", ";", "while", "(", "dest_uid", ">=", "max_uid", ")", "{", "dest", "=", "NEXT_INSN", "(", "dest", ")", ";", "dest_uid", "=", "INSN_UID", "(", "dest", ")", ";", "}", "if", "(", "JUMP_P", "(", "dest", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "dest", ")", ")", "==", "RETURN", ")", "return", "0", ";", "return", "dest_uid", ";", "}", "</s>" ]

[ "Return", "the", "UID", "of", "the", "insn", "that", "follows", "the", "specified", "label", "." ]

[ "sh", "0", "0" ]

sh6

get_dest_uid

sh

CPU

GCC

23,246

81

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering52

LowerCall

XCore

MPU

LLVM

23,247

124

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Insts", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "AArch64" ]

AArch64A57FPLoadBalancing

size

AArch64

CPU

LLVM

23,248

14

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "&", "ARM", "::", "QQPRRegClass", ";", "if", "(", "VT", "==", "MVT", "::", "v8i64", ")", "return", "&", "ARM", "::", "QQQQPRRegClass", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";", "}", "</s>" ]

[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]

[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegClass", "MVT::v8i64", "ARM::QQQQPRRegClass" ]

ARMISelLowering107

getRegClassFor

ARM

CPU

LLVM

23,249

59

1

[]

[ "<s>", "bool", "TVMPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "createTVMIfConversionTerm", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "TVM", "TVM", "TVM" ]

TVMTargetMachine

addILPOpts

TVM

Virtual ISA

LLVM

23,250

18

1

[]

[ "<s>", "void", "MipsTargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "SmallVector", "<", "MCInst", ",", "3", ">", "&", "StoreInsts", ",", "int", "Offset", ")", "{", "MipsTargetStreamer", "::", "emitDirectiveCpRestore", "(", "StoreInsts", ",", "Offset", ")", ";", "if", "(", "!", "Pic", "||", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", "||", "getABI", "(", ")", ".", "IsN64", "(", ")", ")", ")", "return", ";", "for", "(", "const", "MCInst", "&", "Inst", ":", "StoreInsts", ")", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]

[ "Emit", "a", ".cprestore", "directive", "." ]

[ "Mips", "Mips", "3", "Mips" ]

MipsTargetStreamer2

emitDirectiveCpRestore

Mips

CPU

LLVM

23,251

73

1

[]

[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"P2 Del Useless jmp\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "P2", "\"P2 Del Useless jmp\"" ]

P2DelUselessJMP

getPassName

P2

MPU

LLVM

23,252

11

1

[]

[ "<s>", "static", "bool", "hppa_rtx_costs_shadd_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "||", "!", "REG_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "false", ";", "rtx", "op0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "ASHIFT", "&&", "CONST_INT_P", "(", "XEXP", "(", "op0", ",", "1", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "op0", ",", "0", ")", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "UINTVAL", "(", "XEXP", "(", "op0", ",", "1", ")", ")", ";", "return", "x", "==", "1", "||", "x", "==", "2", "||", "x", "==", "3", ";", "}", "if", "(", "GET_CODE", "(", "op0", ")", "==", "MULT", "&&", "CONST_INT_P", "(", "XEXP", "(", "op0", ",", "1", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "op0", ",", "0", ")", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "UINTVAL", "(", "XEXP", "(", "op0", ",", "1", ")", ")", ";", "return", "x", "==", "2", "||", "x", "==", "4", "||", "x", "==", "8", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "X", "represents", "a", "(", "possibly", "non-canonical", ")", "shNadd", "pattern", ".", "The", "machine", "mode", "of", "X", "is", "known", "to", "be", "SImode", "or", "DImode", "." ]

[ "pa", "1", "0", "1", "0", "1", "1", "2", "3", "1", "0", "1", "2", "4", "8" ]

pa

hppa_rtx_costs_shadd_p

pa

CPU

GCC

23,253

161

1

[]

[ "<s>", "static", "unsigned", "int", "riscv_next_saved_reg", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "limit", ",", "HOST_WIDE_INT", "*", "offset", ",", "bool", "inc", "=", "true", ")", "{", "if", "(", "inc", ")", "regno", "++", ";", "while", "(", "regno", "<=", "limit", ")", "{", "if", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "*", "offset", "=", "*", "offset", "-", "UNITS_PER_WORD", ";", "return", "regno", ";", "}", "regno", "++", ";", "}", "return", "INVALID_REGNUM", ";", "}", "</s>" ]

[ "Return", "the", "next", "register", "up", "from", "REGNO", "up", "to", "LIMIT", "for", "the", "callee", "to", "save", "or", "restore", ".", "OFFSET", "will", "be", "adjusted", "accordingly", ".", "If", "INC", "is", "set", ",", "then", "REGNO", "will", "be", "incremented", "first", ".", "Returns", "INVALID_REGNUM", "if", "there", "is", "no", "such", "next", "register", "." ]

[ "riscv" ]

riscv1

riscv_next_saved_reg

riscv

CPU

GCC

23,254

75

1

[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "unsigned", "SizeBitWidth", "=", "Size", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "Alignment", ">=", "Align", "(", "4", ")", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Size", ",", "APInt", "(", "SizeBitWidth", ",", "3", ")", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "*", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "\"__memcpy_4\"", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "4", "3", "\"__memcpy_4\"" ]

XCoreSelectionDAGInfo9

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

23,255

266

1

[]

[ "<s>", "virtual", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "R600" ]

AMDGPUTargetMachine20

getInstrInfo

R600

GPU

LLVM

23,256

13

1

[]

[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolution", ">", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end", "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";", "return", "MadeChange", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC" ]

PPCLoopPreIncPrep15

runOnFunction

PowerPC

CPU

LLVM

23,257

103

1

[]

[ "<s>", "unsigned", "int", "fill_native_cpu_config", "(", "int", "p_arch_native", ",", "int", "p_tune_native", ")", "{", "int", "ret_cpu_type", ";", "if", "(", "!", "(", "p_arch_native", "||", "p_tune_native", ")", ")", "return", "CPU_NATIVE", ";", "cache_cpucfg", "(", ")", ";", "switch", "(", "cpucfg_cache", "[", "1", "]", "&", "0x3", ")", "{", "case", "0x02", ":", "NATIVE_BASE_ISA", "=", "ISA_BASE_LA64V100", ";", "break", ";", "default", ":", "if", "(", "p_arch_native", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "\"unknown base architecture %<0x%x%>, %qs failed\"", ",", "(", "unsigned", "int", ")", "(", "cpucfg_cache", "[", "1", "]", "&", "0x3", ")", ",", "\"-m\"", "OPTSTR_ARCH", "\"=\"", "STR_CPU_NATIVE", ")", ";", "}", "switch", "(", "cpucfg_cache", "[", "2", "]", "&", "0x7", ")", "{", "case", "0x07", ":", "NATIVE_FPU", "=", "ISA_EXT_FPU64", ";", "break", ";", "case", "0x03", ":", "NATIVE_FPU", "=", "ISA_EXT_FPU32", ";", "break", ";", "case", "0x00", ":", "NATIVE_FPU", "=", "ISA_EXT_NOFPU", ";", "break", ";", "default", ":", "if", "(", "p_arch_native", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "\"unknown FPU type %<0x%x%>, %qs failed\"", ",", "(", "unsigned", "int", ")", "(", "cpucfg_cache", "[", "2", "]", "&", "0x7", ")", ",", "\"-m\"", "OPTSTR_ARCH", "\"=\"", "STR_CPU_NATIVE", ")", ";", "}", "int", "l1d_present", "=", "0", ",", "l1u_present", "=", "0", ";", "int", "l2d_present", "=", "0", ";", "uint32_t", "l1_szword", ",", "l2_szword", ";", "l1u_present", "|=", "cpucfg_cache", "[", "16", "]", "&", "3", ";", "l1d_present", "|=", "cpucfg_cache", "[", "16", "]", "&", "4", ";", "l1_szword", "=", "l1d_present", "?", "18", ":", "(", "l1u_present", "?", "17", ":", "0", ")", ";", "l1_szword", "=", "l1_szword", "?", "cpucfg_cache", "[", "l1_szword", "]", ":", "0", ";", "l2d_present", "|=", "cpucfg_cache", "[", "16", "]", "&", "24", ";", "l2d_present", "|=", "cpucfg_cache", "[", "16", "]", "&", "128", ";", "l2_szword", "=", "l2d_present", "?", "cpucfg_cache", "[", "19", "]", ":", "0", ";", "loongarch_cpu_cache", "[", "CPU_NATIVE", "]", ".", "l1d_line_size", "=", "1", "<<", "(", "(", "l1_szword", "&", "0x7f000000", ")", ">>", "24", ")", ";", "loongarch_cpu_cache", "[", "CPU_NATIVE", "]", ".", "l1d_size", "=", "(", "1", "<<", "(", "(", "l1_szword", "&", "0x00ff0000", ")", ">>", "16", ")", ")", "*", "(", "(", "l1_szword", "&", "0x0000ffff", ")", "+", "1", ")", "*", "(", "1", "<<", "(", "(", "l1_szword", "&", "0x7f000000", ")", ">>", "24", ")", ")", ">>", "10", ";", "loongarch_cpu_cache", "[", "CPU_NATIVE", "]", ".", "l2d_size", "=", "(", "1", "<<", "(", "(", "l2_szword", "&", "0x00ff0000", ")", ">>", "16", ")", ")", "*", "(", "(", "l2_szword", "&", "0x0000ffff", ")", "+", "1", ")", "*", "(", "1", "<<", "(", "(", "l2_szword", "&", "0x7f000000", ")", ">>", "24", ")", ")", ">>", "10", ";", "switch", "(", "cpucfg_cache", "[", "0", "]", "&", "0x00ffff00", ")", "{", "case", "0x0014c000", ":", "ret_cpu_type", "=", "CPU_LA464", ";", "break", ";", "default", ":", "if", "(", "p_tune_native", ")", "inform", "(", "UNKNOWN_LOCATION", ",", "\"unknown processor ID %<0x%x%>, \"", "\"some tuning parameters will fall back to default\"", ",", "cpucfg_cache", "[", "0", "]", ")", ";", "break", ";", "}", "loongarch_cpu_issue_rate", "[", "CPU_NATIVE", "]", "=", "loongarch_cpu_issue_rate", "[", "ret_cpu_type", "]", ";", "loongarch_cpu_multipass_dfa_lookahead", "[", "CPU_NATIVE", "]", "=", "loongarch_cpu_multipass_dfa_lookahead", "[", "ret_cpu_type", "]", ";", "loongarch_cpu_rtx_cost_data", "[", "CPU_NATIVE", "]", "=", "loongarch_cpu_rtx_cost_data", "[", "ret_cpu_type", "]", ";", "return", "ret_cpu_type", ";", "}", "</s>" ]

[ "Fill", "property", "tables", "for", "CPU_NATIVE", "." ]

[ "loongarch", "1", "0x3", "0x02", "\"unknown base architecture %<0x%x%>, %qs failed\"", "1", "0x3", "\"-m\"", "\"=\"", "2", "0x7", "0x07", "0x03", "0x00", "\"unknown FPU type %<0x%x%>, %qs failed\"", "2", "0x7", "\"-m\"", "\"=\"", "0", "0", "0", "16", "3", "16", "4", "18", "17", "0", "0", "16", "24", "16", "128", "19", "0", "1", "0x7f000000", "24", "1", "0x00ff0000", "16", "0x0000ffff", "1", "1", "0x7f000000", "24", "10", "1", "0x00ff0000", "16", "0x0000ffff", "1", "1", "0x7f000000", "24", "10", "0", "0x00ffff00", "0x0014c000", "\"unknown processor ID %<0x%x%>, \"", "\"some tuning parameters will fall back to default\"", "0" ]

loongarch-cpu

fill_native_cpu_config

loongarch

CPU

GCC

23,258

429

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "O", ")", ";", "case", "'a'", ":", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "llvm_unreachable", "(", "\"unexpected operand type!\"", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "O", "<<", "\"(%rip)\"", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "'('", ";", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "')'", ";", "return", "false", ";", "}", "case", "'c'", ":", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "llvm_unreachable", "(", "\"unexpected operand type!\"", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "break", ";", "}", "return", "false", ";", "case", "'A'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "'*'", ";", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "case", "'V'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "printAsmMRegister", "(", "*", "this", ",", "MO", ",", "ExtraCode", "[", "0", "]", ",", "O", ")", ";", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "PrintPCRelImm", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "case", "'n'", ":", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "-", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "}", "O", "<<", "'-'", ";", "}", "}", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0" ]

X86AsmPrinter (2)2

PrintAsmOperand

X86

CPU

LLVM

23,259

410

1

[]

[ "<s>", "void", "R600MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "RETURN", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "FETCH_CLAUSE", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ALU_CLAUSE", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "BUNDLE", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILL", ")", "{", "return", ";", "}", "else", "if", "(", "IS_VTX", "(", "Desc", ")", ")", "{", "uint64_t", "InstWord01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "InstWord2", "=", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureCaymanISA", "]", ")", ")", "{", "InstWord2", "|=", "1", "<<", "19", ";", "}", "Emit", "(", "InstWord01", ",", "OS", ")", ";", "Emit", "(", "InstWord2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "IS_TEX", "(", "Desc", ")", ")", "{", "int64_t", "Sampler", "=", "MI", ".", "getOperand", "(", "14", ")", ".", "getImm", "(", ")", ";", "int64_t", "SrcSelect", "[", "4", "]", "=", "{", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "4", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "5", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "3", "]", "=", "{", "MI", ".", "getOperand", "(", "6", ")", ".", "getImm", "(", ")", "&", "0x1F", ",", "MI", ".", "getOperand", "(", "7", ")", ".", "getImm", "(", ")", "&", "0x1F", ",", "MI", ".", "getOperand", "(", "8", ")", ".", "getImm", "(", ")", "&", "0x1F", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "15", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "20", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "23", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "26", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "29", "|", "Offsets", "[", "0", "]", "<<", "0", "|", "Offsets", "[", "1", "]", "<<", "5", "|", "Offsets", "[", "2", "]", "<<", "10", ";", "Emit", "(", "Word01", ",", "OS", ")", ";", "Emit", "(", "Word2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "0", ",", "OS", ")", ";", "}", "else", "{", "uint64_t", "Inst", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureR600ALUInst", "]", ")", "&&", "(", "(", "Desc", ".", "TSFlags", "&", "R600_InstFlag", "::", "OP1", ")", "||", "Desc", ".", "TSFlags", "&", "R600_InstFlag", "::", "OP2", ")", ")", "{", "uint64_t", "ISAOpCode", "=", "Inst", "&", "(", "0x3FFULL", "<<", "39", ")", ";", "Inst", "&=", "~", "(", "0x3FFULL", "<<", "39", ")", ";", "Inst", "|=", "ISAOpCode", "<<", "1", ";", "}", "Emit", "(", "Inst", ",", "OS", ")", ";", "}", "}", "</s>" ]

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AMDGPU", "R600", "AMDGPU::RETURN", "AMDGPU::FETCH_CLAUSE", "AMDGPU::ALU_CLAUSE", "AMDGPU::BUNDLE", "AMDGPU::KILL", "2", "AMDGPU::FeatureCaymanISA", "1", "19", "0", "14", "4", "2", "3", "4", "5", "3", "6", "0x1F", "7", "0x1F", "8", "0x1F", "15", "20", "23", "26", "29", "0", "0", "1", "5", "2", "10", "0", "AMDGPU::FeatureR600ALUInst", "R600_InstFlag::OP1", "R600_InstFlag::OP2", "0x3FFULL", "39", "0x3FFULL", "39", "1" ]

R600MCCodeEmitter22

encodeInstruction

AMDGPU

GPU

LLVM

23,260

499

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "CMPPDrri", ":", "case", "X86", "::", "CMPPSrri", ":", "case", "X86", "::", "VCMPPDrri", ":", "case", "X86", "::", "VCMPPSrri", ":", "case", "X86", "::", "VCMPPDYrri", ":", "case", "X86", "::", "VCMPPSYrri", ":", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "&", "0x7", ";", "switch", "(", "Imm", ")", "{", "case", "0x00", ":", "case", "0x03", ":", "case", "0x04", ":", "case", "0x07", ":", "return", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "1", ",", "2", ")", ";", "}", "return", "false", ";", "}", "default", ":", "const", "X86InstrFMA3Group", "*", "FMA3Group", "=", "X86InstrFMA3Info", "::", "getFMA3Group", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "FMA3Group", ")", "return", "findFMA3CommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "*", "FMA3Group", ")", ";", "return", "TargetInstrInfo", "::", "findCommutedOpIndices", "(", "MI", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2", "X86", "X86" ]

X86InstrInfo121

findCommutedOpIndices

X86

CPU

LLVM

23,261

173

1

[]

[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Base", ",", "Offset", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected asm memory constraint\"", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "selectAddrRegImm16", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_R", ":", "if", "(", "selectAddrRegImm9", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_ZC", ":", "if", "(", "Subtarget", "->", "inMicroMipsMode", "(", ")", ")", "{", "if", "(", "selectAddrRegImm12", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "Subtarget", "->", "hasMips32r6", "(", ")", ")", "{", "if", "(", "selectAddrRegImm9", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "selectAddrRegImm16", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Mips", "Mips", "\"Unexpected asm memory constraint\"", "0", "MVT::i32", "0", "MVT::i32", "0", "MVT::i32", "Mips", "Mips", "0", "MVT::i32" ]

MipsSEISelDAGToDAG50

SelectInlineAsmMemoryOperand

Mips

CPU

LLVM

23,262

341

1

[]

[ "<s>", "bool", "supportsEfficientVectorElementLoadStore", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store", "." ]

[ "SystemZ" ]

SystemZTargetTransformInfo

supportsEfficientVectorElementLoadStore

SystemZ

CPU

LLVM

23,263

9

1

[]

[ "<s>", "Type", "*", "getElementType", "(", ")", "const", "{", "return", "PointeeTy", ";", "}", "</s>" ]

[ "Returns", "the", "vector", "'s", "element", "type", ".", "Only", "valid", "for", "vector", "types", "." ]

[ "DirectX" ]

DXILPointerType

getElementType

DirectX

Virtual ISA

LLVM

23,264

11

1

[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "unsigned", "SizeBitWidth", "=", "Size", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "(", "Align", "&", "3", ")", "==", "0", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Size", ",", "APInt", "(", "SizeBitWidth", ",", "3", ")", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "*", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "\"__memcpy_4\"", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"" ]

XCoreSelectionDAGInfo17

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

23,265

267

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "PPCTargetMachine", "&", "TM", ")", ":", "PPCGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "IsPPC64", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "}", "</s>" ]

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCSubtarget (2)

PPCSubtarget

PowerPC

CPU

LLVM

23,266

96

1

[]

[ "<s>", "static", "tree", "spu_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_args", ",", "f_skip", ",", "record", ",", "type_decl", ";", "bool", "owp", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE", ")", ";", "type_decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "TYPE_DECL", ",", "get_identifier", "(", "\"__va_list_tag\"", ")", ",", "record", ")", ";", "f_args", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__args\"", ")", ",", "ptr_type_node", ")", ";", "f_skip", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__skip\"", ")", ",", "ptr_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_args", ")", "=", "record", ";", "SET_DECL_ALIGN", "(", "f_args", ",", "128", ")", ";", "DECL_USER_ALIGN", "(", "f_args", ")", "=", "1", ";", "DECL_FIELD_CONTEXT", "(", "f_skip", ")", "=", "record", ";", "SET_DECL_ALIGN", "(", "f_skip", ",", "128", ")", ";", "DECL_USER_ALIGN", "(", "f_skip", ")", "=", "1", ";", "TYPE_STUB_DECL", "(", "record", ")", "=", "type_decl", ";", "TYPE_NAME", "(", "record", ")", "=", "type_decl", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_args", ";", "DECL_CHAIN", "(", "f_args", ")", "=", "f_skip", ";", "owp", "=", "warn_padded", ";", "warn_padded", "=", "false", ";", "layout_type", "(", "record", ")", ";", "warn_padded", "=", "owp", ";", "return", "build_array_type", "(", "record", ",", "build_index_type", "(", "size_zero_node", ")", ")", ";", "}", "</s>" ]

[ "Create", "and", "return", "the", "va_list", "datatype", ".", "On", "SPU", ",", "va_list", "is", "an", "array", "type", "equivalent", "to", "typedef", "struct", "__va_list_tag", "{", "void", "*", "__args", "__attribute__", "(", "(", "__aligned", "(", "16", ")", ")", ")", ";", "void", "*", "__skip", "__attribute__", "(", "(", "__aligned", "(", "16", ")", ")", ")", ";", "}", "va_list", "[", "1", "]", ";", "where", "__args", "points", "to", "the", "arg", "that", "will", "be", "returned", "by", "the", "next", "va_arg", "(", ")", ",", "and", "__skip", "points", "to", "the", "previous", "stack", "frame", "such", "that", "when", "__args", "==", "__skip", "we", "should", "advance", "__args", "by", "32", "bytes", "." ]

[ "spu", "\"__va_list_tag\"", "\"__args\"", "\"__skip\"", "128", "1", "128", "1" ]

spu2

spu_build_builtin_va_list

spu

MPU

GCC

23,267

180

1

[]

[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "return", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "FrameIndex", ":", "selectFrameIndex", "(", "Node", ")", ";", "return", ";", "default", ":", "break", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Lanai", "Lanai", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "ISD::FrameIndex" ]

LanaiISelDAGToDAG

Select

Lanai

CPU

LLVM

23,268

103

1

[]

[ "<s>", "void", "ARM64InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "\"\"", ")", ";", "}", "</s>" ]

[ "Print", "a", "list", "of", "vector", "registers", "where", "the", "type", "suffix", "is", "implicit", "(", "i.e", "." ]

[ "ARM64", "ARM64", "\"\"" ]

ARM64InstPrinter

printImplicitlyTypedVectorList

ARM64

CPU

LLVM

23,269

30

1

[]

[ "<s>", "unsigned", "Cpu0ABIInfo", "::", "GetCalleeAllocdArgSizeInBytes", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return", "CC", "!=", "0", ";", "if", "(", "IsS32", "(", ")", ")", "return", "0", ";", "llvm_unreachable", "(", "\"Unhandled ABI\"", ")", ";", "}", "</s>" ]

[ "Obtain", "the", "size", "of", "the", "area", "allocated", "by", "the", "callee", "for", "arguments", "." ]

[ "Cpu0", "Cpu0", "0", "0", "\"Unhandled ABI\"" ]

Cpu0ABIInfo

GetCalleeAllocdArgSizeInBytes

Cpu0

CPU

LLVM

23,270

38

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "TBB", "=", "FBB", "=", "nullptr", ";", "Cond", ".", "clear", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "FirstUncondOrIndirectBr", "=", "MBB", ".", "end", "(", ")", ";", "int", "NumTerminators", "=", "0", ";", "for", "(", "auto", "J", "=", "I", ".", "getReverse", "(", ")", ";", "J", "!=", "MBB", ".", "rend", "(", ")", "&&", "isUnpredicatedTerminator", "(", "*", "J", ")", ";", "J", "++", ")", "{", "NumTerminators", "++", ";", "if", "(", "J", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "||", "J", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "{", "FirstUncondOrIndirectBr", "=", "J", ".", "getReverse", "(", ")", ";", "}", "}", "if", "(", "AllowModify", "&&", "FirstUncondOrIndirectBr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "while", "(", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "->", "eraseFromParent", "(", ")", ";", "NumTerminators", "--", ";", "}", "I", "=", "FirstUncondOrIndirectBr", ";", "}", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", ">", "2", ")", "return", "true", ";", "if", "(", "NumTerminators", "==", "1", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "getBranchDestBlock", "(", "*", "I", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "1", "&&", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "*", "I", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "2", "&&", "std", "::", "prev", "(", "I", ")", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "*", "std", "::", "prev", "(", "I", ")", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "getBranchDestBlock", "(", "*", "I", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "RISCV", "RISCV", "0", "2", "1", "1", "2" ]

RISCVInstrInfo (2)

analyzeBranch

RISCV

CPU

LLVM

23,271

351

1

[]

[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", "::", "TailCall", ":", "return", "\"MipsISD::TailCall\"", ";", "case", "MipsISD", "::", "Hi", ":", "return", "\"MipsISD::Hi\"", ";", "case", "MipsISD", "::", "Lo", ":", "return", "\"MipsISD::Lo\"", ";", "case", "MipsISD", "::", "GPRel", ":", "return", "\"MipsISD::GPRel\"", ";", "case", "MipsISD", "::", "ThreadPointer", ":", "return", "\"MipsISD::ThreadPointer\"", ";", "case", "MipsISD", "::", "Ret", ":", "return", "\"MipsISD::Ret\"", ";", "case", "MipsISD", "::", "EH_RETURN", ":", "return", "\"MipsISD::EH_RETURN\"", ";", "case", "MipsISD", "::", "FPBrcond", ":", "return", "\"MipsISD::FPBrcond\"", ";", "case", "MipsISD", "::", "FPCmp", ":", "return", "\"MipsISD::FPCmp\"", ";", "case", "MipsISD", "::", "CMovFP_T", ":", "return", "\"MipsISD::CMovFP_T\"", ";", "case", "MipsISD", "::", "CMovFP_F", ":", "return", "\"MipsISD::CMovFP_F\"", ";", "case", "MipsISD", "::", "TruncIntFP", ":", "return", "\"MipsISD::TruncIntFP\"", ";", "case", "MipsISD", "::", "ExtractLOHI", ":", "return", "\"MipsISD::ExtractLOHI\"", ";", "case", "MipsISD", "::", "InsertLOHI", ":", "return", "\"MipsISD::InsertLOHI\"", ";", "case", "MipsISD", "::", "Mult", ":", "return", "\"MipsISD::Mult\"", ";", "case", "MipsISD", "::", "Multu", ":", "return", "\"MipsISD::Multu\"", ";", "case", "MipsISD", "::", "MAdd", ":", "return", "\"MipsISD::MAdd\"", ";", "case", "MipsISD", "::", "MAddu", ":", "return", "\"MipsISD::MAddu\"", ";", "case", "MipsISD", "::", "MSub", ":", "return", "\"MipsISD::MSub\"", ";", "case", "MipsISD", "::", "MSubu", ":", "return", "\"MipsISD::MSubu\"", ";", "case", "MipsISD", "::", "DivRem", ":", "return", "\"MipsISD::DivRem\"", ";", "case", "MipsISD", "::", "DivRemU", ":", "return", "\"MipsISD::DivRemU\"", ";", "case", "MipsISD", "::", "DivRem16", ":", "return", "\"MipsISD::DivRem16\"", ";", "case", "MipsISD", "::", "DivRemU16", ":", "return", "\"MipsISD::DivRemU16\"", ";", "case", "MipsISD", "::", "BuildPairF64", ":", "return", "\"MipsISD::BuildPairF64\"", ";", "case", "MipsISD", "::", "ExtractElementF64", ":", "return", "\"MipsISD::ExtractElementF64\"", ";", "case", "MipsISD", "::", "Wrapper", ":", "return", "\"MipsISD::Wrapper\"", ";", "case", "MipsISD", "::", "Sync", ":", "return", "\"MipsISD::Sync\"", ";", "case", "MipsISD", "::", "Ext", ":", "return", "\"MipsISD::Ext\"", ";", "case", "MipsISD", "::", "Ins", ":", "return", "\"MipsISD::Ins\"", ";", "case", "MipsISD", "::", "LWL", ":", "return", "\"MipsISD::LWL\"", ";", "case", "MipsISD", "::", "LWR", ":", "return", "\"MipsISD::LWR\"", ";", "case", "MipsISD", "::", "SWL", ":", "return", "\"MipsISD::SWL\"", ";", "case", "MipsISD", "::", "SWR", ":", "return", "\"MipsISD::SWR\"", ";", "case", "MipsISD", "::", "LDL", ":", "return", "\"MipsISD::LDL\"", ";", "case", "MipsISD", "::", "LDR", ":", "return", "\"MipsISD::LDR\"", ";", "case", "MipsISD", "::", "SDL", ":", "return", "\"MipsISD::SDL\"", ";", "case", "MipsISD", "::", "SDR", ":", "return", "\"MipsISD::SDR\"", ";", "case", "MipsISD", "::", "EXTP", ":", "return", "\"MipsISD::EXTP\"", ";", "case", "MipsISD", "::", "EXTPDP", ":", "return", "\"MipsISD::EXTPDP\"", ";", "case", "MipsISD", "::", "EXTR_S_H", ":", "return", "\"MipsISD::EXTR_S_H\"", ";", "case", "MipsISD", "::", "EXTR_W", ":", "return", "\"MipsISD::EXTR_W\"", ";", "case", "MipsISD", "::", "EXTR_R_W", ":", "return", "\"MipsISD::EXTR_R_W\"", ";", "case", "MipsISD", "::", "EXTR_RS_W", ":", "return", "\"MipsISD::EXTR_RS_W\"", ";", "case", "MipsISD", "::", "SHILO", ":", "return", "\"MipsISD::SHILO\"", ";", "case", "MipsISD", "::", "MTHLIP", ":", "return", "\"MipsISD::MTHLIP\"", ";", "case", "MipsISD", "::", "MULT", ":", "return", "\"MipsISD::MULT\"", ";", "case", "MipsISD", "::", "MULTU", ":", "return", "\"MipsISD::MULTU\"", ";", "case", "MipsISD", "::", "MADD_DSP", ":", "return", "\"MipsISD::MADD_DSP\"", ";", "case", "MipsISD", "::", "MADDU_DSP", ":", "return", "\"MipsISD::MADDU_DSP\"", ";", "case", "MipsISD", "::", "MSUB_DSP", ":", "return", "\"MipsISD::MSUB_DSP\"", ";", "case", "MipsISD", "::", "MSUBU_DSP", ":", "return", "\"MipsISD::MSUBU_DSP\"", ";", "case", "MipsISD", "::", "SHLL_DSP", ":", "return", "\"MipsISD::SHLL_DSP\"", ";", "case", "MipsISD", "::", "SHRA_DSP", ":", "return", "\"MipsISD::SHRA_DSP\"", ";", "case", "MipsISD", "::", "SHRL_DSP", ":", "return", "\"MipsISD::SHRL_DSP\"", ";", "case", "MipsISD", "::", "SETCC_DSP", ":", "return", "\"MipsISD::SETCC_DSP\"", ";", "case", "MipsISD", "::", "SELECT_CC_DSP", ":", "return", "\"MipsISD::SELECT_CC_DSP\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::TailCall", "\"MipsISD::TailCall\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::ThreadPointer", "\"MipsISD::ThreadPointer\"", "MipsISD::Ret", "\"MipsISD::Ret\"", "MipsISD::EH_RETURN", "\"MipsISD::EH_RETURN\"", "MipsISD::FPBrcond", "\"MipsISD::FPBrcond\"", "MipsISD::FPCmp", "\"MipsISD::FPCmp\"", "MipsISD::CMovFP_T", "\"MipsISD::CMovFP_T\"", "MipsISD::CMovFP_F", "\"MipsISD::CMovFP_F\"", "MipsISD::TruncIntFP", "\"MipsISD::TruncIntFP\"", "MipsISD::ExtractLOHI", "\"MipsISD::ExtractLOHI\"", "MipsISD::InsertLOHI", "\"MipsISD::InsertLOHI\"", "MipsISD::Mult", "\"MipsISD::Mult\"", "MipsISD::Multu", "\"MipsISD::Multu\"", "MipsISD::MAdd", "\"MipsISD::MAdd\"", "MipsISD::MAddu", "\"MipsISD::MAddu\"", "MipsISD::MSub", "\"MipsISD::MSub\"", "MipsISD::MSubu", "\"MipsISD::MSubu\"", "MipsISD::DivRem", "\"MipsISD::DivRem\"", "MipsISD::DivRemU", "\"MipsISD::DivRemU\"", "MipsISD::DivRem16", "\"MipsISD::DivRem16\"", "MipsISD::DivRemU16", "\"MipsISD::DivRemU16\"", "MipsISD::BuildPairF64", "\"MipsISD::BuildPairF64\"", "MipsISD::ExtractElementF64", "\"MipsISD::ExtractElementF64\"", "MipsISD::Wrapper", "\"MipsISD::Wrapper\"", "MipsISD::Sync", "\"MipsISD::Sync\"", "MipsISD::Ext", "\"MipsISD::Ext\"", "MipsISD::Ins", "\"MipsISD::Ins\"", "MipsISD::LWL", "\"MipsISD::LWL\"", "MipsISD::LWR", "\"MipsISD::LWR\"", "MipsISD::SWL", "\"MipsISD::SWL\"", "MipsISD::SWR", "\"MipsISD::SWR\"", "MipsISD::LDL", "\"MipsISD::LDL\"", "MipsISD::LDR", "\"MipsISD::LDR\"", "MipsISD::SDL", "\"MipsISD::SDL\"", "MipsISD::SDR", "\"MipsISD::SDR\"", "MipsISD::EXTP", "\"MipsISD::EXTP\"", "MipsISD::EXTPDP", "\"MipsISD::EXTPDP\"", "MipsISD::EXTR_S_H", "\"MipsISD::EXTR_S_H\"", "MipsISD::EXTR_W", "\"MipsISD::EXTR_W\"", "MipsISD::EXTR_R_W", "\"MipsISD::EXTR_R_W\"", "MipsISD::EXTR_RS_W", "\"MipsISD::EXTR_RS_W\"", "MipsISD::SHILO", "\"MipsISD::SHILO\"", "MipsISD::MTHLIP", "\"MipsISD::MTHLIP\"", "MipsISD::MULT", "\"MipsISD::MULT\"", "MipsISD::MULTU", "\"MipsISD::MULTU\"", "MipsISD::MADD_DSP", "\"MipsISD::MADD_DSP\"", "MipsISD::MADDU_DSP", "\"MipsISD::MADDU_DSP\"", "MipsISD::MSUB_DSP", "\"MipsISD::MSUB_DSP\"", "MipsISD::MSUBU_DSP", "\"MipsISD::MSUBU_DSP\"", "MipsISD::SHLL_DSP", "\"MipsISD::SHLL_DSP\"", "MipsISD::SHRA_DSP", "\"MipsISD::SHRA_DSP\"", "MipsISD::SHRL_DSP", "\"MipsISD::SHRL_DSP\"", "MipsISD::SETCC_DSP", "\"MipsISD::SETCC_DSP\"", "MipsISD::SELECT_CC_DSP", "\"MipsISD::SELECT_CC_DSP\"" ]

MipsISelLowering (2)

getTargetNodeName

Mips

CPU

LLVM

23,272

488

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Load Value Injection (LVI) Ret-Hardening\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Load Value Injection (LVI) Ret-Hardening\"" ]

X86LoadValueInjectionRetHardening

getPassName

X86

CPU

LLVM

23,273

11

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ";", "if", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", "==", "RISCV", "::", "LoopBranch", ")", "return", "true", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "getOppositeBranchOpcode", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "RISCV", "RISCV", "3", "\"Invalid branch condition!\"", "0", "RISCV::LoopBranch", "0", "0" ]

RISCVInstrInfo51

reverseBranchCondition

RISCV

CPU

LLVM

23,274

71

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "MOSFixupKinds", "::", "getFixupKindInfo", "(", "const", "MOS", "::", "Fixups", "Kind", ",", "const", "MCAsmBackend", "*", "Alternative", ")", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MOS", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"Imm8\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Imm16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"Addr8\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"Addr16_Low\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr16_High\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr24\"", ",", "0", ",", "24", ",", "0", "}", ",", "{", "\"Addr24_Bank\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr24_Segment\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"Addr24_Segment_Low\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"Addr24_Segment_High\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"PCRel8\"", ",", "0", ",", "8", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", ",", "{", "\"PCRel16\"", ",", "0", ",", "16", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", "}", ";", "if", "(", "Kind", "<", "static_cast", "<", "MOS", "::", "Fixups", ">", "(", "FirstTargetFixupKind", ")", ")", "{", "assert", "(", "Alternative", "&&", "\"Alternative MOS backend expected, but none was given!\"", ")", ";", "return", "Alternative", "->", "getFixupKindInfo", "(", "static_cast", "<", "MCFixupKind", ">", "(", "Kind", ")", ")", ";", "}", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "MOS", "::", "Fixups", "::", "NumTargetFixupKinds", "&&", "\"Invalid kind!\"", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "</s>" ]

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "MOS", "MOSFixupKinds::getFixupKindInfo", "MOS::Fixups", "MOS::NumTargetFixupKinds", "\"Imm8\"", "0", "8", "0", "\"Imm16\"", "0", "16", "0", "\"Addr8\"", "0", "8", "0", "\"Addr16\"", "0", "16", "0", "\"Addr16_Low\"", "0", "8", "0", "\"Addr16_High\"", "0", "8", "0", "\"Addr24\"", "0", "24", "0", "\"Addr24_Bank\"", "0", "8", "0", "\"Addr24_Segment\"", "0", "16", "0", "\"Addr24_Segment_Low\"", "0", "8", "0", "\"Addr24_Segment_High\"", "0", "8", "0", "\"PCRel8\"", "0", "8", "\"PCRel16\"", "0", "16", "MOS::Fixups", "\"Alternative MOS backend expected, but none was given!\"", "MOS::Fixups", "\"Invalid kind!\"" ]

MOSFixupKinds

getFixupKindInfo

MOS

MPU

LLVM

23,275

237

1

[]

[ "<s>", "bool", "Cpu0RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0RegisterInfo

requiresRegisterScavenging

Cpu0

CPU

LLVM

23,276

16

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "MSP430" ]

MSP430Subtarget22

getDataLayout

MSP430

MPU

LLVM

23,277

14

1

[]

[ "<s>", "static", "bool", "isBranch", "(", "const", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "break", ";", "case", "AArch64", "::", "B", ":", "case", "AArch64", "::", "Bcc", ":", "case", "AArch64", "::", "BR", ":", "case", "AArch64", "::", "BRAA", ":", "case", "AArch64", "::", "BRAAZ", ":", "case", "AArch64", "::", "BRAB", ":", "case", "AArch64", "::", "BRABZ", ":", "case", "AArch64", "::", "BL", ":", "case", "AArch64", "::", "BLR", ":", "case", "AArch64", "::", "BLRAA", ":", "case", "AArch64", "::", "BLRAAZ", ":", "case", "AArch64", "::", "BLRAB", ":", "case", "AArch64", "::", "BLRABZ", ":", "case", "AArch64", "::", "CBZW", ":", "case", "AArch64", "::", "CBZX", ":", "case", "AArch64", "::", "CBNZW", ":", "case", "AArch64", "::", "CBNZX", ":", "case", "AArch64", "::", "CCMPWr", ":", "case", "AArch64", "::", "CCMPXr", ":", "case", "AArch64", "::", "G_FCMP", ":", "case", "AArch64", "::", "G_ICMP", ":", "case", "AArch64", "::", "TBZW", ":", "case", "AArch64", "::", "TBZX", ":", "case", "AArch64", "::", "TBNZW", ":", "case", "AArch64", "::", "TBNZX", ":", "case", "AArch64", "::", "RET", ":", "case", "AArch64", "::", "RETAA", ":", "case", "AArch64", "::", "RETAB", ":", "case", "AArch64", "::", "SVC", ":", "return", "true", ";", "break", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]

[ "AArch64", "AArch64::B", "AArch64::Bcc", "AArch64::BR", "AArch64::BRAA", "AArch64::BRAAZ", "AArch64::BRAB", "AArch64::BRABZ", "AArch64::BL", "AArch64::BLR", "AArch64::BLRAA", "AArch64::BLRAAZ", "AArch64::BLRAB", "AArch64::BLRABZ", "AArch64::CBZW", "AArch64::CBZX", "AArch64::CBNZW", "AArch64::CBNZX", "AArch64::CCMPWr", "AArch64::CCMPXr", "AArch64::G_FCMP", "AArch64::G_ICMP", "AArch64::TBZW", "AArch64::TBZX", "AArch64::TBNZW", "AArch64::TBNZX", "AArch64::RET", "AArch64::RETAA", "AArch64::RETAB", "AArch64::SVC" ]

AArch64BranchTargetAligner

isBranch

AArch64

CPU

LLVM

23,278

186

1

[]

[ "<s>", "static", "bool", "arc_no_speculation_in_delay_slots_p", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Implement", "TARGET_NO_SPECULATION_IN_DELAY_SLOTS_P", "." ]

[ "arc" ]

arc

arc_no_speculation_in_delay_slots_p

arc

MPU

GCC

23,279

10

1

[]

[ "<s>", "int", "m68hc11_page0_symbol_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "return", "XSTR", "(", "x", ",", "0", ")", "!=", "0", "&&", "XSTR", "(", "x", ",", "0", ")", "[", "0", "]", "==", "'@'", ";", "case", "CONST", ":", "return", "m68hc11_page0_symbol_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", "case", "PLUS", ":", "if", "(", "!", "m68hc11_page0_symbol_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", ")", "return", "0", ";", "return", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", "<", "256", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ">=", "0", ";", "default", ":", "return", "0", ";", "}", "}", "</s>" ]

[ "Return", "1", "if", "this", "is", "a", "symbol", "in", "page0" ]

[ "m68hc11", "0", "0", "0", "0", "0", "0", "0", "1", "1", "256", "1", "0", "0" ]

m68hc111

m68hc11_page0_symbol_p

m68hc11

MPU

GCC

23,280

117

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "TLCS900TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "return", "C_RegisterClass", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "TLCS900", "TLCS900", "1", "0" ]

TLCS900ISelLowering

getConstraintType

TLCS900

MPU

LLVM

23,281

56

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "updateRegAllocHint", "(", "Register", "Reg", ",", "Register", "NewReg", ",", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "Register", ",", "Register", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "ARMRI", "::", "RegPairOdd", "||", "Hint", ".", "first", "==", "ARMRI", "::", "RegPairEven", ")", "&&", "Hint", ".", "second", ".", "isVirtual", "(", ")", ")", "{", "Register", "OtherReg", "=", "Hint", ".", "second", ";", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "OtherReg", ")", ";", "if", "(", "Hint", ".", "second", "==", "Reg", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "OtherReg", ",", "Hint", ".", "first", ",", "NewReg", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "NewReg", ")", ")", "MRI", "->", "setRegAllocationHint", "(", "NewReg", ",", "Hint", ".", "first", "==", "ARMRI", "::", "RegPairOdd", "?", "ARMRI", "::", "RegPairEven", ":", "ARMRI", "::", "RegPairOdd", ",", "OtherReg", ")", ";", "}", "}", "}", "</s>" ]

[ "A", "callback", "to", "allow", "target", "a", "chance", "to", "update", "register", "allocation", "hints", "when", "a", "register", "is", "``", "changed", "''", "(", "e.g", "." ]

[ "ARM", "ARM", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd" ]

ARMBaseRegisterInfo

updateRegAllocHint

ARM

CPU

LLVM

23,282

149

1

[]

[ "<s>", "bool", "SIShrinkInstructions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "I1Defs", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "&", "MI", ")", "||", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "continue", ";", "}", "int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Op32", "==", "-", "1", ")", "continue", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "0", ",", "AMDGPU", "::", "VCC", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "AMDGPU", "::", "VCC", ")", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Shrinking \"", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Op32", ")", ")", ";", "Inst32", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "0", ")", ")", ";", "Inst32", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "addOperand", "(", "*", "Src1", ")", ";", "++", "NumInstructionsShrunk", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "foldImmediates", "(", "*", "Inst32", ",", "TII", ",", "MRI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"e32 MI = \"", "<<", "*", "Inst32", "<<", "'\\n'", ")", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "SI", "1", "0", "0", "0", "\"Shrinking \"", "0", "\"e32 MI = \"" ]

SIShrinkInstructions19

runOnMachineFunction

R600

GPU

LLVM

23,283

446

1

[]

[ "<s>", "static", "void", "mips_print_operand_reloc", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "enum", "mips_symbol_context", "context", ",", "const", "char", "*", "*", "relocs", ")", "{", "enum", "mips_symbol_type", "symbol_type", ";", "const", "char", "*", "p", ";", "symbol_type", "=", "mips_classify_symbolic_expression", "(", "op", ",", "context", ")", ";", "gcc_assert", "(", "relocs", "[", "symbol_type", "]", ")", ";", "fputs", "(", "relocs", "[", "symbol_type", "]", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "mips_strip_unspec_address", "(", "op", ")", ")", ";", "for", "(", "p", "=", "relocs", "[", "symbol_type", "]", ";", "*", "p", "!=", "0", ";", "p", "++", ")", "if", "(", "*", "p", "==", "'('", ")", "fputc", "(", "')'", ",", "file", ")", ";", "}", "</s>" ]

[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "RELOCS", "is", "the", "array", "of", "relocations", "to", "use", "." ]

[ "mips", "0" ]

mips

mips_print_operand_reloc

mips

CPU

GCC

23,284

100

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "SparcELFTargetObjectFile", ">", "(", ")", ")", ",", "DL", "(", "computeDataLayout", "(", "is64bit", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "is64bit", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine19

SparcTargetMachine

Sparc

CPU

LLVM

23,285

98

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ";", "const", "TargetRegisterClass", "*", "DefinedRC", "=", "OpInfo", ".", "RegClass", "!=", "-", "1", "?", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ":", "nullptr", ";", "if", "(", "!", "MO", ")", "MO", "=", "&", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "*", "MO", ")", ")", "{", "unsigned", "SGPRUsed", "=", "MO", "->", "isReg", "(", ")", "?", "MO", "->", "getReg", "(", ")", ":", "(", "unsigned", ")", "AMDGPU", "::", "NoRegister", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MI", "->", "getOperand", "(", "i", ")", ")", "&&", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "{", "return", "false", ";", "}", "}", "}", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "assert", "(", "DefinedRC", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ";", "return", "RI", ".", "getCommonSubClass", "(", "RC", ",", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ")", ";", "}", "assert", "(", "MO", "->", "isImm", "(", ")", "||", "MO", "->", "isFPImm", "(", ")", "||", "MO", "->", "isTargetIndex", "(", ")", "||", "MO", "->", "isFI", "(", ")", ")", ";", "if", "(", "!", "DefinedRC", ")", "{", "return", "true", ";", "}", "return", "isImmOperandLegal", "(", "MI", ",", "OpIdx", ",", "*", "MO", ")", ";", "}", "</s>" ]

[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]

[ "R600", "SI", "1", "0" ]

SIInstrInfo138

isOperandLegal

R600

GPU

LLVM

23,286

309

1

[]

[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "nregs", ";", "cfun", "->", "machine", "->", "uses_anonymous_args", "=", "1", ";", "if", "(", "pcum", "->", "pcs_variant", "<=", "ARM_PCS_AAPCS_LOCAL", ")", "{", "nregs", "=", "pcum", "->", "aapcs_ncrn", ";", "if", "(", "(", "nregs", "&", "1", ")", "&&", "arm_needs_doubleword_align", "(", "mode", ",", "type", ")", ")", "nregs", "++", ";", "}", "else", "nregs", "=", "pcum", "->", "nregs", ";", "if", "(", "nregs", "<", "NUM_ARG_REGS", ")", "*", "pretend_size", "=", "(", "NUM_ARG_REGS", "-", "nregs", ")", "*", "UNITS_PER_WORD", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", "stack", ".", "XXX", "I", "know", "the", "prologue", "should", "n't", "be", "pushing", "registers", ",", "but", "it", "is", "faster", "that", "way", "." ]

[ "arm", "1", "1" ]

arm4

arm_setup_incoming_varargs

arm

CPU

GCC

23,287

101

1

[]

[ "<s>", "rtx", "mt_return_addr_rtx", "(", "int", "count", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "NULL_RTX", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "GPR_LINK", ")", ";", "}", "</s>" ]

[ "Implement", "RETURN_ADDR_RTX", "." ]

[ "mt", "0" ]

mt

mt_return_addr_rtx

mt

CPU

GCC

23,288

25

1

[]

[ "<s>", "void", "KudeyarInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Kudeyar", "Kudeyar" ]

KudeyarInstPrinter

printInst

Kudeyar

CPU

LLVM

23,289

33

1

[]

[ "<s>", "const", "MCExpr", "*", "X86TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";", "}", "</s>" ]

[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

getPICJumpTableRelocBaseExpr

X86

CPU

LLVM

23,290

56

1

[]

[ "<s>", "static", "void", "find_constant_pool_ref", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "ref", ")", "{", "if", "(", "s390_safe_relative_long_p", "(", "insn", ")", ")", "return", ";", "find_constant_pool_ref_1", "(", "PATTERN", "(", "insn", ")", ",", "ref", ")", ";", "}", "</s>" ]

[ "Find", "an", "annotated", "literal", "pool", "symbol", "referenced", "in", "RTX", "X", ",", "and", "store", "it", "at", "REF", ".", "Will", "abort", "if", "X", "contains", "references", "to", "more", "than", "one", "such", "pool", "symbol", ";", "multiple", "references", "to", "the", "same", "symbol", "are", "allowed", ",", "however", ".", "The", "rtx", "pointed", "to", "by", "REF", "must", "be", "initialized", "to", "NULL_RTX", "by", "the", "caller", "before", "calling", "this", "routine", "." ]

[ "s390" ]

s390

find_constant_pool_ref

s390

MPU

GCC

23,291

33

1

[]

[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"", ";", "case", "PPCISD", "::", "FCFID", ":", "return", "\"PPCISD::FCFID\"", ";", "case", "PPCISD", "::", "FCTIDZ", ":", "return", "\"PPCISD::FCTIDZ\"", ";", "case", "PPCISD", "::", "FCTIWZ", ":", "return", "\"PPCISD::FCTIWZ\"", ";", "case", "PPCISD", "::", "STFIWX", ":", "return", "\"PPCISD::STFIWX\"", ";", "case", "PPCISD", "::", "VMADDFP", ":", "return", "\"PPCISD::VMADDFP\"", ";", "case", "PPCISD", "::", "VNMSUBFP", ":", "return", "\"PPCISD::VNMSUBFP\"", ";", "case", "PPCISD", "::", "VPERM", ":", "return", "\"PPCISD::VPERM\"", ";", "case", "PPCISD", "::", "Hi", ":", "return", "\"PPCISD::Hi\"", ";", "case", "PPCISD", "::", "Lo", ":", "return", "\"PPCISD::Lo\"", ";", "case", "PPCISD", "::", "TOC_ENTRY", ":", "return", "\"PPCISD::TOC_ENTRY\"", ";", "case", "PPCISD", "::", "TOC_RESTORE", ":", "return", "\"PPCISD::TOC_RESTORE\"", ";", "case", "PPCISD", "::", "LOAD", ":", "return", "\"PPCISD::LOAD\"", ";", "case", "PPCISD", "::", "LOAD_TOC", ":", "return", "\"PPCISD::LOAD_TOC\"", ";", "case", "PPCISD", "::", "DYNALLOC", ":", "return", "\"PPCISD::DYNALLOC\"", ";", "case", "PPCISD", "::", "GlobalBaseReg", ":", "return", "\"PPCISD::GlobalBaseReg\"", ";", "case", "PPCISD", "::", "SRL", ":", "return", "\"PPCISD::SRL\"", ";", "case", "PPCISD", "::", "SRA", ":", "return", "\"PPCISD::SRA\"", ";", "case", "PPCISD", "::", "SHL", ":", "return", "\"PPCISD::SHL\"", ";", "case", "PPCISD", "::", "EXTSW_32", ":", "return", "\"PPCISD::EXTSW_32\"", ";", "case", "PPCISD", "::", "STD_32", ":", "return", "\"PPCISD::STD_32\"", ";", "case", "PPCISD", "::", "CALL_SVR4", ":", "return", "\"PPCISD::CALL_SVR4\"", ";", "case", "PPCISD", "::", "CALL_NOP_SVR4", ":", "return", "\"PPCISD::CALL_NOP_SVR4\"", ";", "case", "PPCISD", "::", "CALL_Darwin", ":", "return", "\"PPCISD::CALL_Darwin\"", ";", "case", "PPCISD", "::", "NOP", ":", "return", "\"PPCISD::NOP\"", ";", "case", "PPCISD", "::", "MTCTR", ":", "return", "\"PPCISD::MTCTR\"", ";", "case", "PPCISD", "::", "BCTRL_Darwin", ":", "return", "\"PPCISD::BCTRL_Darwin\"", ";", "case", "PPCISD", "::", "BCTRL_SVR4", ":", "return", "\"PPCISD::BCTRL_SVR4\"", ";", "case", "PPCISD", "::", "RET_FLAG", ":", "return", "\"PPCISD::RET_FLAG\"", ";", "case", "PPCISD", "::", "MFCR", ":", "return", "\"PPCISD::MFCR\"", ";", "case", "PPCISD", "::", "VCMP", ":", "return", "\"PPCISD::VCMP\"", ";", "case", "PPCISD", "::", "VCMPo", ":", "return", "\"PPCISD::VCMPo\"", ";", "case", "PPCISD", "::", "LBRX", ":", "return", "\"PPCISD::LBRX\"", ";", "case", "PPCISD", "::", "STBRX", ":", "return", "\"PPCISD::STBRX\"", ";", "case", "PPCISD", "::", "LARX", ":", "return", "\"PPCISD::LARX\"", ";", "case", "PPCISD", "::", "STCX", ":", "return", "\"PPCISD::STCX\"", ";", "case", "PPCISD", "::", "COND_BRANCH", ":", "return", "\"PPCISD::COND_BRANCH\"", ";", "case", "PPCISD", "::", "MFFS", ":", "return", "\"PPCISD::MFFS\"", ";", "case", "PPCISD", "::", "MTFSB0", ":", "return", "\"PPCISD::MTFSB0\"", ";", "case", "PPCISD", "::", "MTFSB1", ":", "return", "\"PPCISD::MTFSB1\"", ";", "case", "PPCISD", "::", "FADDRTZ", ":", "return", "\"PPCISD::FADDRTZ\"", ";", "case", "PPCISD", "::", "MTFSF", ":", "return", "\"PPCISD::MTFSF\"", ";", "case", "PPCISD", "::", "TC_RETURN", ":", "return", "\"PPCISD::TC_RETURN\"", ";", "case", "PPCISD", "::", "CR6SET", ":", "return", "\"PPCISD::CR6SET\"", ";", "case", "PPCISD", "::", "CR6UNSET", ":", "return", "\"PPCISD::CR6UNSET\"", ";", "case", "PPCISD", "::", "ADDIS_TOC_HA", ":", "return", "\"PPCISD::ADDIS_TOC_HA\"", ";", "case", "PPCISD", "::", "LD_TOC_L", ":", "return", "\"PPCISD::LD_TOC_L\"", ";", "case", "PPCISD", "::", "ADDI_TOC_L", ":", "return", "\"PPCISD::ADDI_TOC_L\"", ";", "case", "PPCISD", "::", "ADDIS_GOT_TPREL_HA", ":", "return", "\"PPCISD::ADDIS_GOT_TPREL_HA\"", ";", "case", "PPCISD", "::", "LD_GOT_TPREL_L", ":", "return", "\"PPCISD::LD_GOT_TPREL_L\"", ";", "case", "PPCISD", "::", "ADD_TLS", ":", "return", "\"PPCISD::ADD_TLS\"", ";", "case", "PPCISD", "::", "ADDIS_TLSGD_HA", ":", "return", "\"PPCISD::ADDIS_TLSGD_HA\"", ";", "case", "PPCISD", "::", "ADDI_TLSGD_L", ":", "return", "\"PPCISD::ADDI_TLSGD_L\"", ";", "case", "PPCISD", "::", "GET_TLS_ADDR", ":", "return", "\"PPCISD::GET_TLS_ADDR\"", ";", "case", "PPCISD", "::", "ADDIS_TLSLD_HA", ":", "return", "\"PPCISD::ADDIS_TLSLD_HA\"", ";", "case", "PPCISD", "::", "ADDI_TLSLD_L", ":", "return", "\"PPCISD::ADDI_TLSLD_L\"", ";", "case", "PPCISD", "::", "GET_TLSLD_ADDR", ":", "return", "\"PPCISD::GET_TLSLD_ADDR\"", ";", "case", "PPCISD", "::", "ADDIS_DTPREL_HA", ":", "return", "\"PPCISD::ADDIS_DTPREL_HA\"", ";", "case", "PPCISD", "::", "ADDI_DTPREL_L", ":", "return", "\"PPCISD::ADDI_DTPREL_L\"", ";", "}", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PPCISD::VNMSUBFP\"", "PPCISD::VPERM", "\"PPCISD::VPERM\"", "PPCISD::Hi", "\"PPCISD::Hi\"", "PPCISD::Lo", "\"PPCISD::Lo\"", "PPCISD::TOC_ENTRY", "\"PPCISD::TOC_ENTRY\"", "PPCISD::TOC_RESTORE", "\"PPCISD::TOC_RESTORE\"", "PPCISD::LOAD", "\"PPCISD::LOAD\"", "PPCISD::LOAD_TOC", "\"PPCISD::LOAD_TOC\"", "PPCISD::DYNALLOC", "\"PPCISD::DYNALLOC\"", "PPCISD::GlobalBaseReg", "\"PPCISD::GlobalBaseReg\"", "PPCISD::SRL", "\"PPCISD::SRL\"", "PPCISD::SRA", "\"PPCISD::SRA\"", "PPCISD::SHL", "\"PPCISD::SHL\"", "PPCISD::EXTSW_32", "\"PPCISD::EXTSW_32\"", "PPCISD::STD_32", "\"PPCISD::STD_32\"", "PPCISD::CALL_SVR4", "\"PPCISD::CALL_SVR4\"", "PPCISD::CALL_NOP_SVR4", "\"PPCISD::CALL_NOP_SVR4\"", "PPCISD::CALL_Darwin", "\"PPCISD::CALL_Darwin\"", "PPCISD::NOP", "\"PPCISD::NOP\"", "PPCISD::MTCTR", "\"PPCISD::MTCTR\"", "PPCISD::BCTRL_Darwin", "\"PPCISD::BCTRL_Darwin\"", "PPCISD::BCTRL_SVR4", "\"PPCISD::BCTRL_SVR4\"", "PPCISD::RET_FLAG", "\"PPCISD::RET_FLAG\"", "PPCISD::MFCR", "\"PPCISD::MFCR\"", "PPCISD::VCMP", "\"PPCISD::VCMP\"", "PPCISD::VCMPo", "\"PPCISD::VCMPo\"", "PPCISD::LBRX", "\"PPCISD::LBRX\"", "PPCISD::STBRX", "\"PPCISD::STBRX\"", "PPCISD::LARX", "\"PPCISD::LARX\"", "PPCISD::STCX", "\"PPCISD::STCX\"", "PPCISD::COND_BRANCH", "\"PPCISD::COND_BRANCH\"", "PPCISD::MFFS", "\"PPCISD::MFFS\"", "PPCISD::MTFSB0", "\"PPCISD::MTFSB0\"", "PPCISD::MTFSB1", "\"PPCISD::MTFSB1\"", "PPCISD::FADDRTZ", "\"PPCISD::FADDRTZ\"", "PPCISD::MTFSF", "\"PPCISD::MTFSF\"", "PPCISD::TC_RETURN", "\"PPCISD::TC_RETURN\"", "PPCISD::CR6SET", "\"PPCISD::CR6SET\"", "PPCISD::CR6UNSET", "\"PPCISD::CR6UNSET\"", "PPCISD::ADDIS_TOC_HA", "\"PPCISD::ADDIS_TOC_HA\"", "PPCISD::LD_TOC_L", "\"PPCISD::LD_TOC_L\"", "PPCISD::ADDI_TOC_L", "\"PPCISD::ADDI_TOC_L\"", "PPCISD::ADDIS_GOT_TPREL_HA", "\"PPCISD::ADDIS_GOT_TPREL_HA\"", "PPCISD::LD_GOT_TPREL_L", "\"PPCISD::LD_GOT_TPREL_L\"", "PPCISD::ADD_TLS", "\"PPCISD::ADD_TLS\"", "PPCISD::ADDIS_TLSGD_HA", "\"PPCISD::ADDIS_TLSGD_HA\"", "PPCISD::ADDI_TLSGD_L", "\"PPCISD::ADDI_TLSGD_L\"", "PPCISD::GET_TLS_ADDR", "\"PPCISD::GET_TLS_ADDR\"", "PPCISD::ADDIS_TLSLD_HA", "\"PPCISD::ADDIS_TLSLD_HA\"", "PPCISD::ADDI_TLSLD_L", "\"PPCISD::ADDI_TLSLD_L\"", "PPCISD::GET_TLSLD_ADDR", "\"PPCISD::GET_TLSLD_ADDR\"", "PPCISD::ADDIS_DTPREL_HA", "\"PPCISD::ADDIS_DTPREL_HA\"", "PPCISD::ADDI_DTPREL_L", "\"PPCISD::ADDI_DTPREL_L\"" ]

PPCISelLowering73

getTargetNodeName

PowerPC

CPU

LLVM

23,292

496

1

[]

[ "<s>", "static", "void", "ix86_sse_copysign_to_positive", "(", "rtx", "result", ",", "rtx", "abs_value", ",", "rtx", "sign", ",", "rtx", "mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "sign", ")", ";", "rtx", "sgn", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "mask", "==", "NULL_RTX", ")", "{", "machine_mode", "vmode", ";", "if", "(", "mode", "==", "SFmode", ")", "vmode", "=", "V4SFmode", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "vmode", "=", "V2DFmode", ";", "else", "vmode", "=", "mode", ";", "mask", "=", "ix86_build_signbit_mask", "(", "vmode", ",", "VECTOR_MODE_P", "(", "mode", ")", ",", "false", ")", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "rtx", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ")", ";", "tmp", "=", "gen_rtx_VEC_SELECT", "(", "mode", ",", "mask", ",", "tmp", ")", ";", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "tmp", ")", ")", ";", "}", "}", "else", "mask", "=", "gen_rtx_NOT", "(", "mode", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "sgn", ",", "gen_rtx_AND", "(", "mode", ",", "mask", ",", "sign", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "result", ",", "gen_rtx_IOR", "(", "mode", ",", "abs_value", ",", "sgn", ")", ")", ")", ";", "}", "</s>" ]

[ "Expand", "copysign", "from", "SIGN", "to", "the", "positive", "value", "ABS_VALUE", "storing", "in", "RESULT", ".", "If", "MASK", "is", "non-null", ",", "it", "shall", "be", "a", "mask", "to", "mask", "out", "the", "sign-bit", "." ]

[ "i386", "1" ]

i386-expand

ix86_sse_copysign_to_positive

i386

CPU

GCC

23,293

182

1

[]

[ "<s>", "static", "void", "fix_range", "(", "const", "char", "*", "const_str", ")", "{", "int", "i", ",", "first", ",", "last", ";", "char", "*", "str", ",", "*", "dash", ",", "*", "comma", ";", "i", "=", "strlen", "(", "const_str", ")", ";", "str", "=", "(", "char", "*", ")", "alloca", "(", "i", "+", "1", ")", ";", "memcpy", "(", "str", ",", "const_str", ",", "i", "+", "1", ")", ";", "while", "(", "1", ")", "{", "dash", "=", "strchr", "(", "str", ",", "'-'", ")", ";", "if", "(", "!", "dash", ")", "{", "warning", "(", "0", ",", "\"value of -mfixed-range must have form REG1-REG2\"", ")", ";", "return", ";", "}", "*", "dash", "=", "'\\0'", ";", "comma", "=", "strchr", "(", "dash", "+", "1", ",", "','", ")", ";", "if", "(", "comma", ")", "*", "comma", "=", "'\\0'", ";", "first", "=", "decode_reg_name", "(", "str", ")", ";", "if", "(", "first", "<", "0", ")", "{", "warning", "(", "0", ",", "\"unknown register name: %s\"", ",", "str", ")", ";", "return", ";", "}", "last", "=", "decode_reg_name", "(", "dash", "+", "1", ")", ";", "if", "(", "last", "<", "0", ")", "{", "warning", "(", "0", ",", "\"unknown register name: %s\"", ",", "dash", "+", "1", ")", ";", "return", ";", "}", "*", "dash", "=", "'-'", ";", "if", "(", "first", ">", "last", ")", "{", "warning", "(", "0", ",", "\"%s-%s is an empty range\"", ",", "str", ",", "dash", "+", "1", ")", ";", "return", ";", "}", "for", "(", "i", "=", "first", ";", "i", "<=", "last", ";", "++", "i", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "1", ";", "if", "(", "!", "comma", ")", "break", ";", "*", "comma", "=", "','", ";", "str", "=", "comma", "+", "1", ";", "}", "}", "</s>" ]

[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]

[ "ia64", "1", "1", "1", "0", "\"value of -mfixed-range must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]

ia644

fix_range

ia64

CPU

GCC

23,294

242

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "ARMII", "::", "ThumbArithFlagSetting", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "\"optionally flag setting instruction missing optional def operand\"", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "\"operand count mismatch!\"", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "0", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "Opc", "==", "ARM", "::", "tADDhirr", "&&", "isThumbOne", "(", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "ARM", "::", "tMOVr", "&&", "isThumbOne", "(", ")", "&&", "!", "hasV6Ops", "(", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "return", "Match_Success", ";", "}", "</s>" ]

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]

ARMAsmParser (2)

checkTargetMatchPredicate

ARM

CPU

LLVM

23,295

278

1

[]

[ "<s>", "const", "RISCVInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "RISCV", "RISCV" ]

RISCVSubtarget (2)

getInstrInfo

RISCV

CPU

LLVM

23,296

14

1

[]

[ "<s>", "static", "bool", "aarch64_hard_regno_call_part_clobbered", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "bool", "simd_p", "=", "insn", "&&", "CALL_P", "(", "insn", ")", "&&", "aarch64_simd_call_p", "(", "insn", ")", ";", "return", "FP_REGNUM_P", "(", "regno", ")", "&&", "maybe_gt", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "simd_p", "?", "16", ":", "8", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "The", "callee", "only", "saves", "the", "lower", "64", "bits", "of", "a", "128-bit", "register", ".", "Tell", "the", "compiler", "the", "callee", "clobbers", "the", "top", "64", "bits", "when", "restoring", "the", "bottom", "64", "bits", "." ]

[ "aarch64", "16", "8" ]

aarch646

aarch64_hard_regno_call_part_clobbered

aarch64

CPU

GCC

23,297

52

1

[]

[ "<s>", "const", "char", "*", "nds32_output_16bit_load", "(", "rtx", "*", "operands", ",", "int", "byte", ")", "{", "char", "pattern", "[", "100", "]", ";", "unsigned", "char", "size", ";", "rtx", "code", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ";", "size", "=", "nds32_byte_to_size", "(", "byte", ")", ";", "switch", "(", "nds32_mem_format", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "ADDRESS_REG", ":", "operands", "[", "1", "]", "=", "code", ";", "output_asm_insn", "(", "\"lwi450\\t%0, [%1]\"", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_LO_REG_IMM3U", ":", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "\"l%ci333\\t%%0, %%1\"", ",", "size", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_POST_INC_LO_REG_IMM3U", ":", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "\"l%ci333.bi\\t%%0, %%1\"", ",", "size", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_FP_IMM7U", ":", "output_asm_insn", "(", "\"lwi37\\t%0, %1\"", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_SP_IMM7U", ":", "operands", "[", "1", "]", "=", "XEXP", "(", "code", ",", "1", ")", ";", "output_asm_insn", "(", "\"lwi37.sp\\t%0, [ + (%1)]\"", ",", "operands", ")", ";", "break", ";", "default", ":", "break", ";", "}", "return", "\"\"", ";", "}", "</s>" ]

[ "Output", "16-bit", "load", "." ]

[ "nds32", "100", "1", "0", "1", "1", "\"lwi450\\t%0, [%1]\"", "\"l%ci333\\t%%0, %%1\"", "\"l%ci333.bi\\t%%0, %%1\"", "\"lwi37\\t%0, %1\"", "1", "1", "\"lwi37.sp\\t%0, [ + (%1)]\"", "\"\"" ]

nds32-md-auxiliary2

nds32_output_16bit_load

nds32

CPU

GCC

23,298

170

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "*", "CommentStream", ",", "MII", ")", ";", "printInstFlags", "(", "MI", ",", "OS", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "Address", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]

X86ATTInstPrinter2

printInst

X86

CPU

LLVM

23,299

159

1

[]