Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "static", "bool", "loongarch_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "loongarch_print_operand_punct", "[", "code", "]", ";", "}", "</s>" ]
[ "Implement", "TARGET_PRINT_OPERAND_PUNCT_VALID_P", "." ]
[ "loongarch" ]
loongarch
loongarch_print_operand_punct_valid_p
loongarch
CPU
GCC
21,800
16
1
[]
[ "<s>", "void", "AArch64AsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "EmitHwasanMemaccessSymbols", "(", "M", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "auto", "Stubs", "=", "MMIMacho", ".", "getAuthGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "\"__DATA\"", ",", "\"__auth_ptr\"", ",", "MachO", "::", "S_REGULAR", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ")", ";", "emitAlignment", "(", "Align", "(", "8", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitAuthenticatedPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "emitStackMaps", "(", "SM", ")", ";", "FM", ".", "serializeToFaultMapSection", "(", ")", ";", "}", "</s>" ]
[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]
[ "AArch64", "AArch64", "\"__DATA\"", "\"__auth_ptr\"", "8" ]
AArch64AsmPrinter77
emitEndOfAsmFile
AArch64
CPU
LLVM
21,801
148
1
[]
[ "<s>", "int", "mcore_num_arg_regs", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "0", ";", "if", "(", "type", "&&", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "ROUND_ADVANCE", "(", "size", ")", ";", "}", "</s>" ]
[ "Compute", "the", "number", "of", "word", "sized", "registers", "needed", "to", "hold", "a", "function", "argument", "of", "mode", "MODE", "and", "type", "TYPE", "." ]
[ "mcore", "0" ]
mcore4
mcore_num_arg_regs
mcore
MPU
GCC
21,802
59
1
[]
[ "<s>", "bool", "isFPImm", "(", ")", "const", "{", "return", "Kind", "==", "k_FPImm", "&&", "AArch64_AM", "::", "getFP64Imm", "(", "getFPImm", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", "!=", "-", "1", ";", "}", "</s>" ]
[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]
[ "AArch64", "AArch64_AM::getFP64Imm", "1" ]
AArch64AsmParser (2)2
isFPImm
AArch64
CPU
LLVM
21,803
28
1
[]
[ "<s>", "const", "char", "*", "ret_cond_branch", "(", "rtx", "x", ",", "int", "len", ",", "int", "reverse", ")", "{", "RTX_CODE", "cond", "=", "reverse", "?", "reverse_condition", "(", "GET_CODE", "(", "x", ")", ")", ":", "GET_CODE", "(", "x", ")", ";", "bool", "cc_overflow_unusable", "=", "false", ";", "switch", "(", "cond", ")", "{", "case", "GT", ":", "if", "(", "cc_overflow_unusable", ")", "return", "(", "len", "==", "1", "?", "(", "\"breq .+2\"", "CR_TAB", "\"brpl %0\"", ")", ":", "len", "==", "2", "?", "(", "\"breq .+4\"", "CR_TAB", "\"brmi .+2\"", "CR_TAB", "\"rjmp %0\"", ")", ":", "(", "\"breq .+6\"", "CR_TAB", "\"brmi .+4\"", "CR_TAB", "\"jmp %0\"", ")", ")", ";", "else", "return", "(", "len", "==", "1", "?", "(", "\"breq .+2\"", "CR_TAB", "\"brge %0\"", ")", ":", "len", "==", "2", "?", "(", "\"breq .+4\"", "CR_TAB", "\"brlt .+2\"", "CR_TAB", "\"rjmp %0\"", ")", ":", "(", "\"breq .+6\"", "CR_TAB", "\"brlt .+4\"", "CR_TAB", "\"jmp %0\"", ")", ")", ";", "case", "GTU", ":", "return", "(", "len", "==", "1", "?", "(", "\"breq .+2\"", "CR_TAB", "\"brsh %0\"", ")", ":", "len", "==", "2", "?", "(", "\"breq .+4\"", "CR_TAB", "\"brlo .+2\"", "CR_TAB", "\"rjmp %0\"", ")", ":", "(", "\"breq .+6\"", "CR_TAB", "\"brlo .+4\"", "CR_TAB", "\"jmp %0\"", ")", ")", ";", "case", "LE", ":", "if", "(", "cc_overflow_unusable", ")", "return", "(", "len", "==", "1", "?", "(", "\"breq %0\"", "CR_TAB", "\"brmi %0\"", ")", ":", "len", "==", "2", "?", "(", "\"breq .+2\"", "CR_TAB", "\"brpl .+2\"", "CR_TAB", "\"rjmp %0\"", ")", ":", "(", "\"breq .+2\"", "CR_TAB", "\"brpl .+4\"", "CR_TAB", "\"jmp %0\"", ")", ")", ";", "else", "return", "(", "len", "==", "1", "?", "(", "\"breq %0\"", "CR_TAB", "\"brlt %0\"", ")", ":", "len", "==", "2", "?", "(", "\"breq .+2\"", "CR_TAB", "\"brge .+2\"", "CR_TAB", "\"rjmp %0\"", ")", ":", "(", "\"breq .+2\"", "CR_TAB", "\"brge .+4\"", "CR_TAB", "\"jmp %0\"", ")", ")", ";", "case", "LEU", ":", "return", "(", "len", "==", "1", "?", "(", "\"breq %0\"", "CR_TAB", "\"brlo %0\"", ")", ":", "len", "==", "2", "?", "(", "\"breq .+2\"", "CR_TAB", "\"brsh .+2\"", "CR_TAB", "\"rjmp %0\"", ")", ":", "(", "\"breq .+2\"", "CR_TAB", "\"brsh .+4\"", "CR_TAB", "\"jmp %0\"", ")", ")", ";", "default", ":", "if", "(", "reverse", ")", "{", "switch", "(", "len", ")", "{", "case", "1", ":", "return", "\"br%k1 %0\"", ";", "case", "2", ":", "return", "(", "\"br%j1 .+2\"", "CR_TAB", "\"rjmp %0\"", ")", ";", "default", ":", "return", "(", "\"br%j1 .+4\"", "CR_TAB", "\"jmp %0\"", ")", ";", "}", "}", "else", "{", "switch", "(", "len", ")", "{", "case", "1", ":", "return", "\"br%j1 %0\"", ";", "case", "2", ":", "return", "(", "\"br%k1 .+2\"", "CR_TAB", "\"rjmp %0\"", ")", ";", "default", ":", "return", "(", "\"br%k1 .+4\"", "CR_TAB", "\"jmp %0\"", ")", ";", "}", "}", "}", "return", "\"\"", ";", "}", "</s>" ]
[ "return", "an", "AVR", "condition", "jump", "commands", ".", "X", "is", "a", "comparison", "RTX", ".", "LEN", "is", "a", "number", "returned", "by", "avr_jump_mode", "function", ".", "if", "REVERSE", "nonzero", "then", "condition", "code", "in", "X", "must", "be", "reversed", "." ]
[ "avr", "1", "\"breq .+2\"", "\"brpl %0\"", "2", "\"breq .+4\"", "\"brmi .+2\"", "\"rjmp %0\"", "\"breq .+6\"", "\"brmi .+4\"", "\"jmp %0\"", "1", "\"breq .+2\"", "\"brge %0\"", "2", "\"breq .+4\"", "\"brlt .+2\"", "\"rjmp %0\"", "\"breq .+6\"", "\"brlt .+4\"", "\"jmp %0\"", "1", "\"breq .+2\"", "\"brsh %0\"", "2", "\"breq .+4\"", "\"brlo .+2\"", "\"rjmp %0\"", "\"breq .+6\"", "\"brlo .+4\"", "\"jmp %0\"", "1", "\"breq %0\"", "\"brmi %0\"", "2", "\"breq .+2\"", "\"brpl .+2\"", "\"rjmp %0\"", "\"breq .+2\"", "\"brpl .+4\"", "\"jmp %0\"", "1", "\"breq %0\"", "\"brlt %0\"", "2", "\"breq .+2\"", "\"brge .+2\"", "\"rjmp %0\"", "\"breq .+2\"", "\"brge .+4\"", "\"jmp %0\"", "1", "\"breq %0\"", "\"brlo %0\"", "2", "\"breq .+2\"", "\"brsh .+2\"", "\"rjmp %0\"", "\"breq .+2\"", "\"brsh .+4\"", "\"jmp %0\"", "1", "\"br%k1 %0\"", "2", "\"br%j1 .+2\"", "\"rjmp %0\"", "\"br%j1 .+4\"", "\"jmp %0\"", "1", "\"br%j1 %0\"", "2", "\"br%k1 .+2\"", "\"rjmp %0\"", "\"br%k1 .+4\"", "\"jmp %0\"", "\"\"" ]
avr
ret_cond_branch
avr
MPU
GCC
21,804
341
1
[]
[ "<s>", "unsigned", "HexagonMCInst", "::", "getUnits", "(", "const", "HexagonTargetMachine", "*", "TM", ")", "const", "{", "const", "HexagonInstrInfo", "*", "QII", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";", "const", "InstrStage", "*", "IS", "=", "II", "->", "beginStage", "(", "QII", "->", "get", "(", "this", "->", "getOpcode", "(", ")", ")", ".", "getSchedClass", "(", ")", ")", ";", "return", "(", "IS", "->", "getUnits", "(", ")", ")", ";", "}", "</s>" ]
[ "Returns", "the", "choice", "of", "FUs", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]
HexagonMCInst3
getUnits
Hexagon
DSP
LLVM
21,805
77
1
[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "aarch64_asan_shadow_offset", "(", "void", ")", "{", "if", "(", "TARGET_ILP32", ")", "return", "(", "HOST_WIDE_INT_1", "<<", "29", ")", ";", "else", "return", "(", "HOST_WIDE_INT_1", "<<", "36", ")", ";", "}", "</s>" ]
[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]
[ "aarch64", "29", "36" ]
aarch64
aarch64_asan_shadow_offset
aarch64
CPU
GCC
21,806
28
1
[]
[ "<s>", "static", "void", "c4x_external_libcall", "(", "rtx", "fun", ")", "{", "c4x_external_ref", "(", "XSTR", "(", "fun", ",", "0", ")", ")", ";", "}", "</s>" ]
[ "Worker", "function", "for", "TARGET_ASM_EXTERNAL_LIBCALL", "." ]
[ "c4x", "0" ]
c4x1
c4x_external_libcall
c4x
DSP
GCC
21,807
19
1
[]
[ "<s>", "TargetIRAnalysis", "SystemZTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "SystemZTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";", "}", "</s>" ]
[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]
[ "SystemZ", "SystemZ", "SystemZ" ]
SystemZTargetMachine10
getTargetIRAnalysis
SystemZ
CPU
LLVM
21,808
35
1
[]
[ "<s>", "void", "alpha_split_tfmode_frobsign", "(", "rtx", "operands", "[", "3", "]", ",", "rtx", "(", "*", "operation", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "rtx", "high_bit", "=", "operands", "[", "2", "]", ";", "rtx", "scratch", ";", "int", "move", ";", "alpha_split_tfmode_pair", "(", "operands", ")", ";", "move", "=", "1", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "2", "]", ")", ")", "move", "=", "0", ";", "else", "if", "(", "rtx_equal_p", "(", "operands", "[", "1", "]", ",", "operands", "[", "2", "]", ")", ")", "{", "if", "(", "rtx_equal_p", "(", "operands", "[", "0", "]", ",", "high_bit", ")", ")", "move", "=", "2", ";", "else", "move", "=", "-", "1", ";", "}", "if", "(", "move", "<", "0", ")", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "operands", "[", "2", "]", ")", ";", "scratch", "=", "operands", "[", "move", "<", "2", "?", "1", ":", "3", "]", ";", "emit_insn", "(", "(", "*", "operation", ")", "(", "scratch", ",", "high_bit", ",", "operands", "[", "3", "]", ")", ")", ";", "if", "(", "move", ">", "0", ")", "{", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "operands", "[", "2", "]", ")", ";", "if", "(", "move", ">", "1", ")", "emit_move_insn", "(", "operands", "[", "1", "]", ",", "scratch", ")", ";", "}", "}", "</s>" ]
[ "Implement", "negtf2", "or", "abstf2", ".", "Op0", "is", "destination", ",", "op1", "is", "source", ",", "op2", "is", "a", "register", "containing", "the", "sign", "bit", ",", "operation", "is", "the", "logical", "operation", "to", "be", "performed", "." ]
[ "alpha", "3", "2", "1", "0", "2", "0", "1", "2", "0", "2", "1", "0", "0", "2", "2", "1", "3", "3", "0", "0", "2", "1", "1" ]
alpha3
alpha_split_tfmode_frobsign
alpha
MPU
GCC
21,809
193
1
[]
[ "<s>", "void", "rs6000_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"floatAbi\"", ",", "rs6000_d_handle_target_float_abi", "}", ",", "{", "\"objectFormat\"", ",", "rs6000_d_handle_target_object_format", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";", "d_add_target_info_handlers", "(", "handlers", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_D_REGISTER_CPU_TARGET_INFO", "." ]
[ "rs6000", "\"floatAbi\"", "\"objectFormat\"" ]
rs6000-d
rs6000_d_register_target_info
rs6000
CPU
GCC
21,810
40
1
[]
[ "<s>", "bool", "ARMConstantPoolValue", "::", "hasSameValue", "(", "ARMConstantPoolValue", "*", "ACPV", ")", "{", "if", "(", "ACPV", "->", "Kind", "==", "Kind", "&&", "ACPV", "->", "CVal", "==", "CVal", "&&", "ACPV", "->", "PCAdjust", "==", "PCAdjust", "&&", "CPV_streq", "(", "ACPV", "->", "S", ",", "S", ")", "&&", "ACPV", "->", "Modifier", "==", "Modifier", ")", "{", "if", "(", "ACPV", "->", "LabelId", "==", "LabelId", ")", "return", "true", ";", "if", "(", "Kind", "==", "ARMCP", "::", "CPValue", "||", "Kind", "==", "ARMCP", "::", "CPExtSymbol", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "hasSameValue", "-", "Return", "true", "if", "this", "ARM", "constpool", "value", "can", "share", "the", "same", "constantpool", "entry", "as", "another", "ARM", "constpool", "value", "." ]
[ "ARM", "ARM", "ARM", "ARMCP::CPValue", "ARMCP::CPExtSymbol" ]
ARMConstantPoolValue10
hasSameValue
ARM
CPU
LLVM
21,811
79
1
[]
[ "<s>", "void", "XCoreTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "DataSection", "=", "MCSectionXCore", "::", "Create", "(", "\".dp.data\"", ",", "MCSectionELF", "::", "SHT_PROGBITS", ",", "MCSectionELF", "::", "SHF_ALLOC", "|", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionXCore", "::", "SHF_DP_SECTION", ",", "SectionKind", "::", "getDataRel", "(", ")", ",", "false", ",", "getContext", "(", ")", ")", ";", "BSSSection", "=", "MCSectionXCore", "::", "Create", "(", "\".dp.bss\"", ",", "MCSectionELF", "::", "SHT_NOBITS", ",", "MCSectionELF", "::", "SHF_ALLOC", "|", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionXCore", "::", "SHF_DP_SECTION", ",", "SectionKind", "::", "getBSS", "(", ")", ",", "false", ",", "getContext", "(", ")", ")", ";", "MergeableConst4Section", "=", "MCSectionXCore", "::", "Create", "(", "\".cp.rodata.cst4\"", ",", "MCSectionELF", "::", "SHT_PROGBITS", ",", "MCSectionELF", "::", "SHF_ALLOC", "|", "MCSectionELF", "::", "SHF_MERGE", "|", "MCSectionXCore", "::", "SHF_CP_SECTION", ",", "SectionKind", "::", "getMergeableConst4", "(", ")", ",", "false", ",", "getContext", "(", ")", ")", ";", "MergeableConst8Section", "=", "MCSectionXCore", "::", "Create", "(", "\".cp.rodata.cst8\"", ",", "MCSectionELF", "::", "SHT_PROGBITS", ",", "MCSectionELF", "::", "SHF_ALLOC", "|", "MCSectionELF", "::", "SHF_MERGE", "|", "MCSectionXCore", "::", "SHF_CP_SECTION", ",", "SectionKind", "::", "getMergeableConst8", "(", ")", ",", "false", ",", "getContext", "(", ")", ")", ";", "MergeableConst16Section", "=", "MCSectionXCore", "::", "Create", "(", "\".cp.rodata.cst16\"", ",", "MCSectionELF", "::", "SHT_PROGBITS", ",", "MCSectionELF", "::", "SHF_ALLOC", "|", "MCSectionELF", "::", "SHF_MERGE", "|", "MCSectionXCore", "::", "SHF_CP_SECTION", ",", "SectionKind", "::", "getMergeableConst16", "(", ")", ",", "false", ",", "getContext", "(", ")", ")", ";", "TLSDataSection", "=", "DataSection", ";", "TLSBSSSection", "=", "BSSSection", ";", "ReadOnlySection", "=", "MCSectionXCore", "::", "Create", "(", "\".cp.rodata\"", ",", "MCSectionELF", "::", "SHT_PROGBITS", ",", "MCSectionELF", "::", "SHF_ALLOC", "|", "MCSectionXCore", "::", "SHF_CP_SECTION", ",", "SectionKind", "::", "getReadOnlyWithRel", "(", ")", ",", "false", ",", "getContext", "(", ")", ")", ";", "DataRelSection", "=", "DataRelLocalSection", "=", "DataSection", ";", "DataRelROSection", "=", "DataRelROLocalSection", "=", "ReadOnlySection", ";", "}", "</s>" ]
[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]
[ "XCore", "XCore", "XCore", "\".dp.data\"", "XCore", "XCore", "\".dp.bss\"", "XCore", "XCore", "\".cp.rodata.cst4\"", "XCore", "XCore", "\".cp.rodata.cst8\"", "XCore", "XCore", "\".cp.rodata.cst16\"", "XCore", "XCore", "\".cp.rodata\"", "XCore" ]
XCoreTargetObjectFile29
Initialize
XCore
MPU
LLVM
21,812
263
1
[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]
[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]
[ "AAP" ]
AAPAsmParser
getStartLoc
AAP
MPU
LLVM
21,813
10
1
[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createCpu0ELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ",", "IsLittle", ")", ";", "}", "</s>" ]
[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]
[ "Cpu0", "Cpu0" ]
Cpu0AsmBackend1
createObjectWriter
Cpu0
CPU
LLVM
21,814
26
1
[]
[ "<s>", "unsigned", "MipsAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "JALR_HB", ":", "case", "Mips", "::", "JALRC_HB_MMR6", ":", "case", "Mips", "::", "JALRC_MMR6", ":", "if", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "Inst", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", "return", "Match_RequiresDifferentSrcAndDst", ";", "return", "Match_Success", ";", "case", "Mips", "::", "LWP_MM", ":", "case", "Mips", "::", "LWP_MMR6", ":", "if", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "Inst", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", "return", "Match_RequiresDifferentSrcAndDst", ";", "return", "Match_Success", ";", "case", "Mips", "::", "BLEZC", ":", "case", "Mips", "::", "BGEZC", ":", "case", "Mips", "::", "BGTZC", ":", "case", "Mips", "::", "BLTZC", ":", "case", "Mips", "::", "BEQZC", ":", "case", "Mips", "::", "BNEZC", ":", "if", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO", ")", "return", "Match_RequiresNoZeroRegister", ";", "return", "Match_Success", ";", "case", "Mips", "::", "BGEC", ":", "case", "Mips", "::", "BLTC", ":", "case", "Mips", "::", "BGEUC", ":", "case", "Mips", "::", "BLTUC", ":", "case", "Mips", "::", "BEQC", ":", "case", "Mips", "::", "BNEC", ":", "if", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO", ")", "return", "Match_RequiresNoZeroRegister", ";", "if", "(", "Inst", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO", ")", "return", "Match_RequiresNoZeroRegister", ";", "if", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "==", "Inst", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", "return", "Match_RequiresDifferentOperands", ";", "return", "Match_Success", ";", "default", ":", "return", "Match_Success", ";", "}", "}", "</s>" ]
[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]
[ "Mips", "Mips", "Mips::JALR_HB", "Mips::JALRC_HB_MMR6", "Mips::JALRC_MMR6", "0", "1", "Mips::LWP_MM", "Mips::LWP_MMR6", "0", "2", "Mips::BLEZC", "Mips::BGEZC", "Mips::BGTZC", "Mips::BLTZC", "Mips::BEQZC", "Mips::BNEZC", "0", "Mips::ZERO", "Mips::BGEC", "Mips::BLTC", "Mips::BGEUC", "Mips::BLTUC", "Mips::BEQC", "Mips::BNEC", "0", "Mips::ZERO", "1", "Mips::ZERO", "0", "1" ]
MipsAsmParser86
checkTargetMatchPredicate
Mips
CPU
LLVM
21,815
264
1
[]
[ "<s>", "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "*", "RS", ",", "LiveIntervals", "*", "LIS", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_SPILL_S1024_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S512_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S256_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S224_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S192_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S160_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S128_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S96_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S64_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S32_SAVE", ":", "return", "spillSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "LIS", ",", "true", ")", ";", "case", "AMDGPU", "::", "SI_SPILL_S1024_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S512_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S256_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S224_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S192_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S160_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S128_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S96_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S32_RESTORE", ":", "return", "restoreSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "LIS", ",", "true", ")", ";", "default", ":", "llvm_unreachable", "(", "\"not an SGPR spill instruction\"", ")", ";", "}", "}", "</s>" ]
[ "Special", "case", "of", "eliminateFrameIndex", "." ]
[ "AMDGPU", "SI", "AMDGPU::SI_SPILL_S1024_SAVE", "AMDGPU::SI_SPILL_S512_SAVE", "AMDGPU::SI_SPILL_S256_SAVE", "AMDGPU::SI_SPILL_S224_SAVE", "AMDGPU::SI_SPILL_S192_SAVE", "AMDGPU::SI_SPILL_S160_SAVE", "AMDGPU::SI_SPILL_S128_SAVE", "AMDGPU::SI_SPILL_S96_SAVE", "AMDGPU::SI_SPILL_S64_SAVE", "AMDGPU::SI_SPILL_S32_SAVE", "AMDGPU::SI_SPILL_S1024_RESTORE", "AMDGPU::SI_SPILL_S512_RESTORE", "AMDGPU::SI_SPILL_S256_RESTORE", "AMDGPU::SI_SPILL_S224_RESTORE", "AMDGPU::SI_SPILL_S192_RESTORE", "AMDGPU::SI_SPILL_S160_RESTORE", "AMDGPU::SI_SPILL_S128_RESTORE", "AMDGPU::SI_SPILL_S96_RESTORE", "AMDGPU::SI_SPILL_S64_RESTORE", "AMDGPU::SI_SPILL_S32_RESTORE", "\"not an SGPR spill instruction\"" ]
SIRegisterInfo (3)
eliminateSGPRToVGPRSpillFrameIndex
AMDGPU
GPU
LLVM
21,816
169
1
[]
[ "<s>", "bool", "SILowerI1Copies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "TheMF", ")", "{", "MF", "=", "&", "TheMF", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ST", "=", "&", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "IsWave32", "=", "ST", "->", "isWave32", "(", ")", ";", "if", "(", "IsWave32", ")", "{", "ExecReg", "=", "AMDGPU", "::", "EXEC_LO", ";", "MovOp", "=", "AMDGPU", "::", "S_MOV_B32", ";", "AndOp", "=", "AMDGPU", "::", "S_AND_B32", ";", "OrOp", "=", "AMDGPU", "::", "S_OR_B32", ";", "XorOp", "=", "AMDGPU", "::", "S_XOR_B32", ";", "AndN2Op", "=", "AMDGPU", "::", "S_ANDN2_B32", ";", "OrN2Op", "=", "AMDGPU", "::", "S_ORN2_B32", ";", "}", "else", "{", "ExecReg", "=", "AMDGPU", "::", "EXEC", ";", "MovOp", "=", "AMDGPU", "::", "S_MOV_B64", ";", "AndOp", "=", "AMDGPU", "::", "S_AND_B64", ";", "OrOp", "=", "AMDGPU", "::", "S_OR_B64", ";", "XorOp", "=", "AMDGPU", "::", "S_XOR_B64", ";", "AndN2Op", "=", "AMDGPU", "::", "S_ANDN2_B64", ";", "OrN2Op", "=", "AMDGPU", "::", "S_ORN2_B64", ";", "}", "lowerCopiesFromI1", "(", ")", ";", "lowerPhis", "(", ")", ";", "lowerCopiesToI1", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "ConstrainRegs", ")", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "AMDGPU", "::", "SReg_1_XEXECRegClass", ")", ";", "ConstrainRegs", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AMDGPU", "SI", "AMDGPU::EXEC_LO", "AMDGPU::S_MOV_B32", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_ANDN2_B32", "AMDGPU::S_ORN2_B32", "AMDGPU::EXEC", "AMDGPU::S_MOV_B64", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGPU::S_XOR_B64", "AMDGPU::S_ANDN2_B64", "AMDGPU::S_ORN2_B64", "AMDGPU::SReg_1_XEXECRegClass" ]
SILowerI1Copies10
runOnMachineFunction
AMDGPU
GPU
LLVM
21,817
206
1
[]
[ "<s>", "static", "void", "s390_register_info", "(", ")", "{", "int", "i", ",", "j", ";", "char", "clobbered_regs", "[", "32", "]", ";", "gcc_assert", "(", "!", "epilogue_completed", ")", ";", "if", "(", "reload_completed", ")", "s390_regs_ever_clobbered", "(", "clobbered_regs", ")", ";", "else", "for", "(", "i", "=", "0", ";", "i", "<", "32", ";", "i", "++", ")", "clobbered_regs", "[", "i", "]", "=", "df_regs_ever_live_p", "(", "i", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "32", ";", "i", "++", ")", "clobbered_regs", "[", "i", "]", "=", "clobbered_regs", "[", "i", "]", "&&", "!", "global_regs", "[", "i", "]", ";", "cfun_frame_layout", ".", "fpr_bitmap", "=", "0", ";", "cfun_frame_layout", ".", "high_fprs", "=", "0", ";", "for", "(", "i", "=", "FPR0_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "if", "(", "clobbered_regs", "[", "i", "]", "&&", "!", "call_really_used_regs", "[", "i", "]", ")", "{", "cfun_set_fpr_save", "(", "i", ")", ";", "if", "(", "i", ">=", "FPR8_REGNUM", ")", "cfun_frame_layout", ".", "high_fprs", "++", ";", "}", "if", "(", "flag_pic", ")", "clobbered_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "|=", "!", "!", "df_regs_ever_live_p", "(", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "clobbered_regs", "[", "BASE_REGNUM", "]", "|=", "(", "cfun", "->", "machine", "->", "base_reg", "&&", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "==", "BASE_REGNUM", ")", ";", "clobbered_regs", "[", "HARD_FRAME_POINTER_REGNUM", "]", "|=", "!", "!", "frame_pointer_needed", ";", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "!", "crtl", "->", "is_leaf", "||", "TARGET_TPF_PROFILING", "||", "cfun", "->", "machine", "->", "split_branches_pending_p", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";", "clobbered_regs", "[", "STACK_POINTER_REGNUM", "]", "|=", "(", "!", "crtl", "->", "is_leaf", "||", "TARGET_TPF_PROFILING", "||", "cfun_save_high_fprs_p", "||", "get_frame_size", "(", ")", ">", "0", "||", "(", "reload_completed", "&&", "cfun_frame_layout", ".", "frame_size", ">", "0", ")", "||", "cfun", "->", "calls_alloca", ")", ";", "memset", "(", "cfun_frame_layout", ".", "gpr_save_slots", ",", "0", ",", "16", ")", ";", "for", "(", "i", "=", "6", ";", "i", "<", "16", ";", "i", "++", ")", "if", "(", "clobbered_regs", "[", "i", "]", ")", "cfun_gpr_save_slot", "(", "i", ")", "=", "-", "1", ";", "s390_register_info_stdarg_fpr", "(", ")", ";", "s390_register_info_gprtofpr", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "16", "&&", "cfun_gpr_save_slot", "(", "i", ")", "!=", "-", "1", ";", "i", "++", ")", ";", "for", "(", "j", "=", "15", ";", "j", ">", "i", "&&", "cfun_gpr_save_slot", "(", "j", ")", "!=", "-", "1", ";", "j", "--", ")", ";", "cfun_frame_layout", ".", "first_restore_gpr", "=", "(", "i", "==", "16", ")", "?", "-", "1", ":", "i", ";", "cfun_frame_layout", ".", "last_restore_gpr", "=", "(", "i", "==", "16", ")", "?", "-", "1", ":", "j", ";", "s390_register_info_stdarg_gpr", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "16", "&&", "cfun_gpr_save_slot", "(", "i", ")", "!=", "-", "1", ";", "i", "++", ")", ";", "for", "(", "j", "=", "15", ";", "j", ">", "i", "&&", "cfun_gpr_save_slot", "(", "j", ")", "!=", "-", "1", ";", "j", "--", ")", ";", "cfun_frame_layout", ".", "first_save_gpr", "=", "(", "i", "==", "16", ")", "?", "-", "1", ":", "i", ";", "cfun_frame_layout", ".", "last_save_gpr", "=", "(", "i", "==", "16", ")", "?", "-", "1", ":", "j", ";", "}", "</s>" ]
[ "Fill", "cfun-", ">", "machine", "with", "info", "about", "register", "usage", "of", "current", "function", ".", "Return", "in", "CLOBBERED_REGS", "which", "GPRs", "are", "currently", "considered", "set", "." ]
[ "s390", "32", "0", "32", "0", "32", "0", "0", "0", "0", "0", "16", "6", "16", "1", "0", "16", "1", "15", "1", "16", "1", "16", "1", "0", "16", "1", "15", "1", "16", "1", "16", "1" ]
s3904
s390_register_info
s390
MPU
GCC
21,818
454
1
[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "RegisterVT", ";", "unsigned", "NumRegisters", ";", "std", "::", "tie", "(", "RegisterVT", ",", "NumRegisters", ")", "=", "handleMaskRegisterForCallingConv", "(", "NumElts", ",", "CC", ",", "Subtarget", ")", ";", "if", "(", "RegisterVT", "!=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ")", "return", "RegisterVT", ";", "}", "return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";", "}", "</s>" ]
[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]
[ "X86", "X86", "MVT::i1", "MVT::INVALID_SIMPLE_VALUE_TYPE" ]
X86ISelLowering101
getRegisterTypeForCallingConv
X86
CPU
LLVM
21,819
102
1
[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "UseEstimate", "?", "MFI", "->", "estimateStackSize", "(", "MF", ")", ":", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "std", "::", "max", "(", "MaxAlign", ",", "TargetAlign", ")", "-", "1", ";", "const", "PPCRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "PPCRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoRedZone", ")", ";", "if", "(", "!", "DisableRedZone", "&&", "(", "Subtarget", ".", "isPPC64", "(", ")", "||", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "||", "FrameSize", "==", "0", ")", "&&", "FrameSize", "<=", "224", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "if", "(", "UpdateMF", ")", "MFI", "->", "setStackSize", "(", "0", ")", ";", "return", "0", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getLinkageSize", "(", "Subtarget", ".", "isPPC64", "(", ")", ",", "Subtarget", ".", "isDarwinABI", "(", ")", ",", "Subtarget", ".", "isELFv2ABI", "(", ")", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "if", "(", "UpdateMF", ")", "MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";", "FrameSize", "+=", "maxCallFrameSize", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "if", "(", "UpdateMF", ")", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";", "return", "FrameSize", ";", "}", "</s>" ]
[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]
[ "PowerPC", "PPC", "1", "PPC", "PPC", "PPC", "0", "224", "0", "0", "PPC" ]
PPCFrameLowering79
determineFrameLayout
PowerPC
CPU
LLVM
21,820
292
1
[]
[ "<s>", "bool", "aarch64_bitmask_imm", "(", "HOST_WIDE_INT", "val_in", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "val", ",", "tmp", ",", "mask", ",", "first_one", ",", "next_one", ";", "int", "bits", ";", "val", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "val_in", ";", "tmp", "=", "val", "+", "(", "val", "&", "-", "val", ")", ";", "if", "(", "tmp", "==", "(", "tmp", "&", "-", "tmp", ")", ")", "return", "(", "val", "+", "1", ")", ">", "1", ";", "if", "(", "mode", "==", "SImode", ")", "val", "=", "(", "val", "<<", "32", ")", "|", "(", "val", "&", "0xffffffff", ")", ";", "if", "(", "val", "&", "1", ")", "val", "=", "~", "val", ";", "first_one", "=", "val", "&", "-", "val", ";", "tmp", "=", "val", "&", "(", "val", "+", "first_one", ")", ";", "if", "(", "tmp", "==", "0", ")", "return", "true", ";", "next_one", "=", "tmp", "&", "-", "tmp", ";", "bits", "=", "clz_hwi", "(", "first_one", ")", "-", "clz_hwi", "(", "next_one", ")", ";", "mask", "=", "val", "^", "tmp", ";", "if", "(", "(", "mask", ">>", "bits", ")", "!=", "0", "||", "bits", "!=", "(", "bits", "&", "-", "bits", ")", ")", "return", "false", ";", "return", "val", "==", "mask", "*", "bitmask_imm_mul", "[", "__builtin_clz", "(", "bits", ")", "-", "26", "]", ";", "}", "</s>" ]
[ "Return", "true", "if", "val", "is", "a", "valid", "bitmask", "immediate", "." ]
[ "aarch64", "1", "1", "32", "0xffffffff", "1", "0", "0", "26" ]
aarch643
aarch64_bitmask_imm
aarch64
CPU
GCC
21,821
184
1
[]
[ "<s>", "unsigned", "MCS51InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opcode", ")", ";", "return", "Desc", ".", "getSize", "(", ")", ";", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "0", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MCS51TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "MCS51TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "MCS51Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "MCS51Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getSymbolName", "(", ")", ",", "*", "TM", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "}", "}", "</s>" ]
[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]
[ "MCS51", "MCS51", "0", "MCS51", "MCS51", "MCS51", "MCS51", "0" ]
MCS51InstrInfo
getInstSizeInBytes
MCS51
MPU
LLVM
21,822
169
1
[]
[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals,+load-store-opt,\"", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "\"+flat-for-global,\"", ";", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP32Denormals", "=", "false", ";", "FP64Denormals", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "0", ")", "MaxPrivateElementSize", "=", "4", ";", "return", "*", "this", ";", "}", "</s>" ]
[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+fp64-denormals,+load-store-opt,\"", "\"+flat-for-global,\"", "AMDGPU", "0", "4" ]
AMDGPUSubtarget68
initializeSubtargetDependencies
AMDGPU
GPU
LLVM
21,823
83
1
[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "ARM", "ARM" ]
ARMBaseRegisterInfo20
hasFP
ARM
CPU
LLVM
21,824
41
1
[]
[ "<s>", "void", "M88kTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "if", "(", "Requires88110", ")", "EFlags", "|=", "ELF", "::", "EF_88K_M88110", ";", "MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";", "}", "</s>" ]
[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]
[ "M88k", "M88k" ]
M88kTargetStreamer
finish
M88k
MPU
LLVM
21,825
46
1
[]
[ "<s>", "void", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "unsigned", "Shift", "=", "(", "Size", "-", "1", "-", "i", ")", "*", "8", ";", "EmitByte", "(", "(", "Val", ">>", "Shift", ")", "&", "0xff", ",", "OS", ")", ";", "}", "}", "</s>" ]
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
[ "Patmos", "0", "1", "8", "0xff" ]
PatmosMCCodeEmitter
EmitInstruction
Patmos
VLIW
LLVM
21,826
58
1
[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"FixAllFDIVSQRT: Erratum Fix LBR34: fix FDIVS/FDIVD/FSQRTS/FSQRTD instructions with NOPs and floating-point store\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "Sparc", "\"FixAllFDIVSQRT: Erratum Fix LBR34: fix FDIVS/FDIVD/FSQRTS/FSQRTD instructions with NOPs and floating-point store\"" ]
LeonPasses11
getPassName
Sparc
CPU
LLVM
21,827
13
1
[]
[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "GPRRegBankID", ")", ";", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "FPRRegBankID", ")", ";", "default", ":", "llvm_unreachable", "(", "\"Unsupported register kind\"", ")", ";", "}", "llvm_unreachable", "(", "\"Switch should handle all register classes\"", ")", ";", "}", "</s>" ]
[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]
[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]
ARMRegisterBankInfo1
getRegBankFromRegClass
ARM
CPU
LLVM
21,828
84
1
[]
[ "<s>", "static", "bool", "aarch64_composite_type_p", "(", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "if", "(", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", ")", "return", "true", ";", "if", "(", "mode", "==", "BLKmode", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_INT", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Return", "TRUE", "if", "the", "type", ",", "as", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "composite", "type", "as", "described", "in", "AAPCS64", "\\S", "4.3", ".", "This", "includes", "aggregate", ",", "union", "and", "array", "types", ".", "The", "C99", "floating-point", "complex", "types", "are", "also", "considered", "as", "composite", "types", ",", "according", "to", "AAPCS64", "\\S", "7.1.1", ".", "The", "complex", "integer", "types", ",", "which", "are", "GCC", "extensions", "and", "out", "of", "the", "scope", "of", "AAPCS64", ",", "are", "treated", "as", "composite", "types", "here", "as", "well", ".", "Note", "that", "MODE", "itself", "is", "not", "sufficient", "in", "determining", "whether", "a", "type", "is", "such", "a", "composite", "type", "or", "not", ".", "This", "is", "because", "stor-layout.c", ":", "compute_record_mode", "may", "have", "already", "changed", "the", "MODE", "(", "BLKmode", ")", "of", "a", "RECORD_TYPE", "TYPE", "to", "some", "other", "mode", ".", "For", "example", ",", "a", "structure", "with", "only", "one", "field", "may", "have", "its", "MODE", "set", "to", "the", "mode", "of", "the", "field", ".", "Also", "an", "integer", "mode", "whose", "size", "matches", "the", "size", "of", "the", "RECORD_TYPE", "type", "may", "be", "used", "to", "substitute", "the", "original", "mode", "(", "i.e", ".", "BLKmode", ")", "in", "certain", "circumstances", ".", "In", "other", "words", ",", "MODE", "can", "not", "be", "solely", "relied", "on", "." ]
[ "aarch64" ]
aarch642
aarch64_composite_type_p
aarch64
CPU
GCC
21,829
59
1
[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", ";", "case", "ISD", "::", "LOAD", ":", "{", "SDNode", "*", "Node", "=", "LowerLOAD", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "Node", ")", "return", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "0", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "1", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "1", ")", ",", "SDValue", "(", "Node", ",", "1", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "SDValue", "Lowered", "=", "LowerSTORE", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ")", ";", "if", "(", "Lowered", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Lowered", ")", ";", "return", ";", "}", "default", ":", "return", ";", "}", "}", "</s>" ]
[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
[ "R600", "ISD::SIGN_EXTEND_INREG", "ISD::LOAD", "0", "0", "1", "1", "1", "ISD::STORE", "0" ]
AMDGPUISelLowering100
ReplaceNodeResults
R600
GPU
LLVM
21,830
162
1
[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "AArch64InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "STACKMAP", "||", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{", "Offset", "=", "TFI", "->", "resolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "true", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "Offset", "=", "TFI", "->", "resolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "LOCAL_ESCAPE", ")", "{", "MachineOperand", "&", "FI", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "FI", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "if", "(", "rewriteAArch64FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "(", "!", "RS", "||", "!", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "&&", "\"Emergency spill slot is out of reach\"", ")", ";", "unsigned", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "AArch64", "::", "GPR64RegClass", ")", ";", "emitFrameOffset", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "</s>" ]
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "AArch64", "AArch64", "0", "\"Unexpected\"", "AArch64", "AArch64", "AArch64", "1", "1", "AArch64", "\"Emergency spill slot is out of reach\"", "AArch64::GPR64RegClass" ]
AArch64RegisterInfo
eliminateFrameIndex
AArch64
CPU
LLVM
21,831
337
1
[]
[ "<s>", "void", "mep_asm_output_opcode", "(", "FILE", "*", "file", ",", "const", "char", "*", "ptr", ")", "{", "int", "this_opcode", "=", "op_none", ";", "const", "char", "*", "hazard", "=", "0", ";", "switch", "(", "*", "ptr", ")", "{", "case", "'f'", ":", "if", "(", "strncmp", "(", "ptr", ",", "\"fsft\"", ",", "4", ")", "==", "0", "&&", "!", "ISGRAPH", "(", "ptr", "[", "4", "]", ")", ")", "this_opcode", "=", "op_fsft", ";", "break", ";", "case", "'r'", ":", "if", "(", "strncmp", "(", "ptr", ",", "\"ret\"", ",", "3", ")", "==", "0", "&&", "!", "ISGRAPH", "(", "ptr", "[", "3", "]", ")", ")", "this_opcode", "=", "op_ret", ";", "break", ";", "case", "'s'", ":", "if", "(", "strncmp", "(", "ptr", ",", "\"stc\"", ",", "3", ")", "==", "0", "&&", "!", "ISGRAPH", "(", "ptr", "[", "3", "]", ")", ")", "this_opcode", "=", "op_stc", ";", "break", ";", "}", "if", "(", "prev_opcode", "==", "op_stc", "&&", "this_opcode", "==", "op_fsft", ")", "hazard", "=", "\"nop\"", ";", "if", "(", "prev_opcode", "==", "op_stc", "&&", "this_opcode", "==", "op_ret", ")", "hazard", "=", "\"nop\"", ";", "if", "(", "hazard", ")", "fprintf", "(", "file", ",", "\"%s\\t# %s-%s hazard\\n\\t\"", ",", "hazard", ",", "opnames", "[", "prev_opcode", "]", ",", "opnames", "[", "this_opcode", "]", ")", ";", "prev_opcode", "=", "this_opcode", ";", "}", "</s>" ]
[ "This", "is", "n't", "as", "optimal", "as", "it", "could", "be", ",", "because", "we", "do", "n't", "know", "what", "control", "register", "the", "STC", "opcode", "is", "storing", "in", ".", "We", "only", "need", "to", "add", "the", "nop", "if", "it", "'s", "the", "relevant", "register", ",", "but", "we", "add", "it", "for", "irrelevant", "registers", "also", "." ]
[ "mep", "0", "\"fsft\"", "4", "0", "4", "\"ret\"", "3", "0", "3", "\"stc\"", "3", "0", "3", "\"nop\"", "\"nop\"", "\"%s\\t# %s-%s hazard\\n\\t\"" ]
mep
mep_asm_output_opcode
mep
CPU
GCC
21,832
181
1
[]
[ "<s>", "static", "Optional", "<", "unsigned", ">", "getTag", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "MachineInstr", "&", "MI", ",", "const", "LoadInfo", "&", "LI", ")", "{", "unsigned", "Dest", "=", "LI", ".", "DestReg", "?", "TRI", "->", "getEncodingValue", "(", "LI", ".", "DestReg", ")", ":", "0", ";", "unsigned", "Base", "=", "TRI", "->", "getEncodingValue", "(", "LI", ".", "BaseReg", ")", ";", "unsigned", "Off", ";", "if", "(", "LI", ".", "OffsetOpnd", "==", "nullptr", ")", "Off", "=", "0", ";", "else", "if", "(", "LI", ".", "OffsetOpnd", "->", "isGlobal", "(", ")", "||", "LI", ".", "OffsetOpnd", "->", "isSymbol", "(", ")", "||", "LI", ".", "OffsetOpnd", "->", "isCPI", "(", ")", ")", "return", "None", ";", "else", "if", "(", "LI", ".", "OffsetOpnd", "->", "isReg", "(", ")", ")", "Off", "=", "(", "1", "<<", "5", ")", "|", "TRI", "->", "getEncodingValue", "(", "LI", ".", "OffsetOpnd", "->", "getReg", "(", ")", ")", ";", "else", "Off", "=", "LI", ".", "OffsetOpnd", "->", "getImm", "(", ")", ">>", "2", ";", "return", "makeTag", "(", "Dest", ",", "Base", ",", "Off", ")", ";", "}", "</s>" ]
[ "getTag", "-", "Return", "an", "opaque", "tag", "representing", "the", "current", "state", "of", "the", "union", "." ]
[ "AArch64", "0", "0", "1", "5", "2" ]
AArch64FalkorHWPFFix
getTag
AArch64
CPU
LLVM
21,833
154
1
[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "if", "(", "Subtarget", ".", "hasVector", "(", ")", ")", "VerifyVectorTypes", "(", "Outs", ")", ";", "for", "(", "auto", "&", "Out", ":", "Outs", ")", "if", "(", "Out", ".", "ArgVT", "==", "MVT", "::", "i128", ")", "return", "false", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RetLocs", ";", "CCState", "RetCCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RetLocs", ",", "Context", ")", ";", "return", "RetCCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_SystemZ", ")", ";", "}", "</s>" ]
[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
[ "SystemZ", "SystemZ", "ISD::OutputArg", "MVT::i128", "16", "SystemZ" ]
SystemZISelLowering (2)2
CanLowerReturn
SystemZ
CPU
LLVM
21,834
100
1
[]
[ "<s>", "bool", "gw_consumed_by_ex_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "case", "TYPE_PBSAD", ":", "case", "TYPE_MUL", ":", "case", "TYPE_DALU", ":", "case", "TYPE_DALU64", ":", "case", "TYPE_DMUL", ":", "case", "TYPE_DPACK", ":", "case", "TYPE_DINSB", ":", "case", "TYPE_DCMP", ":", "case", "TYPE_DCLIP", ":", "case", "TYPE_DALUROUND", ":", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_ALU_SHIFT", ":", "use_rtx", "=", "extract_shift_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_PBSADA", ":", "return", "pbsada_insn_ra_rb_dep_reg_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_MAC", ":", "case", "TYPE_DMAC", ":", "use_rtx", "=", "extract_mac_non_acc_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "divmod_p", "(", "consumer", ")", ")", "use_rtx", "=", "SET_SRC", "(", "parallel_element", "(", "consumer", ",", "0", ")", ")", ";", "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_DWEXT", ":", "return", "wext_odd_dep_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_DBPICK", ":", "return", "bpick_ra_rb_dep_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "else", "return", "true", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "use_rtx", "=", "extract_mem_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "use_rtx", "=", "extract_base_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_BRANCH", ":", "use_rtx", "=", "PATTERN", "(", "consumer", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "reg_overlap_p", "(", "def_reg", ",", "use_rtx", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "EX", "." ]
[ "nds32", "0" ]
nds32-pipelines-auxiliary
gw_consumed_by_ex_dep_p
nds32
CPU
GCC
21,835
258
1
[]
[ "<s>", "bool", "mprocTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load", "/", "store", "." ]
[ "mproc", "mproc", "ISD::MemIndexedMode" ]
mprocISelLowering
getPostIndexedAddressParts
mproc
Virtual ISA
LLVM
21,836
37
1
[]
[ "<s>", "const", "MCPhysReg", "*", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "{", "if", "(", "Subtarget", ".", "hasMips64", "(", ")", ")", "return", "Subtarget", ".", "hasMips64r6", "(", ")", "?", "CSR_Interrupt_64R6_SaveList", ":", "CSR_Interrupt_64_SaveList", ";", "else", "return", "Subtarget", ".", "hasMips32r6", "(", ")", "?", "CSR_Interrupt_32R6_SaveList", ":", "CSR_Interrupt_32_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_CheriPureCap", "(", ")", ")", "return", "CSR_Cheri_Purecap_SaveList", ";", "if", "(", "Subtarget", ".", "isCheri", "(", ")", ")", "return", "CSR_N64_Cheri_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_SaveList", ";", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "CSR_O32_FP64_SaveList", ";", "if", "(", "Subtarget", ".", "isFPXX", "(", ")", ")", "return", "CSR_O32_FPXX_SaveList", ";", "return", "CSR_O32_SaveList", ";", "}", "</s>" ]
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "Mips", "Mips", "Mips", "Mips", "\"interrupt\"", "Mips", "Mips", "Mips" ]
MipsRegisterInfo35
getCalleeSavedRegs
Mips
CPU
LLVM
21,837
162
1
[]
[ "<s>", "SDValue", "TMS320C64XLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "ret_locs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ret_locs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_TMS320C64X", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ret_locs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "ret_locs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "ret_locs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "0", ")", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]
[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
[ "TMS320C64X", "TMS320C64X", "ISD::InputArg", "16", "TMS320C64X", "0", "1", "2", "0" ]
TMS320C64XLowering
LowerCallResult
TMS320C64X
VLIW
LLVM
21,838
164
1
[]
[ "<s>", "static", "rtx", "frame_move", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "tmp", "=", "gen_rtx_SET", "(", "dst", ",", "src", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "1", ";", "return", "frame_insn", "(", "tmp", ")", ";", "}", "</s>" ]
[ "Emit", "a", "frame", "insn", "to", "move", "SRC", "to", "DST", "." ]
[ "arc", "1" ]
arc
frame_move
arc
MPU
GCC
21,839
35
1
[]
[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "VT", "==", "MVT", "::", "Other", "||", "(", "VT", "!=", "MVT", "::", "Other", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "1024", "&&", "VT", ".", "getStoreSize", "(", ")", ">", "16", ")", ")", "{", "return", "false", ";", "}", "bool", "Allow", "=", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AddrSpace", ",", "Alignment", ",", "Flags", ",", "IsFast", ")", ";", "if", "(", "Allow", "&&", "IsFast", "&&", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", "&&", "(", "AddrSpace", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", ")", "{", "*", "IsFast", "=", "true", ";", "}", "return", "Allow", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]
[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16", "AMDGPU", "AMDGPU" ]
SIISelLowering67
allowsMisalignedMemoryAccesses
AMDGPU
GPU
LLVM
21,840
128
1
[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ")", ")", "{", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "1", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "0", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AMDGPU", "SI", "SI", "1", "0" ]
SIFoldOperands30
runOnMachineFunction
AMDGPU
GPU
LLVM
21,841
270
1
[]
[ "<s>", "static", "unsigned", "int", "arc_compute_frame_size", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "int", "total_size", ",", "var_size", ",", "args_size", ",", "pretend_size", ",", "extra_size", ";", "unsigned", "int", "reg_size", ",", "reg_offset", ";", "unsigned", "int", "gmask", ";", "struct", "arc_frame_info", "*", "frame_info", ";", "int", "size", ";", "if", "(", "cfun", "->", "machine", "->", "frame_info", ".", "initialized", ")", "return", "cfun", "->", "machine", "->", "frame_info", ".", "total_size", ";", "frame_info", "=", "&", "cfun", "->", "machine", "->", "frame_info", ";", "size", "=", "ARC_STACK_ALIGN", "(", "get_frame_size", "(", ")", ")", ";", "var_size", "=", "size", ";", "args_size", "=", "crtl", "->", "outgoing_args_size", ";", "reg_size", "=", "0", ";", "gmask", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<=", "31", ";", "regno", "++", ")", "{", "if", "(", "arc_must_save_register", "(", "regno", ",", "cfun", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "gmask", "|=", "1L", "<<", "regno", ";", "}", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "for", "(", "regno", "=", "0", ";", "EH_RETURN_DATA_REGNO", "(", "regno", ")", "!=", "INVALID_REGNUM", ";", "regno", "++", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "gmask", "|=", "1", "<<", "regno", ";", "}", "frame_info", "->", "save_return_addr", "=", "(", "!", "crtl", "->", "is_leaf", "||", "df_regs_ever_live_p", "(", "RETURN_ADDR_REGNUM", ")", "||", "crtl", "->", "calls_eh_return", ")", ";", "if", "(", "optimize_size", "&&", "!", "TARGET_NO_MILLICODE_THUNK_SET", "&&", "!", "crtl", "->", "calls_eh_return", ")", "{", "if", "(", "arc_compute_millicode_save_restore_regs", "(", "gmask", ",", "frame_info", ")", ")", "frame_info", "->", "save_return_addr", "=", "true", ";", "}", "extra_size", "=", "0", ";", "if", "(", "arc_must_save_return_addr", "(", "cfun", ")", ")", "extra_size", "=", "4", ";", "if", "(", "arc_frame_pointer_needed", "(", ")", ")", "extra_size", "+=", "4", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "{", "unsigned", "int", "extra_plus_reg_size", ";", "unsigned", "int", "extra_plus_reg_size_aligned", ";", "extra_plus_reg_size", "=", "extra_size", "+", "reg_size", ";", "extra_plus_reg_size_aligned", "=", "ARC_STACK_ALIGN", "(", "extra_plus_reg_size", ")", ";", "reg_size", "=", "extra_plus_reg_size_aligned", "-", "extra_size", ";", "}", "total_size", "=", "var_size", "+", "args_size", "+", "extra_size", "+", "pretend_size", "+", "reg_size", ";", "gcc_assert", "(", "total_size", "==", "ARC_STACK_ALIGN", "(", "total_size", ")", ")", ";", "reg_offset", "=", "(", "total_size", "-", "(", "pretend_size", "+", "reg_size", "+", "extra_size", ")", "+", "(", "arc_frame_pointer_needed", "(", ")", "?", "4", ":", "0", ")", ")", ";", "frame_info", "->", "total_size", "=", "total_size", ";", "frame_info", "->", "extra_size", "=", "extra_size", ";", "frame_info", "->", "pretend_size", "=", "pretend_size", ";", "frame_info", "->", "var_size", "=", "var_size", ";", "frame_info", "->", "args_size", "=", "args_size", ";", "frame_info", "->", "reg_size", "=", "reg_size", ";", "frame_info", "->", "reg_offset", "=", "reg_offset", ";", "frame_info", "->", "gmask", "=", "gmask", ";", "frame_info", "->", "initialized", "=", "reload_completed", ";", "return", "total_size", ";", "}", "</s>" ]
[ "Return", "the", "bytes", "needed", "to", "compute", "the", "frame", "pointer", "from", "the", "current", "stack", "pointer", ".", "SIZE", "is", "the", "size", "needed", "for", "local", "variables", "." ]
[ "arc", "0", "0", "0", "31", "1L", "0", "1", "0", "4", "4", "4", "0" ]
arc7
arc_compute_frame_size
arc
MPU
GCC
21,842
381
1
[]
[ "<s>", "void", "tilegx_allocate_stack", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "fp_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "fp_value", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "fp_loc", ";", "emit_move_insn", "(", "fp_addr", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ")", ")", ";", "fp_loc", "=", "gen_frame_mem", "(", "Pmode", ",", "fp_addr", ")", ";", "emit_move_insn", "(", "fp_value", ",", "fp_loc", ")", ";", "op1", "=", "force_reg", "(", "Pmode", ",", "op1", ")", ";", "emit_move_insn", "(", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "op1", ")", ")", ";", "emit_move_insn", "(", "fp_addr", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ")", ")", ";", "fp_loc", "=", "gen_frame_mem", "(", "Pmode", ",", "fp_addr", ")", ";", "emit_move_insn", "(", "fp_loc", ",", "fp_value", ")", ";", "emit_move_insn", "(", "op0", ",", "virtual_stack_dynamic_rtx", ")", ";", "}", "</s>" ]
[ "Implement", "the", "allocate_stack", "pattern", "(", "alloca", ")", "." ]
[ "tilegx" ]
tilegx
tilegx_allocate_stack
tilegx
VLIW
GCC
21,843
126
1
[]
[ "<s>", "void", "SIInstrInfo", "::", "moveToVALU", "(", "MachineInstr", "&", "TopInst", ")", "const", "{", "SmallVector", "<", "MachineInstr", "*", ",", "128", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "&", "TopInst", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "Inst", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "unsigned", "NewOpcode", "=", "getVALUOp", "(", "*", "Inst", ")", ";", "if", "(", "NewOpcode", "==", "AMDGPU", "::", "INSTRUCTION_LIST_END", ")", "continue", ";", "MachineRegisterInfo", "&", "MRI", "=", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "1", ";", "i", ">", "0", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SCC", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "NewDesc", ".", "ImplicitUses", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "NewDesc", ".", "ImplicitUses", "[", "i", "]", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "NewDesc", ".", "ImplicitUses", "[", "i", "]", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "}", "}", "if", "(", "NewDesc", ".", "ImplicitDefs", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "NewDesc", ".", "ImplicitDefs", "[", "i", "]", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "NewDesc", ".", "ImplicitDefs", "[", "i", "]", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ",", "true", ")", ")", ";", "}", "}", "legalizeOperands", "(", "Inst", ")", ";", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "*", "Inst", ",", "0", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "PHI", ":", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "continue", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "NewDstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{", "Worklist", ".", "push_back", "(", "&", "UseMI", ")", ";", "}", "}", "}", "}", "</s>" ]
[ "Replace", "the", "instructions", "opcode", "with", "the", "equivalent", "VALU", "opcode", "." ]
[ "R600", "SI", "128", "1", "0", "0", "0", "0", "0" ]
SIInstrInfo16
moveToVALU
R600
GPU
LLVM
21,844
439
1
[]
[ "<s>", "static", "bool", "xtensa_emit_add_imm", "(", "rtx", "dst", ",", "rtx", "src", ",", "HOST_WIDE_INT", "imm", ",", "rtx", "scratch", ",", "bool", "need_note", ")", "{", "bool", "retval", "=", "false", ";", "HOST_WIDE_INT", "v", "[", "2", "]", ";", "rtx_insn", "*", "insn", ";", "if", "(", "imm", "==", "0", ")", "return", "false", ";", "if", "(", "xtensa_simm8", "(", "imm", ")", "||", "xtensa_simm8x256", "(", "imm", ")", ")", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "src", ",", "GEN_INT", "(", "imm", ")", ")", ")", ";", "else", "if", "(", "xtensa_split_imm_two_addends", "(", "imm", ",", "v", ")", ")", "{", "if", "(", "!", "scratch", ")", "scratch", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "scratch", ",", "src", ",", "GEN_INT", "(", "v", "[", "0", "]", ")", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "scratch", ",", "GEN_INT", "(", "v", "[", "1", "]", ")", ")", ")", ";", "}", "else", "{", "if", "(", "scratch", ")", "emit_move_insn", "(", "scratch", ",", "GEN_INT", "(", "imm", ")", ")", ";", "else", "scratch", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "imm", ")", ")", ";", "retval", "=", "true", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "src", ",", "scratch", ")", ")", ";", "}", "if", "(", "need_note", ")", "{", "rtx", "note_rtx", "=", "gen_rtx_SET", "(", "dst", ",", "plus_constant", "(", "Pmode", ",", "src", ",", "imm", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "}", "return", "retval", ";", "}", "</s>" ]
[ "Helper", "function", "for", "integer", "immediate", "addition", "with", "scratch", "register", "as", "needed", ",", "that", "splits", "and", "emits", "either", "up", "to", "two", "ADDI/ADDMI", "machine", "instructions", "or", "an", "addition", "by", "register", "following", "an", "integer", "immediate", "load", "(", "which", "may", "later", "be", "transformed", "by", "constantsynth", ")", ".", "If", "'scratch", "'", "is", "NULL_RTX", "but", "still", "needed", ",", "a", "new", "pseudo-register", "will", "be", "allocated", ".", "Thus", ",", "after", "the", "reload/LRA", "pass", ",", "the", "specified", "scratch", "register", "must", "be", "a", "hard", "one", "." ]
[ "xtensa", "2", "0", "0", "1", "1" ]
xtensa1
xtensa_emit_add_imm
xtensa
MPU
GCC
21,845
226
1
[]
[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "Cpu0", "Cpu0", "ISD::BRCOND", "ISD::GlobalAddress", "ISD::VASTART" ]
Cpu0ISelLowering1
LowerOperation
Cpu0
CPU
LLVM
21,846
69
1
[]
[ "<s>", "static", "unsigned", "getReg", "(", "const", "MCDisassembler", "*", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "MCRegisterInfo", "*", "RegInfo", "=", "D", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "*", "(", "RegInfo", "->", "getRegClass", "(", "RC", ")", ".", "begin", "(", ")", "+", "RegNo", ")", ";", "}", "</s>" ]
[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]
[ "XCore" ]
XCoreDisassembler (2)
getReg
XCore
MPU
LLVM
21,847
49
1
[]
[ "<s>", "virtual", "uint64_t", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "return", "0", ";", "}", "</s>" ]
[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
[ "R600", "0" ]
AMDGPUMCCodeEmitter18
getMachineOpValue
R600
GPU
LLVM
21,848
27
1
[]
[ "<s>", "static", "void", "rs6000_print_options_internal", "(", "FILE", "*", "file", ",", "int", "indent", ",", "const", "char", "*", "string", ",", "HOST_WIDE_INT", "flags", ",", "const", "char", "*", "prefix", ",", "const", "struct", "rs6000_opt_mask", "*", "opts", ",", "size_t", "num_elements", ")", "{", "size_t", "i", ";", "size_t", "start_column", "=", "0", ";", "size_t", "cur_column", ";", "size_t", "max_column", "=", "120", ";", "size_t", "prefix_len", "=", "strlen", "(", "prefix", ")", ";", "size_t", "comma_len", "=", "0", ";", "const", "char", "*", "comma", "=", "\"\"", ";", "if", "(", "indent", ")", "start_column", "+=", "fprintf", "(", "file", ",", "\"%*s\"", ",", "indent", ",", "\"\"", ")", ";", "if", "(", "!", "flags", ")", "{", "fprintf", "(", "stderr", ",", "DEBUG_FMT_S", ",", "string", ",", "\"<none>\"", ")", ";", "return", ";", "}", "start_column", "+=", "fprintf", "(", "stderr", ",", "DEBUG_FMT_WX", ",", "string", ",", "flags", ")", ";", "cur_column", "=", "start_column", ";", "for", "(", "i", "=", "0", ";", "i", "<", "num_elements", ";", "i", "++", ")", "{", "bool", "invert", "=", "opts", "[", "i", "]", ".", "invert", ";", "const", "char", "*", "name", "=", "opts", "[", "i", "]", ".", "name", ";", "const", "char", "*", "no_str", "=", "\"\"", ";", "HOST_WIDE_INT", "mask", "=", "opts", "[", "i", "]", ".", "mask", ";", "size_t", "len", "=", "comma_len", "+", "prefix_len", "+", "strlen", "(", "name", ")", ";", "if", "(", "!", "invert", ")", "{", "if", "(", "(", "flags", "&", "mask", ")", "==", "0", ")", "{", "no_str", "=", "\"no-\"", ";", "len", "+=", "sizeof", "(", "\"no-\"", ")", "-", "1", ";", "}", "flags", "&=", "~", "mask", ";", "}", "else", "{", "if", "(", "(", "flags", "&", "mask", ")", "!=", "0", ")", "{", "no_str", "=", "\"no-\"", ";", "len", "+=", "sizeof", "(", "\"no-\"", ")", "-", "1", ";", "}", "flags", "|=", "mask", ";", "}", "cur_column", "+=", "len", ";", "if", "(", "cur_column", ">", "max_column", ")", "{", "fprintf", "(", "stderr", ",", "\", \\\\\\n%*s\"", ",", "(", "int", ")", "start_column", ",", "\"\"", ")", ";", "cur_column", "=", "start_column", "+", "len", ";", "comma", "=", "\"\"", ";", "}", "fprintf", "(", "file", ",", "\"%s%s%s%s\"", ",", "comma", ",", "prefix", ",", "no_str", ",", "name", ")", ";", "comma", "=", "\", \"", ";", "comma_len", "=", "sizeof", "(", "\", \"", ")", "-", "1", ";", "}", "fputs", "(", "\"\\n\"", ",", "file", ")", ";", "}", "</s>" ]
[ "Helper", "function", "to", "print", "the", "current", "isa", "or", "misc", "options", "on", "a", "line", "." ]
[ "powerpcspe", "0", "120", "0", "\"\"", "\"%*s\"", "\"\"", "\"<none>\"", "0", "\"\"", "0", "\"no-\"", "\"no-\"", "1", "0", "\"no-\"", "\"no-\"", "1", "\", \\\\\\n%*s\"", "\"\"", "\"\"", "\"%s%s%s%s\"", "\", \"", "\", \"", "1", "\"\\n\"" ]
powerpcspe
rs6000_print_options_internal
powerpcspe
CPU
GCC
21,849
331
1
[]
[ "<s>", "const", "UPTInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "UPT", "UPT" ]
UPTSubtarget
getInstrInfo
UPT
CPU
LLVM
21,850
14
1
[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "ARMBaseInstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "unsigned", "Opc", ";", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "ARM", "::", "tTAILJMPd", ":", "ARM", "::", "tTAILJMPdND", ":", "ARM", "::", "TAILJMPd", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "ARMCC", "::", "AL", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "ARM", "::", "tBL", ":", "ARM", "::", "BL", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "ARMCC", "::", "AL", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "0", "&&", "\"No callee-saved register available?\"", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "ARM", "::", "LR", ")", ")", "MBB", ".", "addLiveIn", "(", "ARM", "::", "LR", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "Reg", ",", "ARM", "::", "LR", ",", "true", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "ARM", "::", "LR", ",", "Reg", ",", "true", ")", ";", "It", "--", ";", "return", "CallPt", ";", "}", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "</s>" ]
[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]
[ "ARM", "ARM", "ARM::tTAILJMPd", "ARM::tTAILJMPdND", "ARM::TAILJMPd", "ARMCC::AL", "ARM::tBL", "ARM::BL", "ARMCC::AL", "0", "\"No callee-saved register available?\"", "ARM::LR", "ARM::LR", "ARM::LR", "ARM::LR" ]
ARMBaseInstrInfo127
insertOutlinedCall
ARM
CPU
LLVM
21,851
325
1
[]
[ "<s>", "bool", "aarch64_operands_ok_for_ldpstp", "(", "rtx", "*", "operands", ",", "bool", "load", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "offval_1", ",", "offval_2", ",", "msize", ";", "enum", "reg_class", "rclass_1", ",", "rclass_2", ";", "rtx", "mem_1", ",", "mem_2", ",", "reg_1", ",", "reg_2", ",", "base_1", ",", "base_2", ",", "offset_1", ",", "offset_2", ";", "if", "(", "load", ")", "{", "mem_1", "=", "operands", "[", "1", "]", ";", "mem_2", "=", "operands", "[", "3", "]", ";", "reg_1", "=", "operands", "[", "0", "]", ";", "reg_2", "=", "operands", "[", "2", "]", ";", "gcc_assert", "(", "REG_P", "(", "reg_1", ")", "&&", "REG_P", "(", "reg_2", ")", ")", ";", "if", "(", "REGNO", "(", "reg_1", ")", "==", "REGNO", "(", "reg_2", ")", ")", "return", "false", ";", "}", "else", "{", "mem_1", "=", "operands", "[", "0", "]", ";", "mem_2", "=", "operands", "[", "2", "]", ";", "reg_1", "=", "operands", "[", "1", "]", ";", "reg_2", "=", "operands", "[", "3", "]", ";", "}", "if", "(", "MEM_VOLATILE_P", "(", "mem_1", ")", "||", "MEM_VOLATILE_P", "(", "mem_2", ")", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem_1", ",", "&", "base_1", ",", "&", "offset_1", ")", ";", "if", "(", "base_1", "==", "NULL_RTX", "||", "offset_1", "==", "NULL_RTX", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem_2", ",", "&", "base_2", ",", "&", "offset_2", ")", ";", "if", "(", "base_2", "==", "NULL_RTX", "||", "offset_2", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "!", "rtx_equal_p", "(", "base_1", ",", "base_2", ")", ")", "return", "false", ";", "offval_1", "=", "INTVAL", "(", "offset_1", ")", ";", "offval_2", "=", "INTVAL", "(", "offset_2", ")", ";", "msize", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "offval_1", "!=", "(", "offval_2", "+", "msize", ")", "&&", "offval_2", "!=", "(", "offval_1", "+", "msize", ")", ")", "return", "false", ";", "if", "(", "load", ")", "{", "if", "(", "reg_mentioned_p", "(", "reg_1", ",", "mem_1", ")", ")", "return", "false", ";", "if", "(", "offval_1", ">", "offval_2", "&&", "reg_mentioned_p", "(", "reg_2", ",", "mem_2", ")", ")", "return", "false", ";", "}", "if", "(", "REG_P", "(", "reg_1", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "reg_1", ")", ")", ")", "rclass_1", "=", "FP_REGS", ";", "else", "rclass_1", "=", "GENERAL_REGS", ";", "if", "(", "REG_P", "(", "reg_2", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "reg_2", ")", ")", ")", "rclass_2", "=", "FP_REGS", ";", "else", "rclass_2", "=", "GENERAL_REGS", ";", "if", "(", "rclass_1", "!=", "rclass_2", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]
[ "Given", "OPERANDS", "of", "consecutive", "load/store", ",", "check", "if", "we", "can", "merge", "them", "into", "ldp/stp", ".", "LOAD", "is", "true", "if", "they", "are", "load", "instructions", ".", "MODE", "is", "the", "mode", "of", "memory", "operands", "." ]
[ "aarch64", "1", "3", "0", "2", "0", "2", "1", "3" ]
aarch642
aarch64_operands_ok_for_ldpstp
aarch64
CPU
GCC
21,852
351
1
[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower il Copies\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "R600", "\"SI Lower il Copies\"" ]
SILowerI1Copies26
getPassName
R600
GPU
LLVM
21,853
13
1
[]
[ "<s>", "int", "nds32_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", "==", "1", "||", "!", "(", "(", "regno", ")", "&", "1", ")", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]
[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]
[ "nds32", "1", "1", "1", "0" ]
nds322
nds32_hard_regno_mode_ok
nds32
CPU
GCC
21,854
37
1
[]
[ "<s>", "static", "bool", "ix86_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "(", "type", "&&", "POINTER_BOUNDS_TYPE_P", "(", "type", ")", ")", "||", "POINTER_BOUNDS_MODE_P", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "enum", "calling_abi", "call_abi", "=", "cum", "?", "cum", "->", "call_abi", ":", "ix86_abi", ";", "if", "(", "call_abi", "==", "MS_ABI", ")", "{", "HOST_WIDE_INT", "msize", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "return", "true", ";", "if", "(", "RECORD_OR_UNION_TYPE_P", "(", "type", ")", ")", "{", "msize", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "}", "return", "msize", "!=", "1", "&&", "msize", "!=", "2", "&&", "msize", "!=", "4", "&&", "msize", "!=", "8", ";", "}", "else", "if", "(", "type", "&&", "int_size_in_bytes", "(", "type", ")", "==", "-", "1", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointer", "to", "the", "argument", "is", "passed", "instead", "of", "the", "argument", "itself", ".", "The", "pointer", "is", "passed", "in", "whatever", "way", "is", "appropriate", "for", "passing", "a", "pointer", "to", "that", "type", "." ]
[ "i386", "1", "2", "4", "8", "1" ]
i3865
ix86_pass_by_reference
i386
CPU
GCC
21,855
149
1
[]
[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_allocate_stack_1", "(", "HOST_WIDE_INT", "size_int", ",", "rtx", "orig_sp", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "size_rtx", "=", "GEN_INT", "(", "-", "size_int", ")", ";", "if", "(", "size_int", ">", "32767", ")", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ";", "if", "(", "get_last_insn", "(", ")", "==", "NULL_RTX", ")", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "insn", "=", "emit_move_insn", "(", "tmp_reg", ",", "size_rtx", ")", ";", "try_split", "(", "PATTERN", "(", "insn", ")", ",", "insn", ",", "0", ")", ";", "size_rtx", "=", "tmp_reg", ";", "}", "if", "(", "Pmode", "==", "SImode", ")", "insn", "=", "emit_insn", "(", "gen_movsi_update_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "size_rtx", ",", "orig_sp", ")", ")", ";", "else", "insn", "=", "emit_insn", "(", "gen_movdi_di_update_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "size_rtx", ",", "orig_sp", ")", ")", ";", "rtx", "par", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "par", ")", "==", "PARALLEL", ")", ";", "rtx", "set", "=", "XVECEXP", "(", "par", ",", "0", ",", "0", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "rtx", "mem", "=", "SET_DEST", "(", "set", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "1", ";", "set_mem_alias_set", "(", "mem", ",", "get_frame_alias_set", "(", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size_int", ")", ")", ")", ")", ";", "if", "(", "flag_stack_clash_protection", ")", "{", "add_reg_note", "(", "insn", ",", "REG_STACK_CHECK", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "return", "insn", ";", "}", "</s>" ]
[ "Allocate", "SIZE_INT", "bytes", "on", "the", "stack", "using", "a", "store", "with", "update", "style", "insn", "and", "set", "the", "appropriate", "attributes", "for", "the", "generated", "insn", ".", "Return", "the", "first", "insn", "which", "adjusts", "the", "stack", "pointer", "or", "the", "last", "insn", "before", "the", "stack", "adjustment", "loop", ".", "SIZE_INT", "is", "used", "to", "create", "the", "CFI", "note", "for", "the", "allocation", ".", "SIZE_RTX", "is", "an", "rtx", "containing", "the", "size", "of", "the", "adjustment", ".", "Note", "that", "since", "stacks", "grow", "to", "lower", "addresses", "its", "runtime", "value", "is", "-SIZE_INT", ".", "ORIG_SP", "contains", "the", "backchain", "value", "that", "must", "be", "stored", "at", "*", "sp", "." ]
[ "rs6000", "32767", "0", "0", "0", "0", "1", "1" ]
rs60007
rs6000_emit_allocate_stack_1
rs6000
CPU
GCC
21,856
250
1
[]
[ "<s>", "void", "ARMTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "size", ",", "unsigned", "Align", ")", "const", "{", "unsigned", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "4", ")", ";", "assert", "(", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Prologue", "||", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "&&", "\"unhandled ParmContext\"", ")", ";", "unsigned", "NSAAOffset", "=", "State", "->", "getNextStackOffset", "(", ")", ";", "if", "(", "State", "->", "getCallOrPrologue", "(", ")", "!=", "Call", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "State", "->", "getInRegsParamsCount", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "RB", ",", "RE", ";", "State", "->", "getInRegsParamInfo", "(", "i", ",", "RB", ",", "RE", ")", ";", "assert", "(", "NSAAOffset", ">=", "(", "RE", "-", "RB", ")", "*", "4", "&&", "\"Stack offset for byval regs doesn't introduced anymore?\"", ")", ";", "NSAAOffset", "-=", "(", "RE", "-", "RB", ")", "*", "4", ";", "}", "}", "if", "(", "(", "ARM", "::", "R0", "<=", "reg", ")", "&&", "(", "reg", "<=", "ARM", "::", "R3", ")", ")", "{", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "Align", ">", "4", ")", "{", "unsigned", "AlignInRegs", "=", "Align", "/", "4", ";", "unsigned", "Waste", "=", "(", "ARM", "::", "R4", "-", "reg", ")", "%", "AlignInRegs", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Waste", ";", "++", "i", ")", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "4", ")", ";", "}", "if", "(", "reg", "!=", "0", ")", "{", "unsigned", "excess", "=", "4", "*", "(", "ARM", "::", "R4", "-", "reg", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "0", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "4", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "reg", ";", "unsigned", "ByValRegEnd", "=", "(", "size", "<", "excess", ")", "?", "reg", "+", "size", "/", "4", ":", "ARM", "::", "R4", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "reg", "+", "1", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "4", ")", ";", "if", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "{", "if", "(", "size", "<", "excess", ")", "size", "=", "0", ";", "else", "size", "-=", "excess", ";", "}", "}", "}", "}", "</s>" ]
[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]
[ "ARM", "ARM", "4", "\"unhandled ParmContext\"", "0", "4", "\"Stack offset for byval regs doesn't introduced anymore?\"", "4", "ARM::R0", "ARM::R3", "4", "4", "ARM::R4", "0", "4", "0", "4", "ARM::R4", "0", "4", "4", "ARM::R4", "1", "4", "0" ]
ARMISelLowering137
HandleByVal
ARM
CPU
LLVM
21,857
357
1
[]
[ "<s>", "bool", "X86AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "Inst", ".", "getFlags", "(", ")", "&", "X86", "::", "EXTRA_DO_NOT_RELAX", ")", "return", "false", ";", "if", "(", "getRelaxedOpcodeBranch", "(", "Inst", ",", "false", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true", ";", "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "unsigned", "RelaxableOp", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "1", ";", "if", "(", "Inst", ".", "getOperand", "(", "RelaxableOp", ")", ".", "isExpr", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]
[ "X86", "X86", "X86::EXTRA_DO_NOT_RELAX", "1" ]
X86AsmBackend14
mayNeedRelaxation
X86
CPU
LLVM
21,858
97
1
[]
[ "<s>", "const", "char", "*", "output_sibcall", "(", "rtx_insn", "*", "insn", ",", "rtx", "call_operand", ")", "{", "rtx", "operands", "[", "1", "]", ";", "gcc_assert", "(", "flag_delayed_branch", ")", ";", "operands", "[", "0", "]", "=", "call_operand", ";", "if", "(", "sparc_leaf_function_p", "||", "TARGET_FLAT", ")", "{", "gcc_assert", "(", "!", "(", "LEAF_SIBCALL_SLOT_RESERVED_P", "&&", "final_sequence", ")", ")", ";", "if", "(", "final_sequence", ")", "output_asm_insn", "(", "\"sethi\\t%%hi(%a0), %%g1\\n\\tjmp\\t%%g1 + %%lo(%a0)%#\"", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "\"or\\t%%o7, %%g0, %%g1\\n\\tcall\\t%a0, 0\\n\\t or\\t%%g1, %%g0, %%o7\"", ",", "operands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "\"call\\t%a0, 0\"", ",", "operands", ")", ";", "if", "(", "final_sequence", ")", "{", "rtx_insn", "*", "delay", ";", "rtx", "pat", ";", "delay", "=", "NEXT_INSN", "(", "insn", ")", ";", "gcc_assert", "(", "delay", ")", ";", "pat", "=", "PATTERN", "(", "delay", ")", ";", "PATTERN", "(", "delay", ")", "=", "gen_blockage", "(", ")", ";", "INSN_CODE", "(", "delay", ")", "=", "-", "1", ";", "final_scan_insn", "(", "delay", ",", "asm_out_file", ",", "optimize", ",", "0", ",", "NULL", ")", ";", "INSN_LOCATION", "(", "delay", ")", "=", "UNKNOWN_LOCATION", ";", "output_restore", "(", "pat", ")", ";", "}", "else", "output_restore", "(", "NULL_RTX", ")", ";", "}", "return", "\"\"", ";", "}", "</s>" ]
[ "Output", "a", "sibling", "call", "." ]
[ "sparc", "1", "0", "\"sethi\\t%%hi(%a0), %%g1\\n\\tjmp\\t%%g1 + %%lo(%a0)%#\"", "\"or\\t%%o7, %%g0, %%g1\\n\\tcall\\t%a0, 0\\n\\t or\\t%%g1, %%g0, %%o7\"", "\"call\\t%a0, 0\"", "1", "0", "\"\"" ]
sparc
output_sibcall
sparc
CPU
GCC
21,859
162
1
[]
[ "<s>", "bool", "nios2_regno_ok_for_base_p", "(", "int", "regno", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "if", "(", "!", "reg_renumber", ")", "return", "false", ";", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "}", "return", "(", "GP_REG_P", "(", "regno", ")", "||", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "register", "REGNO", "is", "a", "valid", "base", "register", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]
[ "nios2" ]
nios2
nios2_regno_ok_for_base_p
nios2
MPU
GCC
21,860
60
1
[]
[ "<s>", "int", "expand_a_rotate", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "rotate_amount", "=", "operands", "[", "2", "]", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "h8sx_classify_shift", "(", "mode", ",", "ROTATE", ",", "rotate_amount", ")", "==", "H8SX_SHIFT_UNARY", ")", "return", "false", ";", "emit_move_insn", "(", "dst", ",", "src", ")", ";", "if", "(", "GET_CODE", "(", "rotate_amount", ")", "!=", "CONST_INT", ")", "{", "rtx", "counter", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "rtx", "start_label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "end_label", "=", "gen_label_rtx", "(", ")", ";", "emit_cmp_and_jump_insns", "(", "rotate_amount", ",", "const0_rtx", ",", "LE", ",", "NULL_RTX", ",", "QImode", ",", "0", ",", "end_label", ")", ";", "emit_move_insn", "(", "counter", ",", "rotate_amount", ")", ";", "emit_label", "(", "start_label", ")", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "emit_insn", "(", "gen_rotlqi3_1", "(", "dst", ",", "dst", ",", "const1_rtx", ")", ")", ";", "break", ";", "case", "HImode", ":", "emit_insn", "(", "gen_rotlhi3_1", "(", "dst", ",", "dst", ",", "const1_rtx", ")", ")", ";", "break", ";", "case", "SImode", ":", "emit_insn", "(", "gen_rotlsi3_1", "(", "dst", ",", "dst", ",", "const1_rtx", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "gen_addqi3", "(", "counter", ",", "counter", ",", "constm1_rtx", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "counter", ",", "const0_rtx", ",", "NE", ",", "NULL_RTX", ",", "QImode", ",", "1", ",", "start_label", ")", ";", "emit_label", "(", "end_label", ")", ";", "}", "else", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "emit_insn", "(", "gen_rotlqi3_1", "(", "dst", ",", "dst", ",", "rotate_amount", ")", ")", ";", "break", ";", "case", "HImode", ":", "emit_insn", "(", "gen_rotlhi3_1", "(", "dst", ",", "dst", ",", "rotate_amount", ")", ")", ";", "break", ";", "case", "SImode", ":", "emit_insn", "(", "gen_rotlsi3_1", "(", "dst", ",", "dst", ",", "rotate_amount", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "return", "1", ";", "}", "</s>" ]
[ "A", "rotation", "by", "a", "non-constant", "will", "cause", "a", "loop", "to", "be", "generated", ",", "in", "which", "a", "rotation", "by", "one", "bit", "is", "used", ".", "A", "rotation", "by", "a", "constant", ",", "including", "the", "one", "in", "the", "loop", ",", "will", "be", "taken", "care", "of", "by", "emit_a_rotate", "(", ")", "at", "the", "insn", "emit", "time", "." ]
[ "h8300", "0", "1", "2", "0", "1", "1" ]
h83003
expand_a_rotate
h8300
MPU
GCC
21,861
294
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM fix for Cortex-A57 AES Erratum 1742098\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "ARM", "\"ARM fix for Cortex-A57 AES Erratum 1742098\"" ]
ARMFixCortexA57AES1742098Pass
getPassName
ARM
CPU
LLVM
21,862
11
1
[]
[ "<s>", "unsigned", "SparcMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "const", "SparcMCExpr", "*", "SExpr", "=", "dyn_cast", "<", "SparcMCExpr", ">", "(", "Expr", ")", ")", "{", "MCFixupKind", "Kind", "=", "(", "MCFixupKind", ")", "SExpr", "->", "getFixupKind", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "Expr", ",", "Kind", ")", ")", ";", "return", "0", ";", "}", "int64_t", "Res", ";", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "Res", ")", ")", "return", "Res", ";", "llvm_unreachable", "(", "\"Unhandled expression!\"", ")", ";", "return", "0", ";", "}", "</s>" ]
[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
[ "Sparc", "Sparc", "Sparc", "Sparc", "0", "0", "\"Unhandled expression!\"", "0" ]
SparcMCCodeEmitter
getMachineOpValue
Sparc
CPU
LLVM
21,863
160
1
[]
[ "<s>", "tree", "handle_arm_sve_vector_bits_attribute", "(", "tree", "*", "node", ",", "tree", ",", "tree", "args", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "*", "no_add_attrs", "=", "true", ";", "tree", "type", "=", "*", "node", ";", "if", "(", "!", "VECTOR_TYPE_P", "(", "type", ")", "||", "!", "builtin_type_p", "(", "type", ")", ")", "{", "error", "(", "\"%qs applied to non-SVE type %qT\"", ",", "\"arm_sve_vector_bits\"", ",", "type", ")", ";", "return", "NULL_TREE", ";", "}", "tree", "size", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "TREE_CODE", "(", "size", ")", "!=", "INTEGER_CST", ")", "{", "error", "(", "\"%qs requires an integer constant expression\"", ",", "\"arm_sve_vector_bits\"", ")", ";", "return", "NULL_TREE", ";", "}", "unsigned", "HOST_WIDE_INT", "value", "=", "tree_to_uhwi", "(", "size", ")", ";", "if", "(", "maybe_ne", "(", "value", ",", "BITS_PER_SVE_VECTOR", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"unsupported SVE vector size\"", ")", ";", "return", "NULL_TREE", ";", "}", "if", "(", "lang_GNU_C", "(", ")", "&&", "VECTOR_BOOLEAN_TYPE_P", "(", "type", ")", ")", "type", "=", "build_variant_type_copy", "(", "type", ")", ";", "else", "type", "=", "build_distinct_type_copy", "(", "type", ")", ";", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "remove_attribute", "(", "\"SVE sizeless type\"", ",", "copy_list", "(", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ")", ";", "if", "(", "!", "VECTOR_BOOLEAN_TYPE_P", "(", "type", ")", ")", "TYPE_INDIVISIBLE_P", "(", "type", ")", "=", "0", ";", "*", "node", "=", "type", ";", "return", "NULL_TREE", ";", "}", "</s>" ]
[ "An", "attribute", "callback", "for", "the", "``", "arm_sve_vector_bits", "''", "attribute", "." ]
[ "aarch64", "\"%qs applied to non-SVE type %qT\"", "\"arm_sve_vector_bits\"", "\"%qs requires an integer constant expression\"", "\"arm_sve_vector_bits\"", "\"unsupported SVE vector size\"", "\"SVE sizeless type\"", "0" ]
aarch64-sve-builtins
handle_arm_sve_vector_bits_attribute
aarch64
CPU
GCC
21,864
185
1
[]
[ "<s>", "static", "rtx", "mips_expand_builtin_insn", "(", "enum", "insn_code", "icode", ",", "unsigned", "int", "nops", ",", "struct", "expand_operand", "*", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "nops", ",", "ops", ")", ")", "{", "error", "(", "\"invalid argument to built-in function\"", ")", ";", "return", "has_target_p", "?", "gen_reg_rtx", "(", "ops", "[", "0", "]", ".", "mode", ")", ":", "const0_rtx", ";", "}", "return", "has_target_p", "?", "ops", "[", "0", "]", ".", "value", ":", "const0_rtx", ";", "}", "</s>" ]
[ "Expand", "instruction", "ICODE", "as", "part", "of", "a", "built-in", "function", "sequence", ".", "Use", "the", "first", "NOPS", "elements", "of", "OPS", "as", "the", "instruction", "'s", "operands", ".", "HAS_TARGET_P", "is", "true", "if", "operand", "0", "is", "a", "target", ";", "it", "is", "false", "if", "the", "instruction", "has", "no", "target", ".", "Return", "the", "target", "rtx", "if", "HAS_TARGET_P", ",", "otherwise", "return", "const0_rtx", "." ]
[ "mips", "\"invalid argument to built-in function\"", "0", "0" ]
mips4
mips_expand_builtin_insn
mips
CPU
GCC
21,865
68
1
[]
[ "<s>", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "HexagonRelocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "Unsupported", ";", "}", "</s>" ]
[ "The", "instruction", "is", "unsupported", "." ]
[ "Hexagon", "Hexagon" ]
HexagonRelocator
unsupported
Hexagon
DSP
LLVM
21,866
20
1
[]
[ "<s>", "P2TargetLowering", "::", "ConstraintType", "P2TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]
[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
[ "P2", "P2", "P2" ]
P2ISelLowering
getConstraintType
P2
MPU
LLVM
21,867
21
1
[]
[ "<s>", "void", "rs6000_split_stack_space_check", "(", "rtx", "size", ",", "rtx", "label", ")", "{", "rtx", "sp", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "limit", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "requested", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "cmp", "=", "gen_reg_rtx", "(", "CCUNSmode", ")", ";", "rtx", "jump", ";", "emit_insn", "(", "gen_load_split_stack_limit", "(", "limit", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "size", ")", ")", "emit_insn", "(", "gen_add3_insn", "(", "requested", ",", "sp", ",", "GEN_INT", "(", "-", "INTVAL", "(", "size", ")", ")", ")", ")", ";", "else", "{", "size", "=", "force_reg", "(", "Pmode", ",", "size", ")", ";", "emit_move_insn", "(", "requested", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "sp", ",", "size", ")", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "cmp", ",", "gen_rtx_COMPARE", "(", "CCUNSmode", ",", "requested", ",", "limit", ")", ")", ")", ";", "jump", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_GEU", "(", "VOIDmode", ",", "cmp", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "jump", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "jump", ")", ")", ";", "JUMP_LABEL", "(", "jump", ")", "=", "label", ";", "}", "</s>" ]
[ "Emit", "-fsplit-stack", "dynamic", "stack", "allocation", "space", "check", "." ]
[ "powerpcspe" ]
powerpcspe
rs6000_split_stack_space_check
powerpcspe
CPU
GCC
21,868
169
1
[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAMDGPULowerIntrinsicsPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", "||", "!", "EnableAMDGPUFunctionCalls", ")", "{", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createR600OpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAMDGPUAliasAnalysis", ")", "{", "addPass", "(", "createAMDGPUAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AMDGPUAAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";", "}", "</s>" ]
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]
AMDGPUTargetMachine11
addIRPasses
AMDGPU
GPU
LLVM
21,869
264
1
[]
[ "<s>", "bool", "HexagonAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "OS", ")", ";", "case", "'c'", ":", "printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";", "return", "false", ";", "case", "'L'", ":", "case", "'H'", ":", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "RegNumber", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "DoubleRegsRegClass", ".", "contains", "(", "RegNumber", ")", ")", "RegNumber", "=", "TRI", "->", "getSubReg", "(", "RegNumber", ",", "ExtraCode", "[", "0", "]", "==", "'L'", "?", "Hexagon", "::", "subreg_loreg", ":", "Hexagon", "::", "subreg_hireg", ")", ";", "OS", "<<", "HexagonInstPrinter", "::", "getRegisterName", "(", "RegNumber", ")", ";", "return", "false", ";", "}", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "OS", "<<", "\"i\"", ";", "return", "false", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]
[ "Hexagon", "Hexagon", "0", "1", "0", "0", "Hexagon::DoubleRegsRegClass", "0", "Hexagon::subreg_loreg", "Hexagon::subreg_hireg", "Hexagon", "\"i\"" ]
HexagonAsmPrinter3
PrintAsmOperand
Hexagon
DSP
LLVM
21,870
246
1
[]
[ "<s>", "static", "int", "riscv_build_integer", "(", "struct", "riscv_integer_op", "*", "codes", ",", "HOST_WIDE_INT", "value", ",", "machine_mode", "mode", ")", "{", "int", "cost", "=", "riscv_build_integer_1", "(", "codes", ",", "value", ",", "mode", ")", ";", "if", "(", "value", ">", "0", "&&", "cost", ">", "2", ")", "{", "struct", "riscv_integer_op", "alt_codes", "[", "RISCV_MAX_INTEGER_OPS", "]", ";", "int", "alt_cost", ",", "shift", "=", "clz_hwi", "(", "value", ")", ";", "HOST_WIDE_INT", "shifted_val", ";", "shifted_val", "=", "(", "value", "<<", "shift", ")", "|", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "1", ")", "<<", "shift", ")", "-", "1", ")", ";", "alt_cost", "=", "1", "+", "riscv_build_integer_1", "(", "alt_codes", ",", "shifted_val", ",", "mode", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "code", "=", "LSHIFTRT", ";", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "value", "=", "shift", ";", "memcpy", "(", "codes", ",", "alt_codes", ",", "sizeof", "(", "alt_codes", ")", ")", ";", "cost", "=", "alt_cost", ";", "}", "shifted_val", "=", "value", "<<", "shift", ";", "alt_cost", "=", "1", "+", "riscv_build_integer_1", "(", "alt_codes", ",", "shifted_val", ",", "mode", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "code", "=", "LSHIFTRT", ";", "alt_codes", "[", "alt_cost", "-", "1", "]", ".", "value", "=", "shift", ";", "memcpy", "(", "codes", ",", "alt_codes", ",", "sizeof", "(", "alt_codes", ")", ")", ";", "cost", "=", "alt_cost", ";", "}", "}", "return", "cost", ";", "}", "</s>" ]
[ "Fill", "CODES", "with", "a", "sequence", "of", "rtl", "operations", "to", "load", "VALUE", ".", "Return", "the", "number", "of", "operations", "needed", "." ]
[ "riscv", "0", "2", "1", "1", "1", "1", "1", "1", "1", "1" ]
riscv
riscv_build_integer
riscv
CPU
GCC
21,871
211
1
[]
[ "<s>", "const", "char", "*", "output_fp_compare", "(", "rtx", "insn", ",", "rtx", "*", "operands", ",", "int", "eflags_p", ",", "int", "unordered_p", ")", "{", "int", "stack_top_dies", ";", "rtx", "cmp_op0", ",", "cmp_op1", ";", "int", "is_sse", "=", "SSE_REG_P", "(", "operands", "[", "0", "]", ")", "||", "SSE_REG_P", "(", "operands", "[", "1", "]", ")", ";", "if", "(", "eflags_p", ")", "{", "cmp_op0", "=", "operands", "[", "0", "]", ";", "cmp_op1", "=", "operands", "[", "1", "]", ";", "}", "else", "{", "cmp_op0", "=", "operands", "[", "1", "]", ";", "cmp_op1", "=", "operands", "[", "2", "]", ";", "}", "if", "(", "is_sse", ")", "{", "if", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", "==", "SFmode", ")", "if", "(", "unordered_p", ")", "return", "\"ucomiss\\t{%1, %0|%0, %1}\"", ";", "else", "return", "\"comiss\\t{%1, %0|%0, %1}\"", ";", "else", "if", "(", "unordered_p", ")", "return", "\"ucomisd\\t{%1, %0|%0, %1}\"", ";", "else", "return", "\"comisd\\t{%1, %0|%0, %1}\"", ";", "}", "gcc_assert", "(", "STACK_TOP_P", "(", "cmp_op0", ")", ")", ";", "stack_top_dies", "=", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "FIRST_STACK_REG", ")", "!=", "0", ";", "if", "(", "cmp_op1", "==", "CONST0_RTX", "(", "GET_MODE", "(", "cmp_op1", ")", ")", ")", "{", "if", "(", "stack_top_dies", ")", "{", "output_asm_insn", "(", "\"ftst\\n\\tfnstsw\\t%0\"", ",", "operands", ")", ";", "return", "TARGET_USE_FFREEP", "?", "\"ffreep\\t%y1\"", ":", "\"fstp\\t%y1\"", ";", "}", "else", "return", "\"ftst\\n\\tfnstsw\\t%0\"", ";", "}", "if", "(", "STACK_REG_P", "(", "cmp_op1", ")", "&&", "stack_top_dies", "&&", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "REGNO", "(", "cmp_op1", ")", ")", "&&", "REGNO", "(", "cmp_op1", ")", "!=", "FIRST_STACK_REG", ")", "{", "if", "(", "eflags_p", ")", "{", "if", "(", "unordered_p", ")", "output_asm_insn", "(", "\"fucomip\\t{%y1, %0|%0, %y1}\"", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "\"fcomip\\t{%y1, %0|%0, %y1}\"", ",", "operands", ")", ";", "return", "TARGET_USE_FFREEP", "?", "\"ffreep\\t%y0\"", ":", "\"fstp\\t%y0\"", ";", "}", "else", "{", "if", "(", "unordered_p", ")", "return", "\"fucompp\\n\\tfnstsw\\t%0\"", ";", "else", "return", "\"fcompp\\n\\tfnstsw\\t%0\"", ";", "}", "}", "else", "{", "static", "const", "char", "*", "const", "alt", "[", "16", "]", "=", "{", "\"fcom%z2\\t%y2\\n\\tfnstsw\\t%0\"", ",", "\"fcomp%z2\\t%y2\\n\\tfnstsw\\t%0\"", ",", "\"fucom%z2\\t%y2\\n\\tfnstsw\\t%0\"", ",", "\"fucomp%z2\\t%y2\\n\\tfnstsw\\t%0\"", ",", "\"ficom%z2\\t%y2\\n\\tfnstsw\\t%0\"", ",", "\"ficomp%z2\\t%y2\\n\\tfnstsw\\t%0\"", ",", "NULL", ",", "NULL", ",", "\"fcomi\\t{%y1, %0|%0, %y1}\"", ",", "\"fcomip\\t{%y1, %0|%0, %y1}\"", ",", "\"fucomi\\t{%y1, %0|%0, %y1}\"", ",", "\"fucomip\\t{%y1, %0|%0, %y1}\"", ",", "NULL", ",", "NULL", ",", "NULL", ",", "NULL", "}", ";", "int", "mask", ";", "const", "char", "*", "ret", ";", "mask", "=", "eflags_p", "<<", "3", ";", "mask", "|=", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "cmp_op1", ")", ")", "==", "MODE_INT", ")", "<<", "2", ";", "mask", "|=", "unordered_p", "<<", "1", ";", "mask", "|=", "stack_top_dies", ";", "gcc_assert", "(", "mask", "<", "16", ")", ";", "ret", "=", "alt", "[", "mask", "]", ";", "gcc_assert", "(", "ret", ")", ";", "return", "ret", ";", "}", "}", "</s>" ]
[ "Output", "code", "for", "INSN", "to", "compare", "OPERANDS", ".", "EFLAGS_P", "is", "1", "when", "fcomi", "should", "be", "used", "and", "2", "when", "fnstsw", "should", "be", "used", ".", "UNORDERED_P", "is", "true", "when", "fucom", "should", "be", "used", "." ]
[ "i386", "0", "1", "0", "1", "1", "2", "0", "\"ucomiss\\t{%1, %0|%0, %1}\"", "\"comiss\\t{%1, %0|%0, %1}\"", "\"ucomisd\\t{%1, %0|%0, %1}\"", "\"comisd\\t{%1, %0|%0, %1}\"", "0", "\"ftst\\n\\tfnstsw\\t%0\"", "\"ffreep\\t%y1\"", "\"fstp\\t%y1\"", "\"ftst\\n\\tfnstsw\\t%0\"", "\"fucomip\\t{%y1, %0|%0, %y1}\"", "\"fcomip\\t{%y1, %0|%0, %y1}\"", "\"ffreep\\t%y0\"", "\"fstp\\t%y0\"", "\"fucompp\\n\\tfnstsw\\t%0\"", "\"fcompp\\n\\tfnstsw\\t%0\"", "16", "\"fcom%z2\\t%y2\\n\\tfnstsw\\t%0\"", "\"fcomp%z2\\t%y2\\n\\tfnstsw\\t%0\"", "\"fucom%z2\\t%y2\\n\\tfnstsw\\t%0\"", "\"fucomp%z2\\t%y2\\n\\tfnstsw\\t%0\"", "\"ficom%z2\\t%y2\\n\\tfnstsw\\t%0\"", "\"ficomp%z2\\t%y2\\n\\tfnstsw\\t%0\"", "\"fcomi\\t{%y1, %0|%0, %y1}\"", "\"fcomip\\t{%y1, %0|%0, %y1}\"", "\"fucomi\\t{%y1, %0|%0, %y1}\"", "\"fucomip\\t{%y1, %0|%0, %y1}\"", "3", "2", "1", "16" ]
i3863
output_fp_compare
i386
CPU
GCC
21,872
369
1
[]
[ "<s>", "InstructionCost", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", "=", "TTI", "::", "OK_AnyValue", ",", "TTI", "::", "OperandValueKind", "Opd2Info", "=", "TTI", "::", "OK_AnyValue", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", "=", "TTI", "::", "OP_None", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", "=", "TTI", "::", "OP_None", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", "=", "ArrayRef", "<", "const", "Value", "*", ">", "(", ")", ",", "const", "Instruction", "*", "CxtI", "=", "nullptr", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "SDIV", ":", "case", "ISD", "::", "UDIV", ":", "case", "ISD", "::", "UREM", ":", "return", "64", "*", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "}", "</s>" ]
[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
[ "Lanai", "ISD::MUL", "ISD::SDIV", "ISD::UDIV", "ISD::UREM", "64" ]
LanaiTargetTransformInfo4
getArithmeticInstrCost
Lanai
CPU
LLVM
21,873
157
1
[]
[ "<s>", "bool", "aarch64_emit_approx_sqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc_assert", "(", "!", "recp", ")", ";", "return", "false", ";", "}", "if", "(", "!", "recp", ")", "{", "if", "(", "!", "(", "flag_mlow_precision_sqrt", "||", "(", "aarch64_tune_params", ".", "approx_modes", "->", "sqrt", "&", "AARCH64_APPROX_MODE", "(", "mode", ")", ")", ")", ")", "return", "false", ";", "if", "(", "flag_finite_math_only", "||", "flag_trapping_math", "||", "!", "flag_unsafe_math_optimizations", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "}", "else", "gcc_assert", "(", "use_rsqrt_p", "(", "mode", ")", ")", ";", "machine_mode", "mmsk", "=", "mode_for_int_vector", "(", "mode", ")", ".", "require", "(", ")", ";", "rtx", "xmsk", "=", "gen_reg_rtx", "(", "mmsk", ")", ";", "if", "(", "!", "recp", ")", "emit_insn", "(", "gen_rtx_SET", "(", "xmsk", ",", "gen_rtx_NEG", "(", "mmsk", ",", "gen_rtx_EQ", "(", "mmsk", ",", "src", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ")", ")", ";", "rtx", "xdst", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_aarch64_rsqrte", "(", "mode", ",", "xdst", ",", "src", ")", ")", ";", "int", "iterations", "=", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "DFmode", ")", "?", "3", ":", "2", ";", "if", "(", "(", "recp", "&&", "flag_mrecip_low_precision_sqrt", ")", "||", "(", "!", "recp", "&&", "flag_mlow_precision_sqrt", ")", ")", "iterations", "--", ";", "rtx", "x1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "while", "(", "iterations", "--", ")", "{", "rtx", "x2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_set_insn", "(", "x2", ",", "gen_rtx_MULT", "(", "mode", ",", "xdst", ",", "xdst", ")", ")", ";", "emit_insn", "(", "gen_aarch64_rsqrts", "(", "mode", ",", "x1", ",", "src", ",", "x2", ")", ")", ";", "if", "(", "iterations", ">", "0", ")", "emit_set_insn", "(", "xdst", ",", "gen_rtx_MULT", "(", "mode", ",", "xdst", ",", "x1", ")", ")", ";", "}", "if", "(", "!", "recp", ")", "{", "rtx", "xtmp", "=", "gen_reg_rtx", "(", "mmsk", ")", ";", "emit_set_insn", "(", "xtmp", ",", "gen_rtx_AND", "(", "mmsk", ",", "gen_rtx_NOT", "(", "mmsk", ",", "xmsk", ")", ",", "gen_rtx_SUBREG", "(", "mmsk", ",", "xdst", ",", "0", ")", ")", ")", ";", "emit_move_insn", "(", "xdst", ",", "gen_rtx_SUBREG", "(", "mode", ",", "xtmp", ",", "0", ")", ")", ";", "emit_set_insn", "(", "xdst", ",", "gen_rtx_MULT", "(", "mode", ",", "xdst", ",", "src", ")", ")", ";", "}", "emit_set_insn", "(", "dst", ",", "gen_rtx_MULT", "(", "mode", ",", "xdst", ",", "x1", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Emit", "instruction", "sequence", "to", "compute", "either", "the", "approximate", "square", "root", "or", "its", "approximate", "reciprocal", ",", "depending", "on", "the", "flag", "RECP", ",", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]
[ "aarch64", "3", "2", "0", "0", "0" ]
aarch646
aarch64_emit_approx_sqrt
aarch64
CPU
GCC
21,874
359
1
[]
[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Mips", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "Mips", "::", "AT", ")", ";", "Reserved", ".", "set", "(", "Mips", "::", "K0", ")", ";", "Reserved", ".", "set", "(", "Mips", "::", "K1", ")", ";", "Reserved", ".", "set", "(", "Mips", "::", "GP", ")", ";", "Reserved", ".", "set", "(", "Mips", "::", "SP", ")", ";", "Reserved", ".", "set", "(", "Mips", "::", "FP", ")", ";", "Reserved", ".", "set", "(", "Mips", "::", "RA", ")", ";", "if", "(", "!", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "for", "(", "unsigned", "FReg", "=", "(", "Mips", "::", "F0", ")", "+", "1", ";", "FReg", "<", "Mips", "::", "F30", ";", "FReg", "+=", "2", ")", "Reserved", ".", "set", "(", "FReg", ")", ";", "return", "Reserved", ";", "}", "</s>" ]
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]
[ "Mips", "Mips", "Mips::ZERO", "Mips::AT", "Mips::K0", "Mips::K1", "Mips::GP", "Mips::SP", "Mips::FP", "Mips::RA", "Mips::F0", "1", "Mips::F30", "2" ]
MipsRegisterInfo14
getReservedRegs
Mips
CPU
LLVM
21,875
135
1
[]
[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_Lanai32", ")", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "RVLocs", "[", "I", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "I", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "0", ")", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]
[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
[ "Lanai", "Lanai", "ISD::InputArg", "16", "Lanai", "0", "1", "2", "0" ]
LanaiISelLowering21
LowerCallResult
Lanai
CPU
LLVM
21,876
166
1
[]
[ "<s>", "void", "cris_order_for_addsi3", "(", "rtx", "*", "operands", ",", "int", "n", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "n", "]", ")", ")", "{", "rtx", "tem", "=", "operands", "[", "n", "]", ";", "operands", "[", "n", "]", "=", "operands", "[", "n", "+", "1", "]", ";", "operands", "[", "n", "+", "1", "]", "=", "tem", ";", "}", "}", "</s>" ]
[ "Make", "sure", "operands", "are", "in", "the", "right", "order", "for", "an", "addsi3", "insn", "as", "generated", "by", "a", "define_split", ".", "A", "MEM", "as", "the", "first", "operand", "is", "n't", "recognized", "by", "addsi3", "after", "reload", ".", "OPERANDS", "contains", "the", "operands", ",", "with", "the", "first", "at", "OPERANDS", "[", "N", "]", "and", "the", "second", "at", "OPERANDS", "[", "N+1", "]", "." ]
[ "cris", "1", "1" ]
cris3
cris_order_for_addsi3
cris
MPU
GCC
21,877
53
1
[]
[ "<s>", "void", "m32r_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "int", "frame_size", ";", "unsigned", "int", "gmask", ";", "int", "pic_reg_used", "=", "flag_pic", "&&", "(", "current_function_uses_pic_offset_table", "|", "current_function_profile", ")", ";", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "m32r_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "gmask", "=", "current_frame_info", ".", "gmask", ";", "gcc_assert", "(", "current_frame_info", ".", "total_size", "||", "!", "gmask", ")", ";", "if", "(", "current_frame_info", ".", "pretend_size", "!=", "0", ")", "{", "HOST_WIDE_INT", "pretend_size", "=", "current_frame_info", ".", "pretend_size", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "pretend_size", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_fp", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "gmask", "&=", "~", "(", "FRAME_POINTER_MASK", "|", "RETURN_ADDR_MASK", ")", ";", "for", "(", "regno", "=", "0", ";", "regno", "<=", "M32R_MAX_INT_REGS", ";", "++", "regno", ")", "{", "if", "(", "(", "gmask", "&", "(", "1", "<<", "regno", ")", ")", "!=", "0", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_lr", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ")", ";", "frame_size", "=", "(", "current_frame_info", ".", "total_size", "-", "(", "current_frame_info", ".", "pretend_size", "+", "current_frame_info", ".", "reg_size", ")", ")", ";", "if", "(", "frame_size", "==", "0", ")", ";", "else", "if", "(", "frame_size", "<=", "32768", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "frame_size", ")", ")", ")", ";", "else", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "PROLOGUE_TMP_REGNUM", ")", ";", "emit_insn", "(", "gen_movsi", "(", "tmp", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_insn", "(", "gen_movsi", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "current_function_profile", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ")", ";", "if", "(", "pic_reg_used", ")", "{", "m32r_load_pic_register", "(", ")", ";", "m32r_reload_lr", "(", "stack_pointer_rtx", ",", "(", "current_function_profile", "?", "0", ":", "frame_size", ")", ")", ";", "}", "if", "(", "current_function_profile", "&&", "!", "pic_reg_used", ")", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "</s>" ]
[ "Expand", "the", "m32r", "prologue", "as", "a", "series", "of", "insns", "." ]
[ "m32r", "0", "0", "1", "0", "0", "32768", "0" ]
m32r3
m32r_expand_prologue
m32r
MPU
GCC
21,878
337
1
[]
[ "<s>", "static", "rtx", "riscv_force_address", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "riscv_legitimate_address_p", "(", "mode", ",", "x", ",", "false", ")", ")", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "return", "x", ";", "}", "</s>" ]
[ "If", "X", "is", "not", "a", "valid", "address", "for", "mode", "MODE", ",", "force", "it", "into", "a", "register", "." ]
[ "riscv" ]
riscv
riscv_force_address
riscv
CPU
GCC
21,879
36
1
[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "bool", "isARM", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "ARMBaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "ARMCC", "::", "CondCodes", "Pred", "=", "ARMCC", "::", "AL", ",", "unsigned", "PredReg", "=", "0", ")", "{", "emitRegPlusImmediate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "ARM", "::", "SP", ",", "ARM", "::", "SP", ",", "NumBytes", ",", "MIFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "</s>" ]
[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]
[ "ARM", "ARM", "ARM", "ARMCC::CondCodes", "ARMCC::AL", "0", "ARM", "ARM::SP", "ARM::SP" ]
ARMFrameLowering100
emitSPUpdate
ARM
CPU
LLVM
21,880
82
1
[]
[ "<s>", "int", "m68hc11_function_arg_padding", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "type", "!=", "0", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "upward", ";", "return", "DEFAULT_FUNCTION_ARG_PADDING", "(", "mode", ",", "type", ")", ";", "}", "</s>" ]
[ "If", "defined", ",", "a", "C", "expression", "which", "determines", "whether", ",", "and", "in", "which", "direction", ",", "to", "pad", "out", "an", "argument", "with", "extra", "space", ".", "The", "value", "should", "be", "of", "type", "`", "enum", "direction", "'", ":", "either", "`", "upward", "'", "to", "pad", "above", "the", "argument", ",", "`", "downward", "'", "to", "pad", "below", ",", "or", "`", "none", "'", "to", "inhibit", "padding", ".", "Structures", "are", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]
[ "m68hc11", "0" ]
m68hc111
m68hc11_function_arg_padding
m68hc11
MPU
GCC
21,881
34
1
[]
[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "AMDGPUTargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ";", "while", "(", "Position", "!=", "CurDAG", "->", "allnodes_end", "(", ")", ")", "{", "SDNode", "*", "Node", "=", "&", "*", "Position", "++", ";", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "Node", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";", "if", "(", "ResNode", "!=", "Node", ")", "{", "if", "(", "ResNode", ")", "ReplaceUses", "(", "Node", ",", "ResNode", ")", ";", "IsModified", "=", "true", ";", "}", "}", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";", "}", "while", "(", "IsModified", ")", ";", "}", "</s>" ]
[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]
AMDGPUISelDAGToDAG
PostprocessISelDAG
AMDGPU
GPU
LLVM
21,882
137
1
[]
[ "<s>", "void", "msp430_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "const", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "if", "(", "msp430_data_region", "==", "ANY", ")", "{", "fprintf", "(", "stream", ",", "COMMON_ASM_OP", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "\",\"", "HOST_WIDE_INT_PRINT_UNSIGNED", "\",%u\\n\"", ",", "size", ",", "align", "/", "BITS_PER_UNIT", ")", ";", "}", "else", "{", "section", "*", "sec", ";", "if", "(", "decl", ")", "sec", "=", "msp430_select_section", "(", "decl", ",", "0", ",", "align", ")", ";", "else", "switch", "(", "msp430_data_region", ")", "{", "case", "UPPER", ":", "sec", "=", "get_named_section", "(", "NULL", ",", "\".upper.bss\"", ",", "0", ")", ";", "break", ";", "case", "LOWER", ":", "sec", "=", "get_named_section", "(", "NULL", ",", "\".lower.bss\"", ",", "0", ")", ";", "break", ";", "case", "EITHER", ":", "sec", "=", "get_named_section", "(", "NULL", ",", "\".either.bss\"", ",", "0", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "sec", "!=", "NULL", ")", ";", "switch_to_section", "(", "sec", ")", ";", "ASM_OUTPUT_ALIGN", "(", "stream", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "stream", ",", "name", ")", ";", "ASM_WEAKEN_LABEL", "(", "stream", ",", "name", ")", ";", "ASM_OUTPUT_LABEL", "(", "stream", ",", "name", ")", ";", "ASM_OUTPUT_SKIP", "(", "stream", ",", "size", "?", "size", ":", "1", ")", ";", "}", "}", "</s>" ]
[ "Emit", "a", "declaration", "of", "a", "common", "symbol", ".", "If", "a", "data", "region", "is", "in", "use", "then", "put", "the", "symbol", "into", "the", "equivalent", ".bss", "section", "instead", ".", "If", "LOCAL", "is", "1", ",", "then", "DECL", "is", "for", "a", "local", "common", "variable", "." ]
[ "msp430", "\",\"", "\",%u\\n\"", "0", "\".upper.bss\"", "0", "\".lower.bss\"", "0", "\".either.bss\"", "0", "1" ]
msp4303
msp430_output_aligned_decl_common
msp430
MPU
GCC
21,883
206
1
[]
[ "<s>", "SDNode", "*", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "SDLoc", "DL", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "return", "0", ";", "}", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "FrameIndex", ":", "{", "SDValue", "imm", "=", "CurDAG", "->", "getTargetConstant", "(", "0", ",", "DL", ",", "Subtarget", ".", "isRV64", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Opc", "=", "Subtarget", ".", "isRV64", "(", ")", "?", "RISCV", "::", "ADDI64", ":", "RISCV", "::", "ADDI", ";", "EVT", "VT", "=", "Subtarget", ".", "isRV64", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Opc", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "}", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"=> \"", ";", "if", "(", "ResNode", "==", "NULL", "||", "ResNode", "==", "Node", ")", "Node", "->", "dump", "(", "CurDAG", ")", ";", "else", "ResNode", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ";", ")", ";", "return", "ResNode", ";", "}", "</s>" ]
[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
[ "RISCV", "RISCV", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "0", "ISD::FrameIndex", "0", "MVT::i64", "MVT::i32", "RISCV::ADDI64", "RISCV::ADDI", "MVT::i64", "MVT::i32", "\"=> \"", "\"\\n\"" ]
RISCVISelDAGToDAG (2)
Select
RISCV
CPU
LLVM
21,884
288
1
[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "static", "const", "char", "Nops32Bit", "[", "10", "]", "[", "11", "]", "=", "{", "\"\\x90\"", ",", "\"\\x66\\x90\"", ",", "\"\\x0f\\x1f\\x00\"", ",", "\"\\x0f\\x1f\\x40\\x00\"", ",", "\"\\x0f\\x1f\\x44\\x00\\x00\"", ",", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", ",", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", ",", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", ",", "\"\\x66\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", ",", "\"\\x66\\x2e\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", ",", "}", ";", "static", "const", "char", "Nops16Bit", "[", "4", "]", "[", "11", "]", "=", "{", "\"\\x90\"", ",", "\"\\x66\\x90\"", ",", "\"\\x8d\\x74\\x00\"", ",", "\"\\x8d\\xb4\\x00\\x00\"", ",", "}", ";", "const", "char", "(", "*", "Nops", ")", "[", "11", "]", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", "?", "Nops16Bit", ":", "Nops32Bit", ";", "uint64_t", "MaxNopLength", "=", "(", "uint64_t", ")", "getMaximumNopSize", "(", ")", ";", "do", "{", "const", "uint8_t", "ThisNopLength", "=", "(", "uint8_t", ")", "std", "::", "min", "(", "Count", ",", "MaxNopLength", ")", ";", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "10", "?", "0", ":", "ThisNopLength", "-", "10", ";", "for", "(", "uint8_t", "i", "=", "0", ";", "i", "<", "Prefixes", ";", "i", "++", ")", "OS", "<<", "'\\x66'", ";", "const", "uint8_t", "Rest", "=", "ThisNopLength", "-", "Prefixes", ";", "if", "(", "Rest", "!=", "0", ")", "OS", ".", "write", "(", "Nops", "[", "Rest", "-", "1", "]", ",", "Rest", ")", ";", "Count", "-=", "ThisNopLength", ";", "}", "while", "(", "Count", "!=", "0", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]
[ "X86", "X86", "10", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x0f\\x1f\\x00\"", "\"\\x0f\\x1f\\x40\\x00\"", "\"\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x2e\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "4", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x8d\\x74\\x00\"", "\"\\x8d\\xb4\\x00\\x00\"", "11", "X86::Mode16Bit", "10", "0", "10", "0", "0", "1", "0" ]
X86AsmBackend42
writeNopData
X86
CPU
LLVM
21,885
199
1
[]
[ "<s>", "void", "JVMFunctionInfo", "::", "Initialize", "(", ")", "{", "EmitGlobConsts", "=", "false", ";", "NumArguments", "=", "0", ";", "StackLimit", "=", "0", ";", "LocalsLimit", "=", "0", ";", "}", "</s>" ]
[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]
[ "JVM", "JVM", "0", "0", "0" ]
JVMMachineFunctionInfo
Initialize
JVM
Virtual ISA
LLVM
21,886
24
1
[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "OptForSize", ")", "const", "{", "bool", "IsLegal", "=", "false", ";", "const", "APInt", "ImmInt", "=", "Imm", ".", "bitcastToAPInt", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f64", ")", "IsLegal", "=", "AArch64_AM", "::", "getFP64Imm", "(", "ImmInt", ")", "!=", "-", "1", "||", "Imm", ".", "isPosZero", "(", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "IsLegal", "=", "AArch64_AM", "::", "getFP32Imm", "(", "ImmInt", ")", "!=", "-", "1", "||", "Imm", ".", "isPosZero", "(", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "f16", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "IsLegal", "=", "AArch64_AM", "::", "getFP16Imm", "(", "ImmInt", ")", "!=", "-", "1", "||", "Imm", ".", "isPosZero", "(", ")", ";", "if", "(", "!", "IsLegal", "&&", "(", "VT", "==", "MVT", "::", "f64", "||", "VT", "==", "MVT", "::", "f32", ")", ")", "{", "SmallVector", "<", "AArch64_IMM", "::", "ImmInsnModel", ",", "4", ">", "Insn", ";", "AArch64_IMM", "::", "expandMOVImm", "(", "ImmInt", ".", "getZExtValue", "(", ")", ",", "VT", ".", "getSizeInBits", "(", ")", ",", "Insn", ")", ";", "unsigned", "Limit", "=", "(", "OptForSize", "?", "1", ":", "(", "Subtarget", "->", "hasFuseLiterals", "(", ")", "?", "5", ":", "2", ")", ")", ";", "IsLegal", "=", "Insn", ".", "size", "(", ")", "<=", "Limit", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "(", "IsLegal", "?", "\"Legal \"", ":", "\"Illegal \"", ")", "<<", "VT", ".", "getEVTString", "(", ")", "<<", "\" imm value: \"", ";", "Imm", ".", "dump", "(", ")", ";", ")", ";", "return", "IsLegal", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]
[ "AArch64", "AArch64", "MVT::f64", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "AArch64_AM::getFP32Imm", "1", "MVT::f16", "AArch64_AM::getFP16Imm", "1", "MVT::f64", "MVT::f32", "AArch64", "4", "AArch64", "1", "5", "2", "\"Legal \"", "\"Illegal \"", "\" imm value: \"" ]
AArch64ISelLowering (2)2
isFPImmLegal
AArch64
CPU
LLVM
21,887
234
1
[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "TOYSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "TOY", "TOY" ]
TOYISelDAGToDAG1
runOnMachineFunction
TOY
CPU
LLVM
21,888
30
1
[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "SIN_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "SMAX", ")", "NODE_NAME_CASE", "(", "UMAX", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "SMIN", ")", "NODE_NAME_CASE", "(", "UMIN", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "BREV", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "AMDGPUISD", "::", "FIRST_MEM_OPCODE_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "AMDGPUISD", "::", "LAST_AMDGPU_ISD_NUMBER", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
[ "R600", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]
AMDGPUISelLowering98
getTargetNodeName
R600
GPU
LLVM
21,889
320
1
[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "XCoreFunctionInfo", "*", "XFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "isVarArg", ")", "CCInfo", ".", "AllocateStack", "(", "XFI", "->", "getReturnStackOffset", "(", ")", ",", "4", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_XCore", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "RetOps", "(", "1", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "0", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "isVarArg", ")", "{", "report_fatal_error", "(", "\"Can't return value from vararg function in memory\"", ")", ";", "}", "int", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "8", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "Offset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OutVals", "[", "i", "]", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "false", ",", "false", ",", "0", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "0", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "XCoreISD", "::", "RETSP", ",", "dl", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "XCore", "XCore", "ISD::OutputArg", "XCore", "XCore", "16", "4", "XCore", "4", "1", "0", "MVT::i32", "4", "0", "\"Can't return value from vararg function in memory\"", "8", "MVT::i32", "0", "ISD::TokenFactor", "MVT::Other", "0", "1", "0", "XCoreISD::RETSP", "MVT::Other" ]
XCoreISelLowering76
LowerReturn
XCore
MPU
LLVM
21,890
499
1
[]
[ "<s>", "static", "void", "seh_emit_stackalloc", "(", "FILE", "*", "f", ",", "struct", "seh_frame_state", "*", "seh", ",", "HOST_WIDE_INT", "offset", ")", "{", "gcc_assert", "(", "offset", "<", "0", ")", ";", "offset", "=", "-", "offset", ";", "if", "(", "seh", "->", "cfa_reg", "==", "stack_pointer_rtx", ")", "seh", "->", "cfa_offset", "+=", "offset", ";", "seh", "->", "sp_offset", "+=", "offset", ";", "if", "(", "offset", "<", "SEH_MAX_FRAME_SIZE", ")", "fprintf", "(", "f", ",", "\"\\t.seh_stackalloc\\t\"", "HOST_WIDE_INT_PRINT_DEC", "\"\\n\"", ",", "offset", ")", ";", "}", "</s>" ]
[ "Emit", "an", "assembler", "directive", "to", "adjust", "RSP", "by", "OFFSET", "." ]
[ "i386", "0", "\"\\t.seh_stackalloc\\t\"", "\"\\n\"" ]
winnt
seh_emit_stackalloc
i386
CPU
GCC
21,891
67
1
[]
[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "!", "isVarArg", "&&", "\"VarArg not supported\"", ")", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_LEG", ")", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "assert", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "MVT", "::", "i32", "&&", "\"Only support MVT::i32 register passing\"", ")", ";", "const", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "LEG", "::", "GRRegsRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgIn", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "InVals", ".", "push_back", "(", "ArgIn", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "\"Can only pass arguments as either registers or via the stack\"", ")", ";", "const", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "const", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "4", ",", "Offset", ",", "true", ")", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i32", "&&", "\"Only support passing arguments as i32\"", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "0", ")", ";", "InVals", ".", "push_back", "(", "Load", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "LEG", "LEG", "ISD::InputArg", "\"VarArg not supported\"", "16", "LEG", "MVT::i32", "\"Only support MVT::i32 register passing\"", "LEG::GRRegsRegClass", "\"Can only pass arguments as either registers or via the stack\"", "4", "MVT::i32", "\"Only support passing arguments as i32\"", "0" ]
LEGISelLowering1
LowerFormalArguments
LEG
CPU
LLVM
21,892
330
1
[]
[ "<s>", "void", "arc_pad_return", "(", "void", ")", "{", "rtx_insn", "*", "insn", "=", "current_output_insn", ";", "rtx_insn", "*", "prev", "=", "prev_active_insn", "(", "insn", ")", ";", "int", "want_long", ";", "if", "(", "!", "prev", ")", "{", "fputs", "(", "\"\\tnop_s\\n\"", ",", "asm_out_file", ")", ";", "cfun", "->", "machine", "->", "unalign", "^=", "2", ";", "want_long", "=", "1", ";", "}", "else", "if", "(", "GET_CODE", "(", "PATTERN", "(", "prev", ")", ")", "==", "SEQUENCE", ")", "return", ";", "else", "{", "want_long", "=", "(", "get_attr_length", "(", "prev", ")", "==", "2", ")", ";", "prev", "=", "prev_active_insn", "(", "prev", ")", ";", "}", "if", "(", "!", "prev", "||", "(", "(", "NONJUMP_INSN_P", "(", "prev", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "prev", ")", ")", "==", "SEQUENCE", ")", "?", "CALL_ATTR", "(", "as_a", "<", "rtx_sequence", "*", ">", "(", "PATTERN", "(", "prev", ")", ")", "->", "insn", "(", "0", ")", ",", "NON_SIBCALL", ")", ":", "CALL_ATTR", "(", "prev", ",", "NON_SIBCALL", ")", ")", ")", "{", "if", "(", "want_long", ")", "cfun", "->", "machine", "->", "size_reason", "=", "\"call/return and return/return must be 6 bytes apart to avoid mispredict\"", ";", "else", "if", "(", "TARGET_UNALIGN_BRANCH", "&&", "cfun", "->", "machine", "->", "unalign", ")", "{", "cfun", "->", "machine", "->", "size_reason", "=", "\"Long unaligned jump avoids non-delay slot penalty\"", ";", "want_long", "=", "1", ";", "}", "if", "(", "final_sequence", "&&", "!", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", "&&", "(", "get_attr_cond", "(", "insn", ")", "!=", "COND_USE", "||", "!", "reg_set_p", "(", "gen_rtx_REG", "(", "CCmode", ",", "CC_REG", ")", ",", "XVECEXP", "(", "final_sequence", ",", "0", ",", "1", ")", ")", ")", ")", "{", "prev", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "XVECEXP", "(", "final_sequence", ",", "0", ",", "1", ")", ")", ";", "gcc_assert", "(", "!", "prev_real_insn", "(", "insn", ")", "||", "!", "arc_hazard", "(", "prev_real_insn", "(", "insn", ")", ",", "prev", ")", ")", ";", "cfun", "->", "machine", "->", "force_short_suffix", "=", "!", "want_long", ";", "rtx", "save_pred", "=", "current_insn_predicate", ";", "final_scan_insn", "(", "prev", ",", "asm_out_file", ",", "optimize", ",", "1", ",", "NULL", ")", ";", "cfun", "->", "machine", "->", "force_short_suffix", "=", "-", "1", ";", "prev", "->", "set_deleted", "(", ")", ";", "current_output_insn", "=", "insn", ";", "current_insn_predicate", "=", "save_pred", ";", "}", "else", "if", "(", "want_long", ")", "fputs", "(", "\"\\tnop\\n\"", ",", "asm_out_file", ")", ";", "else", "{", "fputs", "(", "\"\\tnop_s\\n\"", ",", "asm_out_file", ")", ";", "cfun", "->", "machine", "->", "unalign", "^=", "2", ";", "}", "}", "return", ";", "}", "</s>" ]
[ "We", "are", "about", "to", "output", "a", "return", "insn", ".", "Add", "padding", "if", "necessary", "to", "avoid", "a", "mispredict", ".", "A", "return", "could", "happen", "immediately", "after", "the", "function", "start", ",", "but", "after", "a", "call", "we", "know", "that", "there", "will", "be", "at", "least", "a", "blink", "restore", "." ]
[ "arc", "\"\\tnop_s\\n\"", "2", "1", "2", "0", "\"call/return and return/return must be 6 bytes apart to avoid mispredict\"", "\"Long unaligned jump avoids non-delay slot penalty\"", "1", "0", "1", "0", "1", "1", "1", "\"\\tnop\\n\"", "\"\\tnop_s\\n\"", "2" ]
arc4
arc_pad_return
arc
MPU
GCC
21,893
340
1
[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
[ "AArch64" ]
AArch64ELFStreamer (2)
EmitInstruction
AArch64
CPU
LLVM
21,894
29
1
[]
[ "<s>", "static", "bool", "avr_class_likely_spilled_p", "(", "reg_class_t", "c", ")", "{", "return", "(", "c", "!=", "ALL_REGS", "&&", "(", "AVR_TINY", "?", "1", ":", "c", "!=", "ADDW_REGS", ")", ")", ";", "}", "</s>" ]
[ "Return", "value", "is", "nonzero", "if", "pseudos", "that", "have", "been", "assigned", "to", "registers", "of", "class", "CLASS", "would", "likely", "be", "spilled", "because", "registers", "of", "CLASS", "are", "needed", "for", "spill", "registers", "." ]
[ "avr", "1" ]
avr
avr_class_likely_spilled_p
avr
MPU
GCC
21,895
26
1
[]
[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "MOVCCr", ":", "case", "ARM", "::", "t2MOVCCr", ":", "{", "unsigned", "PredReg", "=", "0", ";", "ARMCC", "::", "CondCodes", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "ARMCC", "::", "AL", "||", "PredReg", "!=", "ARM", "::", "CPSR", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "ARMCC", "::", "getOppositeCondition", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}", "</s>" ]
[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]
[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]
ARMBaseInstrInfo (2)3
commuteInstructionImpl
ARM
CPU
LLVM
21,896
139
1
[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "is64Bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "FrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "Subtarget", ".", "getStackAlignment", "(", ")", ",", "(", "Subtarget", ".", "isTargetWin64", "(", ")", "?", "-", "40", ":", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "-", "8", ":", "-", "4", ")", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", "{", "DefRelocModel", "=", "getRelocationModel", "(", ")", ";", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Default", ")", "{", "if", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";", "else", "setRelocationModel", "(", "Reloc", "::", "DynamicNoPIC", ")", ";", "}", "assert", "(", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "&&", "\"Relocation mode not picked\"", ")", ";", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "if", "(", "is64Bit", ")", "setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";", "else", "if", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "}", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", "&&", "Subtarget", ".", "isTargetDarwin", "(", ")", "&&", "is64Bit", ")", "setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCygMing", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "else", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "else", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "}", "if", "(", "Subtarget", ".", "getPICStyle", "(", ")", "==", "PICStyles", "::", "None", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "}", "</s>" ]
[ "Create", "an", "X86", "target", "." ]
[ "X86", "X86", "X86", "40", "8", "4", "\"Relocation mode not picked\"" ]
X86TargetMachine118
X86TargetMachine
X86
CPU
LLVM
21,897
420
1
[]
[ "<s>", "static", "rtx", "add_constant", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "rtx", "last_value", ")", "{", "int", "i", ";", "rtx", "lab", ",", "new", ",", "ref", ",", "newref", ";", "for", "(", "i", "=", "0", ";", "i", "<", "pool_size", ";", "i", "++", ")", "{", "if", "(", "x", "->", "code", "==", "pool_vector", "[", "i", "]", ".", "value", "->", "code", "&&", "mode", "==", "pool_vector", "[", "i", "]", ".", "mode", ")", "{", "if", "(", "x", "->", "code", "==", "CODE_LABEL", ")", "{", "if", "(", "XINT", "(", "x", ",", "3", ")", "!=", "XINT", "(", "pool_vector", "[", "i", "]", ".", "value", ",", "3", ")", ")", "continue", ";", "}", "if", "(", "rtx_equal_p", "(", "x", ",", "pool_vector", "[", "i", "]", ".", "value", ")", ")", "{", "lab", "=", "new", "=", "0", ";", "if", "(", "!", "last_value", "||", "!", "i", "||", "!", "rtx_equal_p", "(", "last_value", ",", "pool_vector", "[", "i", "-", "1", "]", ".", "value", ")", ")", "{", "new", "=", "gen_label_rtx", "(", ")", ";", "LABEL_REFS", "(", "new", ")", "=", "pool_vector", "[", "i", "]", ".", "label", ";", "pool_vector", "[", "i", "]", ".", "label", "=", "lab", "=", "new", ";", "}", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "newref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "pool_window_label", ")", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "LABEL_NEXTREF", "(", "newref", ")", "=", "ref", ";", "pool_vector", "[", "pool_window_last", "]", ".", "wend", "=", "newref", ";", "}", "if", "(", "new", ")", "pool_window_label", "=", "new", ";", "pool_window_last", "=", "i", ";", "return", "lab", ";", "}", "}", "}", "pool_vector", "[", "pool_size", "]", ".", "value", "=", "x", ";", "if", "(", "last_value", "&&", "rtx_equal_p", "(", "last_value", ",", "pool_vector", "[", "pool_size", "-", "1", "]", ".", "value", ")", ")", "{", "lab", "=", "0", ";", "pool_vector", "[", "pool_size", "-", "1", "]", ".", "part_of_sequence_p", "=", "true", ";", "}", "else", "lab", "=", "gen_label_rtx", "(", ")", ";", "pool_vector", "[", "pool_size", "]", ".", "mode", "=", "mode", ";", "pool_vector", "[", "pool_size", "]", ".", "label", "=", "lab", ";", "pool_vector", "[", "pool_size", "]", ".", "wend", "=", "NULL_RTX", ";", "pool_vector", "[", "pool_size", "]", ".", "part_of_sequence_p", "=", "(", "lab", "==", "0", ")", ";", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "newref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "pool_window_label", ")", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "LABEL_NEXTREF", "(", "newref", ")", "=", "ref", ";", "pool_vector", "[", "pool_window_last", "]", ".", "wend", "=", "newref", ";", "}", "if", "(", "lab", ")", "pool_window_label", "=", "lab", ";", "pool_window_last", "=", "pool_size", ";", "pool_size", "++", ";", "return", "lab", ";", "}", "</s>" ]
[ "Add", "a", "constant", "to", "the", "pool", "and", "return", "its", "label", "." ]
[ "sh", "0", "3", "3", "0", "1", "1", "0", "1", "0" ]
sh3
add_constant
sh
CPU
GCC
21,898
386
1
[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isARMLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "\"Unknown regclass!\"", ")", ";", "if", "(", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isARMLowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "tSTRspi", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "ARMCC", "::", "AL", ")", ")", ";", "}", "}", "</s>" ]
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tSTRspi", "0", "ARMCC::AL" ]
Thumb1InstrInfo20
storeRegToStackSlot
ARM
CPU
LLVM
21,899
218
1
[]