docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "Intrinsic", ")", ";", "if", "(", "!", "IntrData", ")", "return", "false", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MONone", ";", "Info", ".", "offset", "=", "0", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "0", ")", ";", "MVT", "VT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "1", ")", "->", "getType", "(", ")", ")", ";", "MVT", "ScalarVT", "=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ";", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI8", ")", "ScalarVT", "=", "MVT", "::", "i8", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI16", ")", "ScalarVT", "=", "MVT", "::", "i16", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI32", ")", "ScalarVT", "=", "MVT", "::", "i32", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "::", "None", "(", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "case", "GATHER", ":", "case", "GATHER_AVX2", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "2", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "::", "None", "(", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOLoad", ";", "break", ";", "}", "case", "SCATTER", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "3", ")", "->", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "2", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "::", "None", "(", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "X86", "X86", "0", "ISD::INTRINSIC_VOID", "0", "MVT::getVT", "1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::getVectorVT", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::getVT", "2", "MVT::getVectorVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "3", "MVT::getVT", "2", "MVT::getVectorVT" ]	X86ISelLowering (2)6	getTgtMemIntrinsic	X86	CPU	LLVM	20,100	435	1	[]
[ "<s>", "static", "void", "mips16_load_branch_target", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "TARGET_ABICALLS", "&&", "!", "TARGET_ABSOLUTE_ABICALLS", ")", "{", "rtx", "page", ",", "low", ";", "if", "(", "mips_cfun_has_cprestore_slot_p", "(", ")", ")", "mips_emit_move", "(", "dest", ",", "mips_cprestore_slot", "(", "dest", ",", "true", ")", ")", ";", "else", "mips_emit_move", "(", "dest", ",", "pic_offset_table_rtx", ")", ";", "page", "=", "mips_unspec_address", "(", "src", ",", "SYMBOL_GOTOFF_PAGE", ")", ";", "low", "=", "mips_unspec_address", "(", "src", ",", "SYMBOL_GOT_PAGE_OFST", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "PMODE_INSN", "(", "gen_unspec_got", ",", "(", "dest", ",", "page", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "dest", ",", "low", ")", ")", ")", ";", "}", "else", "{", "src", "=", "mips_unspec_address", "(", "src", ",", "SYMBOL_ABSOLUTE", ")", ";", "mips_emit_move", "(", "dest", ",", "src", ")", ";", "}", "}", "</s>" ]	[ "Emit", "code", "to", "load", "LABEL_REF", "SRC", "into", "MIPS16", "register", "DEST", ".", "This", "is", "called", "very", "late", "in", "mips_reorg", ",", "but", "the", "caller", "is", "required", "to", "run", "mips16_lay_out_constants", "on", "the", "result", "." ]	[ "mips" ]	mips4	mips16_load_branch_target	mips	CPU	GCC	20,101	129	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MSP430InstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "", "I", ";", "uint64_t", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "0", ")", "{", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "1", ")", "/", "StackAlign", "", "StackAlign", ";", "MachineInstr", "", "New", "=", "nullptr", ";", "if", "(", "Old", ".", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SP", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", ".", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "Amount", "-=", "TII", ".", "getFramePoppedByCallee", "(", "Old", ")", ";", "if", "(", "Amount", ")", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "ADD16ri", ")", ",", "MSP430", "::", "SP", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "TII", ".", "getFramePoppedByCallee", "(", "", "I", ")", ")", "{", "MachineInstr", "&", "Old", "=", "", "I", ";", "MachineInstr", "", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SP", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "New", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "1", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "MSP430::ADD16ri", "MSP430::SP", "MSP430::SP", "3", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "3" ]	MSP430FrameLowering19	eliminateCallFramePseudoInstr	MSP430	MPU	LLVM	20,102	365	1	[]
[ "<s>", "void", "SPIRVPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVTargetMachine	addIRPasses	SPIRV	Virtual ISA	LLVM	20,103	14	1	[]
[ "<s>", "void", "RV16KInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "assert", "(", "RV16K", "::", "GPRRegClass", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "&&", "\"Impossible reg-to-reg copy\"", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "RV16K", "::", "MOV", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "</s>" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "RV16K", "RV16K", "RV16K::GPRRegClass", "\"Impossible reg-to-reg copy\"", "RV16K::MOV" ]	RV16KInstrInfo	copyPhysReg	RV16K	Virtual ISA	LLVM	20,104	75	1	[]
[ "<s>", "void", "AMDGPUTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "string", "Blob", ";", "const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";", "unsigned", "Type", "=", "getPALMetadata", "(", ")", "->", "getType", "(", ")", ";", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";", "EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitBytes", "(", "Blob", ")", ";", "}", ")", ";", "getPALMetadata", "(", ")", "->", "reset", "(", ")", ";", "}", "</s>" ]	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetStreamer1	finish	AMDGPU	GPU	LLVM	20,105	127	1	[]
[ "<s>", "rtx", "visium_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "newrtx", ",", "tem", "=", "NULL_RTX", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "NULL_RTX", ";", "if", "(", "optimize", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "tem", "=", "simplify_binary_operation", "(", "PLUS", ",", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "0", ")", ",", "XEXP", "(", "x", ",", "1", ")", ")", ";", "newrtx", "=", "tem", "?", "tem", ":", "x", ";", "if", "(", "GET_CODE", "(", "newrtx", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "newrtx", ",", "1", ")", ")", "==", "CONST_INT", "&&", "GET_CODE", "(", "XEXP", "(", "newrtx", ",", "0", ")", ")", "==", "REG", "&&", "BASE_REGISTER_P", "(", "REGNO", "(", "XEXP", "(", "newrtx", ",", "0", ")", ")", ")", ")", "{", "int", "offset", "=", "INTVAL", "(", "XEXP", "(", "newrtx", ",", "1", ")", ")", ";", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "int", "mask", "=", "(", "size", "==", "1", "?", "0x1f", ":", "(", "size", "==", "2", "?", "0x3f", ":", "0x7f", ")", ")", ";", "int", "mask1", "=", "(", "size", "==", "1", "?", "0", ":", "(", "size", "==", "2", "?", "1", ":", "3", ")", ")", ";", "int", "offset_base", "=", "offset", "&", "~", "mask", ";", "if", "(", "size", ">", "4", "&&", "size", "+", "offset", "-", "offset_base", ">", "0x80", ")", "offset_base", "=", "offset", "&", "~", "0x3f", ";", "if", "(", "offset_base", "&&", "(", "offset", "&", "mask1", ")", "==", "0", ")", "{", "rtx", "temp", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "newrtx", ",", "0", ")", ",", "GEN_INT", "(", "offset_base", ")", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "temp", ",", "GEN_INT", "(", "offset", "-", "offset_base", ")", ")", ";", "push_reload", "(", "XEXP", "(", "x", ",", "0", ")", ",", "0", ",", "&", "XEXP", "(", "x", ",", "0", ")", ",", "0", ",", "BASE_REG_CLASS", ",", "Pmode", ",", "VOIDmode", ",", "0", ",", "0", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return", "x", ";", "}", "}", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Perform", "a", "similar", "function", "to", "visium_legitimize_address", ",", "but", "this", "time", "for", "reload", ".", "Generating", "new", "registers", "is", "not", "an", "option", "here", ".", "Parts", "that", "need", "reloading", "are", "indicated", "by", "calling", "push_reload", "." ]	[ "visium", "0", "1", "1", "0", "0", "1", "1", "0x1f", "2", "0x3f", "0x7f", "1", "0", "2", "1", "3", "4", "0x80", "0x3f", "0", "0", "0", "0", "0", "0", "0", "0" ]	visium	visium_legitimize_reload_address	visium	Virtual ISA	GCC	20,106	318	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", "\|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo139	loadRegFromStackSlot	AMDGPU	GPU	LLVM	20,107	369	1	[]
[ "<s>", "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "unsigned", "ErrorInfo", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "\"instruction use requires an option to be enabled\"", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "\"unrecognized instruction mnemonic\"", ")", ";", "case", "Match_ConversionFail", ":", "return", "Error", "(", "IDLoc", ",", "\"unable to convert operands to instruction\"", ")", ";", "case", "Match_InvalidOperand", ":", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "0U", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "\"too few operands for instruction\"", ")", ";", "ErrorLoc", "=", "(", "(", "MBlazeOperand", "", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "\"invalid operand for instruction\"", ")", ";", "}", "llvm_unreachable", "(", "\"Implement any new match types added!\"", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "MBlaze", "MBlaze", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "\"unable to convert operands to instruction\"", "0U", "\"too few operands for instruction\"", "MBlaze", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	MBlazeAsmParser10	MatchAndEmitInstruction	MBlaze	MPU	LLVM	20,108	173	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", ";", "SDValue", "Ptr", ";", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "IsInc", ";", "if", "(", "!", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "Base", ",", "Offset", ",", "AM", ",", "IsInc", ",", "DAG", ")", ")", "return", "false", ";", "AM", "=", "IsInc", "?", "ISD", "::", "PRE_INC", ":", "ISD", "::", "PRE_DEC", ";", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "address", "." ]	[ "AArch64", "AArch64", "ISD::MemIndexedMode", "ISD::PRE_INC", "ISD::PRE_DEC" ]	AArch64ISelLowering (2)	getPreIndexedAddressParts	AArch64	CPU	LLVM	20,109	148	1	[]
[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "", "B", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", "", "N", "=", "MDT", "->", "getNode", "(", "B", ")", ";", "MachineDomTreeNode", "", "IDN", "=", "N", "->", "getIDom", "(", ")", ";", "if", "(", "IDN", ")", "{", "MachineBasicBlock", "", "IDB", "=", "IDN", "->", "getBlock", "(", ")", ";", "typedef", "GraphTraits", "<", "MachineDomTreeNode", "", ">", "GTN", ";", "typedef", "SmallVector", "<", "MachineDomTreeNode", "", ",", "4", ">", "DTNodeVectType", ";", "DTNodeVectType", "Cn", "(", "GTN", "::", "child_begin", "(", "N", ")", ",", "GTN", "::", "child_end", "(", "N", ")", ")", ";", "for", "(", "DTNodeVectType", "::", "iterator", "I", "=", "Cn", ".", "begin", "(", ")", ",", "E", "=", "Cn", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "", "SB", "=", "(", "", "I", ")", "->", "getBlock", "(", ")", ";", "MDT", "->", "changeImmediateDominator", "(", "SB", ",", "IDB", ")", ";", "}", "}", "while", "(", "B", "->", "succ_size", "(", ")", ">", "0", ")", "B", "->", "removeSuccessor", "(", "B", "->", "succ_begin", "(", ")", ")", ";", "for", "(", "auto", "I", "=", "B", "->", "pred_begin", "(", ")", ",", "E", "=", "B", "->", "pred_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "removeSuccessor", "(", "B", ")", ";", "Deleted", ".", "insert", "(", "B", ")", ";", "MDT", "->", "eraseNode", "(", "B", ")", ";", "MachineFunction", "::", "iterator", "BI", "=", "B", ";", "MFN", "->", "erase", "(", "BI", ")", ";", "}", "</s>" ]	[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]	[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4", "0" ]	HexagonEarlyIfConv	removeBlock	Hexagon	DSP	LLVM	20,110	237	1	[]
[ "<s>", "void", "scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", "def", ")", "{", "gcc_assert", "(", "DF_REF_REG_DEF_P", "(", "def", ")", ")", ";", "if", "(", "bitmap_bit_p", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")", ")", "return", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"", ",", "DF_REF_REGNO", "(", "def", ")", ",", "DF_REF_INSN_UID", "(", "def", ")", ",", "chain_id", ")", ";", "bitmap_set_bit", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")", ";", "}", "</s>" ]	[ "For", "DImode", "conversion", ",", "mark", "register", "defined", "by", "DEF", "as", "requiring", "conversion", "." ]	[ "i386", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"" ]	i3865	mark_dual_mode_def	i386	CPU	GCC	20,111	65	1	[]
[ "<s>", "bool", "SIMachineFunctionInfo", "::", "allocateVGPRSpillToAGPR", "(", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "bool", "isAGPRtoVGPR", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "assert", "(", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "FI", ")", ")", ";", "auto", "&", "Spill", "=", "VGPRToAGPRSpills", "[", "FI", "]", ";", "if", "(", "!", "Spill", ".", "Lanes", ".", "empty", "(", ")", ")", "return", "Spill", ".", "FullyAllocated", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "4", ";", "Spill", ".", "Lanes", ".", "resize", "(", "NumLanes", ",", "AMDGPU", "::", "NoRegister", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "isAGPRtoVGPR", "?", "AMDGPU", "::", "VGPR_32RegClass", ":", "AMDGPU", "::", "AGPR_32RegClass", ";", "auto", "Regs", "=", "RC", ".", "getRegisters", "(", ")", ";", "auto", "&", "SpillRegs", "=", "isAGPRtoVGPR", "?", "SpillAGPR", ":", "SpillVGPR", ";", "const", "SIRegisterInfo", "", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Spill", ".", "FullyAllocated", "=", "true", ";", "BitVector", "OtherUsedRegs", ";", "OtherUsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "const", "uint32_t", "", "CSRMask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "CSRMask", ")", "OtherUsedRegs", ".", "setBitsInMask", "(", "CSRMask", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillAGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillVGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "SmallVectorImpl", "<", "MCPhysReg", ">", "::", "const_iterator", "NextSpillReg", "=", "Regs", ".", "begin", "(", ")", ";", "for", "(", "int", "I", "=", "NumLanes", "-", "1", ";", "I", ">=", "0", ";", "--", "I", ")", "{", "NextSpillReg", "=", "std", "::", "find_if", "(", "NextSpillReg", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "MRI", ",", "&", "OtherUsedRegs", "]", "(", "MCPhysReg", "Reg", ")", "{", "return", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "!", "OtherUsedRegs", "[", "Reg", "]", ";", "}", ")", ";", "if", "(", "NextSpillReg", "==", "Regs", ".", "end", "(", ")", ")", "{", "Spill", ".", "FullyAllocated", "=", "false", ";", "break", ";", "}", "OtherUsedRegs", ".", "set", "(", "", "NextSpillReg", ")", ";", "SpillRegs", ".", "push_back", "(", "", "NextSpillReg", ")", ";", "Spill", ".", "Lanes", "[", "I", "]", "=", "*", "NextSpillReg", "++", ";", "}", "return", "Spill", ".", "FullyAllocated", ";", "}", "</s>" ]	[ "Reserve", "AGPRs", "or", "VGPRs", "to", "support", "spilling", "for", "FrameIndex", "FI", "." ]	[ "AMDGPU", "SI", "4", "AMDGPU::NoRegister", "AMDGPU::VGPR_32RegClass", "AMDGPU::AGPR_32RegClass", "SI", "1", "0" ]	SIMachineFunctionInfo	allocateVGPRSpillToAGPR	AMDGPU	GPU	LLVM	20,112	383	1	[]
[ "<s>", "unsigned", "TOYMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "llvm_unreachable", "(", "\"getJumpTargetOpValue is not implemented yet\"", ")", ";", "}", "</s>" ]	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "TOY", "TOY", "\"getJumpTargetOpValue is not implemented yet\"" ]	TOYMCCodeEmitter	getJumpTargetOpValue	TOY	CPU	LLVM	20,113	28	1	[]
[ "<s>", "MCObjectWriter", "*", "WebAssemblyAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createWebAssemblyELFObjectWriter", "(", "OS", ",", "Is64Bit", ",", "0", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0" ]	WebAssemblyAsmBackend (2)	createObjectWriter	WebAssembly	Virtual ISA	LLVM	20,114	23	1	[]
[ "<s>", "unsigned", "LoongArchAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "LoongArchOperand", "&", "Op", "=", "static_cast", "<", "LoongArchOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "Match_InvalidOperand", ";", "MCRegister", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "LoongArchMCRegisterClasses", "[", "LoongArch", "::", "FPR32RegClassID", "]", ".", "contains", "(", "Reg", ")", "&&", "Kind", "==", "MCK_FPR64", ")", "{", "Op", ".", "setReg", "(", "convertFPR32ToFPR64", "(", "Reg", ")", ")", ";", "return", "Match_Success", ";", "}", "return", "Match_InvalidOperand", ";", "}", "</s>" ]	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "LoongArch", "LoongArch", "LoongArch", "LoongArch", "LoongArch", "LoongArch::FPR32RegClassID" ]	LoongArchAsmParser1	validateTargetOperandClass	LoongArch	CPU	LLVM	20,115	84	1	[]
[ "<s>", "static", "int", "pcrel_constant_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "return", "symbol_mentioned_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", "&&", "label_mentioned_p", "(", "XEXP", "(", "x", ",", "1", ")", ")", ";", "return", "FALSE", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "this", "rtx", "is", "the", "difference", "of", "a", "symbol", "and", "a", "label", ",", "and", "will", "reduce", "to", "a", "PC-relative", "relocation", "in", "the", "object", "file", ".", "Expressions", "like", "this", "can", "be", "left", "alone", "when", "generating", "PIC", ",", "rather", "than", "forced", "through", "the", "GOT", "." ]	[ "arm", "0", "1" ]	arm	pcrel_constant_p	arm	CPU	GCC	20,116	42	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"VE Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "VE", "\"VE Assembly Printer\"" ]	VEAsmPrinter	getPassName	VE	CPU	LLVM	20,117	11	1	[]
[ "<s>", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "MipsAnalyzeImmediate", "::", "Analyze", "(", "uint64_t", "Imm", ",", "unsigned", "Size", ",", "bool", "LastInstrIsADDiu", ")", "{", "this", "->", "Size", "=", "Size", ";", "if", "(", "Size", "==", "32", ")", "{", "ADDiu", "=", "Mips", "::", "ADDiu", ";", "ORi", "=", "Mips", "::", "ORi", ";", "SLL", "=", "Mips", "::", "SLL", ";", "LUi", "=", "Mips", "::", "LUi", ";", "}", "else", "{", "ADDiu", "=", "Mips", "::", "DADDiu", ";", "ORi", "=", "Mips", "::", "ORi64", ";", "SLL", "=", "Mips", "::", "DSLL", ";", "LUi", "=", "Mips", "::", "LUi64", ";", "}", "InstSeqLs", "SeqLs", ";", "if", "(", "LastInstrIsADDiu", "\|", "!", "Imm", ")", "GetInstSeqLsADDiu", "(", "Imm", ",", "Size", ",", "SeqLs", ")", ";", "else", "GetInstSeqLs", "(", "Imm", ",", "Size", ",", "SeqLs", ")", ";", "GetShortestSeq", "(", "SeqLs", ",", "Insts", ")", ";", "return", "Insts", ";", "}", "</s>" ]	[ "Analyze", "-", "Get", "an", "instruction", "sequence", "to", "load", "immediate", "Imm", "." ]	[ "Mips", "Mips", "Mips", "32", "Mips::ADDiu", "Mips::ORi", "Mips::SLL", "Mips::LUi", "Mips::DADDiu", "Mips::ORi64", "Mips::DSLL", "Mips::LUi64" ]	MipsAnalyzeImmediate (2)	Analyze	Mips	CPU	LLVM	20,118	124	1	[]
[ "<s>", "bool", "MSP430RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]	[ "MSP430", "MSP430" ]	MSP430RegisterInfo11	hasReservedCallFrame	MSP430	MPU	LLVM	20,119	24	1	[]
[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_MBlaze", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "unsigned", "Ret", "=", "(", "CallConv", "==", "llvm", "::", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "MBlazeISD", "::", "IRet", ":", "MBlazeISD", "::", "Ret", ";", "unsigned", "Reg", "=", "(", "CallConv", "==", "llvm", "::", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "MBlaze", "::", "R14", ":", "MBlaze", "::", "R15", ";", "SDValue", "DReg", "=", "DAG", ".", "getRegister", "(", "Reg", ",", "MVT", "::", "i32", ")", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "DReg", ",", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "DReg", ")", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MBlaze", "MBlaze", "ISD::OutputArg", "16", "MBlaze", "0", "0", "\"Can only return in registers!\"", "1", "MBlazeISD::IRet", "MBlazeISD::Ret", "MBlaze::R14", "MBlaze::R15", "MVT::i32", "MVT::Other", "MVT::Other" ]	MBlazeISelLowering14	LowerReturn	MBlaze	MPU	LLVM	20,120	335	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	mayBeEmittedAsTailCall	AArch64	CPU	LLVM	20,121	20	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "bool", "isPatchPoint", "=", "CLI", ".", "IsPatchPoint", ";", "ImmutableCallSite", "", "CS", "=", "CLI", ".", "CS", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "!", "(", "CS", "&&", "CS", "->", "isMustTailCall", "(", ")", ")", ")", "isTailCall", "=", "false", ";", "else", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization_64SVR4", "(", "Callee", ",", "CallConv", ",", "CS", ",", "isVarArg", ",", "Outs", ",", "Ins", ",", "DAG", ")", ";", "else", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "isTailCall", ")", "{", "++", "NumTailCalls", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "++", "NumSiblingCalls", ";", "assert", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "\"Callee should be an llvm::Function object.\"", ")", ";", "DEBUG", "(", "const", "GlobalValue", "", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "->", "getGlobal", "(", ")", ";", "const", "unsigned", "Width", "=", "80", "-", "strlen", "(", "\"TCO caller: \"", ")", "-", "strlen", "(", "\", callee linkage: 0, 0\"", ")", ";", "dbgs", "(", ")", "<<", "\"TCO caller: \"", "<<", "left_justify", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", ",", "Width", ")", "<<", "\", callee linkage: \"", "<<", "GV", "->", "getVisibility", "(", ")", "<<", "\", \"", "<<", "GV", "->", "getLinkage", "(", ")", "<<", "\"\\n\"", ")", ";", "}", "}", "if", "(", "!", "isTailCall", "&&", "CS", "&&", "CS", "->", "isMustTailCall", "(", ")", ")", "report_fatal_error", "(", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", ")", ";", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isTailCall", ")", "Callee", "=", "LowerGlobalAddress", "(", "Callee", ",", "DAG", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "LowerCall_64SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "isPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";", "else", "return", "LowerCall_32SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "isPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";", "}", "return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "isPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "80", "\"TCO caller: \"", "\", callee linkage: 0, 0\"", "\"TCO caller: \"", "\", callee linkage: \"", "\", \"", "\"\\n\"", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", "PPC" ]	PPCISelLowering135	LowerCall	PowerPC	CPU	LLVM	20,122	473	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "SpecialTypeDescriptor", "*", "TD", ")", "{", "return", "TD", "->", "Kind", "==", "SpecialTypeKind", "::", "STK_Pipe", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "SPIRV" ]	SPIRVDuplicatesTracker	classof	SPIRV	Virtual ISA	LLVM	20,123	20	1	[]
[ "<s>", "void", "aarch64_emit_sve_pred_move", "(", "rtx", "dest", ",", "rtx", "pred", ",", "rtx", "src", ")", "{", "expand_operand", "ops", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "create_output_operand", "(", "&", "ops", "[", "0", "]", ",", "dest", ",", "mode", ")", ";", "create_input_operand", "(", "&", "ops", "[", "1", "]", ",", "pred", ",", "GET_MODE", "(", "pred", ")", ")", ";", "create_input_operand", "(", "&", "ops", "[", "2", "]", ",", "src", ",", "mode", ")", ";", "temporary_volatile_ok", "v", "(", "true", ")", ";", "expand_insn", "(", "code_for_aarch64_pred_mov", "(", "mode", ")", ",", "3", ",", "ops", ")", ";", "}", "</s>" ]	[ "Emit", "an", "SVE", "predicated", "move", "from", "SRC", "to", "DEST", ".", "PRED", "is", "a", "predicate", "that", "is", "known", "to", "contain", "PTRUE", "." ]	[ "aarch64", "3", "0", "1", "2", "3" ]	aarch64	aarch64_emit_sve_pred_move	aarch64	CPU	GCC	20,124	88	1	[]
[ "<s>", "MCSection", "", "XCoreTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "SectionName", "=", "GO", "->", "getSection", "(", ")", ";", "bool", "IsCPRel", "=", "SectionName", ".", "startswith", "(", "\".cp.\"", ")", ";", "if", "(", "IsCPRel", "&&", "!", "Kind", ".", "isReadOnly", "(", ")", ")", "report_fatal_error", "(", "\"Using .cp. section for writeable object.\"", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "SectionName", ",", "getXCoreSectionType", "(", "Kind", ")", ",", "getXCoreSectionFlags", "(", "Kind", ",", "IsCPRel", ")", ")", ";", "}", "</s>" ]	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "XCore", "XCore", "\".cp.\"", "\"Using .cp. section for writeable object.\"", "XCore", "XCore" ]	XCoreTargetObjectFile13	getExplicitSectionGlobal	XCore	MPU	LLVM	20,125	79	1	[]
[ "<s>", "OperandMatchResultTy", "P2AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "reg_no", ",", "SMLoc", "&", "start", ",", "SMLoc", "&", "end", ")", "{", "start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "reg_no", "=", "parseRegister", "(", "\"\"", ")", ";", "end", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "reg_no", "==", "(", "unsigned", ")", "-", "1", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";", "}", "</s>" ]	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "P2", "P2", "\"\"", "1" ]	P2AsmParser	tryParseRegister	P2	MPU	LLVM	20,126	66	1	[]
[ "<s>", "static", "rtx", "csky_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", "ATTRIBUTE_UNUSED", ";", "int", "size", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "FUNCTION_VARG_MODE_P", "(", "mode", ")", ")", "{", "mode", "=", "promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsignedp", ",", "func", ",", "1", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_VFP_REGNUM", ")", ";", "}", "if", "(", "INTEGRAL_TYPE_P", "(", "type", ")", ")", "{", "mode", "=", "promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsignedp", ",", "func", ",", "1", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_RET_REGNUM", ")", ";", "}", "if", "(", "mode", "==", "BLKmode", "&&", "size", ">", "UNITS_PER_WORD", "&&", "size", "<=", "UNITS_PER_WORD", "", "2", ")", "{", "rtx", "ret_regs", "[", "2", "]", ";", "ret_regs", "[", "0", "]", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "CSKY_FIRST_RET_REGNUM", ")", ",", "GEN_INT", "(", "0", "", "UNITS_PER_WORD", ")", ")", ";", "ret_regs", "[", "1", "]", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "CSKY_FIRST_RET_REGNUM", "+", "1", ")", ",", "GEN_INT", "(", "1", "*", "UNITS_PER_WORD", ")", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "2", ",", "ret_regs", "[", "0", "]", ",", "ret_regs", "[", "1", "]", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "vec", ")", ";", "}", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_RET_REGNUM", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_FUNCTION_VALUE", "." ]	[ "csky", "1", "1", "2", "2", "0", "0", "1", "1", "1", "2", "0", "1" ]	csky	csky_function_value	csky	CPU	GCC	20,127	214	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "SDValue", "VReg", "=", "AMDGPUTargetLowering", "::", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ",", "cast", "<", "RegisterSDNode", ">", "(", "VReg", ")", "->", "getReg", "(", ")", ",", "VT", ")", ";", "}", "</s>" ]	[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]	[ "AMDGPU", "SI", "AMDGPU" ]	SIISelLowering (2)	CreateLiveInRegister	AMDGPU	GPU	LLVM	20,128	74	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "\|\|", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "hasAVX2", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "", "DataVTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "DataTy", ")", ")", "{", "unsigned", "NumElts", "=", "DataVTy", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "1", ")", "return", "false", ";", "}", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "\|\|", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";", "return", "IntWidth", "==", "32", "\|\|", "IntWidth", "==", "64", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "X86", "X86", "1", "32", "64" ]	X86TargetTransformInfo103	isLegalMaskedGather	X86	CPU	LLVM	20,129	144	1	[]
[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "DL", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";", "}", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "AAP", "AAP", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	AAPISelLowering	LowerCall	AAP	MPU	LLVM	20,130	165	1	[]
[ "<s>", "void", "P2MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "OutMI", ".", "setFlags", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "lowerOperand", "(", "MO", ")", ";", "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}", "}", "</s>" ]	[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]	[ "P2", "P2", "0" ]	P2MCInstLower	lowerInstruction	P2	MPU	LLVM	20,131	100	1	[]
[ "<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]	[ "Mips" ]	MipsDisassembler14	getRegInfo	Mips	CPU	LLVM	20,132	16	1	[]
[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "{", "return", "MVT", "::", "i64", ";", "}", "else", "{", "return", "MVT", "::", "i32", ";", "}", "}", "</s>" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "PowerPC", "PPC", "PPC", "MVT::i64", "MVT::i32" ]	PPCISelLowering148	getOptimalMemOpType	PowerPC	CPU	LLVM	20,133	53	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "return", "isOperationLegalOrCustom", "(", "ISD", "::", "FMA", ",", "VT", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "Hexagon", "Hexagon", "ISD::FMA" ]	HexagonISelLowering (2)1	isFMAFasterThanFMulAndFAdd	Hexagon	DSP	LLVM	20,134	21	1	[]
[ "<s>", "int", "PatmosInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "if", "(", "UseMI", "->", "isInlineAsm", "(", ")", ")", "{", "return", "getDefOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ")", ";", "}", "return", "TargetInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "}", "</s>" ]	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "Patmos", "Patmos" ]	PatmosInstrInfo	getOperandLatency	Patmos	VLIW	LLVM	20,135	65	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "RISCV", "::", "GPRRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "RISCV", "::", "LW", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "llvm_unreachable", "(", "\"Can't load this register from stack slot\"", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LW", "0", "\"Can't load this register from stack slot\"" ]	RISCVInstrInfo33	loadRegFromStackSlot	RISCV	CPU	LLVM	20,136	97	1	[]
[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";", "}", "</s>" ]	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG10	getGlobalBaseReg	Sparc	CPU	LLVM	20,137	41	1	[]
[ "<s>", "unsigned", "int", "fr30_compute_frame_size", "(", "int", "from_reg", ",", "int", "to_reg", ")", "{", "int", "regno", ";", "unsigned", "int", "return_value", ";", "unsigned", "int", "var_size", ";", "unsigned", "int", "args_size", ";", "unsigned", "int", "pretend_size", ";", "unsigned", "int", "reg_size", ";", "unsigned", "int", "gmask", ";", "var_size", "=", "WORD_ALIGN", "(", "get_frame_size", "(", ")", ")", ";", "args_size", "=", "WORD_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "reg_size", "=", "0", ";", "gmask", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "gmask", "\|=", "1", "<<", "regno", ";", "}", "}", "current_frame_info", ".", "save_fp", "=", "MUST_SAVE_FRAME_POINTER", ";", "current_frame_info", ".", "save_rp", "=", "MUST_SAVE_RETURN_POINTER", ";", "reg_size", "+=", "(", "current_frame_info", ".", "save_fp", "+", "current_frame_info", ".", "save_rp", ")", "*", "UNITS_PER_WORD", ";", "current_frame_info", ".", "pretend_size", "=", "pretend_size", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "args_size", "=", "args_size", ";", "current_frame_info", ".", "reg_size", "=", "reg_size", ";", "current_frame_info", ".", "frame_size", "=", "args_size", "+", "var_size", ";", "current_frame_info", ".", "total_size", "=", "args_size", "+", "var_size", "+", "reg_size", "+", "pretend_size", ";", "current_frame_info", ".", "gmask", "=", "gmask", ";", "current_frame_info", ".", "initialised", "=", "reload_completed", ";", "return_value", "=", "0", ";", "if", "(", "to_reg", "==", "STACK_POINTER_REGNUM", ")", "return_value", "+=", "args_size", "+", "var_size", ";", "if", "(", "from_reg", "==", "ARG_POINTER_REGNUM", ")", "return_value", "+=", "reg_size", ";", "return", "return_value", ";", "}", "</s>" ]	[ "Returns", "the", "number", "of", "bytes", "offset", "between", "FROM_REG", "and", "TO_REG", "for", "the", "current", "function", ".", "As", "a", "side", "effect", "it", "fills", "in", "the", "current_frame_info", "structure", ",", "if", "the", "data", "is", "available", "." ]	[ "fr30", "0", "0", "0", "1", "0" ]	fr30	fr30_compute_frame_size	fr30	DSP	GCC	20,138	218	1	[]
[ "<s>", "static", "reg_class_t", "s390_preferred_reload_class", "(", "rtx", "op", ",", "reg_class_t", "rclass", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_INT", ":", "case", "CONST_WIDE_INT", ":", "if", "(", "reg_class_subset_p", "(", "GENERAL_REGS", ",", "rclass", ")", "&&", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "GENERAL_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", "&&", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "ADDR_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "legitimate_reload_fp_constant_p", "(", "op", ")", ")", "return", "FP_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "VEC_REGS", ",", "rclass", ")", "&&", "legitimate_reload_vector_constant_p", "(", "op", ")", ")", "return", "VEC_REGS", ";", "return", "NO_REGS", ";", "case", "CONST", ":", "if", "(", "TARGET_CPU_ZARCH", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "0", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "0", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "1", ")", ")", "==", "CONST_INT", ")", "{", "if", "(", "flag_pic", "&&", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", ")", "return", "ADDR_REGS", ";", "else", "return", "NO_REGS", ";", "}", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "!", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "NO_REGS", ";", "case", "PLUS", ":", "if", "(", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", ")", "return", "ADDR_REGS", ";", "else", "return", "NO_REGS", ";", "default", ":", "break", ";", "}", "return", "rclass", ";", "}", "</s>" ]	[ "Given", "an", "rtx", "OP", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", "." ]	[ "s390", "0", "0", "0", "0", "1" ]	s3905	s390_preferred_reload_class	s390	MPU	GCC	20,139	223	1	[]
[ "<s>", "unsigned", "int", "nds32_data_alignment", "(", "tree", "data", ",", "unsigned", "int", "basic_align", ")", "{", "if", "(", "(", "basic_align", "<", "BITS_PER_WORD", ")", "&&", "(", "TREE_CODE", "(", "data", ")", "==", "ARRAY_TYPE", "\|\|", "TREE_CODE", "(", "data", ")", "==", "UNION_TYPE", "\|\|", "TREE_CODE", "(", "data", ")", "==", "RECORD_TYPE", ")", ")", "return", "BITS_PER_WORD", ";", "else", "return", "basic_align", ";", "}", "</s>" ]	[ "Return", "alignment", "for", "data", "." ]	[ "nds32" ]	nds32	nds32_data_alignment	nds32	CPU	GCC	20,140	51	1	[]
[ "<s>", "bool", "LanaiTargetObjectFile", "::", "isConstantInSmallSection", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CN", ")", "const", "{", "return", "isInSmallSection", "(", "DL", ".", "getTypeAllocSize", "(", "CN", "->", "getType", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]	[ "Lanai", "Lanai" ]	LanaiTargetObjectFile	isConstantInSmallSection	Lanai	CPU	LLVM	20,141	33	1	[]
[ "<s>", "static", "void", "nds32_emit_load_store", "(", "rtx", "reg", ",", "rtx", "mem", ",", "enum", "machine_mode", "mode", ",", "int", "offset", ",", "bool", "load_p", ")", "{", "rtx", "new_mem", ";", "new_mem", "=", "adjust_address", "(", "mem", ",", "mode", ",", "offset", ")", ";", "if", "(", "load_p", ")", "emit_move_insn", "(", "reg", ",", "new_mem", ")", ";", "else", "emit_move_insn", "(", "new_mem", ",", "reg", ")", ";", "}", "</s>" ]	[ "Auxiliary", "static", "function", "definitions", "." ]	[ "nds32" ]	nds32-memory-manipulation	nds32_emit_load_store	nds32	CPU	GCC	20,142	55	1	[]
[ "<s>", "const", "SPIRVRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVInstrInfo	getRegisterInfo	SPIRV	Virtual ISA	LLVM	20,143	12	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createAMDGPULowerKernelArgumentsPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "}", "</s>" ]	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine102	addCodeGenPrepare	AMDGPU	GPU	LLVM	20,144	50	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "COREV_HWLP_BLOCKS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV" ]	RISCVCoreVHwlpBlocks	getPassName	RISCV	CPU	LLVM	20,145	11	1	[]
[ "<s>", "inline", "type_suffix_index", "find_type_suffix", "(", "type_class_index", "tclass", ",", "unsigned", "int", "element_bits", ")", "{", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "i", ")", "if", "(", "type_suffixes", "[", "i", "]", ".", "tclass", "==", "tclass", "&&", "type_suffixes", "[", "i", "]", ".", "element_bits", "==", "element_bits", ")", "return", "type_suffix_index", "(", "i", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "type", "suffix", "associated", "with", "ELEMENT_BITS-bit", "elements", "of", "type", "class", "TCLASS", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	find_type_suffix	aarch64	CPU	GCC	20,146	58	1	[]
[ "<s>", "static", "void", "replace_swapped_aligned_store", "(", "swap_web_entry", "", "insn_entry", ",", "rtx_insn", "", "store_insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "store_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid", "]", ".", "is_swap", "&&", "insn_entry", "[", "uid", "]", ".", "is_store", ")", ";", "rtx", "body", "=", "PATTERN", "(", "store_insn", ")", ";", "rtx", "dest_address", "=", "XEXP", "(", "SET_DEST", "(", "body", ")", ",", "0", ")", ";", "rtx", "swap_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "gcc_assert", "(", "REG_P", "(", "dest_address", ")", "\|\|", "rs6000_sum_of_two_registers_p", "(", "dest_address", ")", ")", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "store_insn", ")", ";", "df_ref", "use", ";", "rtx_insn", "", "swap_insn", "=", "NULL", ";", "unsigned", "uid2", "=", "0", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "swap_reg", ")", ")", "continue", ";", "gcc_assert", "(", "def_link", "&&", "def_link", "->", "ref", "&&", "!", "def_link", "->", "next", "&&", "!", "DF_REF_IS_ARTIFICIAL", "(", "def_link", "->", "ref", ")", ")", ";", "swap_insn", "=", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ";", "uid2", "=", "INSN_UID", "(", "swap_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid2", "]", ".", "is_swap", "&&", "!", "insn_entry", "[", "uid2", "]", ".", "is_load", "&&", "!", "insn_entry", "[", "uid2", "]", ".", "is_store", ")", ";", "break", ";", "}", "gcc_assert", "(", "swap_insn", ")", ";", "rtx", "set", "=", "single_set", "(", "store_insn", ")", ";", "gcc_assert", "(", "set", ")", ";", "rtx", "dest_exp", "=", "SET_DEST", "(", "set", ")", ";", "rtx", "src_exp", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "dest_exp", ")", ";", "gcc_assert", "(", "MEM_P", "(", "dest_exp", ")", ")", ";", "gcc_assert", "(", "MEM_ALIGN", "(", "dest_exp", ")", ">=", "128", ")", ";", "rtx", "stvx", ";", "stvx", "=", "rs6000_gen_stvx", "(", "mode", ",", "dest_exp", ",", "src_exp", ")", ";", "rtx_insn", "", "new_insn", "=", "emit_insn_before", "(", "stvx", ",", "store_insn", ")", ";", "rtx", "new_body", "=", "PATTERN", "(", "new_insn", ")", ";", "gcc_assert", "(", "(", "GET_CODE", "(", "new_body", ")", "==", "SET", ")", "&&", "(", "GET_CODE", "(", "SET_DEST", "(", "new_body", ")", ")", "==", "MEM", ")", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "store_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "df_insn_delete", "(", "store_insn", ")", ";", "remove_insn", "(", "store_insn", ")", ";", "store_insn", "->", "set_deleted", "(", ")", ";", "uid2", "=", "INSN_UID", "(", "swap_insn", ")", ";", "mark_swaps_for_removal", "(", "insn_entry", ",", "uid2", ")", ";", "replace_swap_with_copy", "(", "insn_entry", ",", "uid2", ")", ";", "}", "</s>" ]	[ "Given", "that", "STORE_INSN", "represents", "an", "aligned", "store-with-swap", "of", "a", "swapped", "value", ",", "replace", "the", "store", "with", "an", "aligned", "store", "(", "without", "swap", ")", "and", "replace", "the", "swap", "with", "a", "copy", "insn", "." ]	[ "rs6000", "0", "0", "0", "0", "128" ]	rs6000-p8swap2	replace_swapped_aligned_store	rs6000	CPU	GCC	20,147	384	1	[]
[ "<s>", "static", "tree", "ia64_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "tree", "", "pre_p", ",", "tree", "", "post_p", ")", "{", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ")", "{", "tree", "ptrtype", "=", "build_pointer_type", "(", "type", ")", ";", "tree", "addr", "=", "std_gimplify_va_arg_expr", "(", "valist", ",", "ptrtype", ",", "pre_p", ",", "post_p", ")", ";", "return", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "}", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "\|\|", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", ")", "?", "int_size_in_bytes", "(", "type", ")", ">", "8", ":", "TYPE_ALIGN", "(", "type", ")", ">", "8", "", "BITS_PER_UNIT", ")", "{", "tree", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "build_int_cst", "(", "NULL_TREE", ",", "2", "", "UNITS_PER_WORD", "-", "1", ")", ")", ";", "t", "=", "build", "(", "BIT_AND_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "-", "2", "*", "UNITS_PER_WORD", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "return", "std_gimplify_va_arg_expr", "(", "valist", ",", "type", ",", "pre_p", ",", "post_p", ")", ";", "}", "</s>" ]	[ "Implement", "va_arg", "." ]	[ "ia64", "8", "8", "2", "1", "2" ]	ia643	ia64_gimplify_va_arg	ia64	CPU	GCC	20,148	187	1	[]
[ "<s>", "bool", "isKZeroMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "X86FMA3KZeroMasked", ")", "!=", "0", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-zero-masked", "opcodes", "." ]	[ "X86", "X86", "0" ]	X86InstrFMA3Info	isKZeroMasked	X86	CPU	LLVM	20,149	16	1	[]
[ "<s>", "enum", "aarch64_symbol_type", "aarch64_classify_symbolic_expression", "(", "rtx", "x", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "return", "aarch64_classify_symbol", "(", "x", ",", "offset", ")", ";", "}", "</s>" ]	[ "Classify", "the", "base", "of", "symbolic", "expression", "X", ",", "given", "that", "X", "appears", "in", "context", "CONTEXT", "." ]	[ "aarch64" ]	aarch643	aarch64_classify_symbolic_expression	aarch64	CPU	GCC	20,150	31	1	[]
[ "<s>", "static", "inline", "CvtDirection", "getTombstoneKey", "(", ")", "{", "return", "{", "T_UNDEF", ",", "0", ";", "}", "</s>" ]	[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]	[ "TPC", "0" ]	TPCISelLowering	getTombstoneKey	TPC	Virtual ISA	LLVM	20,151	14	1	[]
[ "<s>", "static", "uint32_t", "getFastMathFlags", "(", "const", "MachineInstr", "&", "I", ")", "{", "uint32_t", "flags", "=", "FPFastMathMode", "::", "None", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNoNans", ")", ")", "flags", "\|=", "FPFastMathMode", "::", "NotNaN", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNoInfs", ")", ")", "flags", "\|=", "FPFastMathMode", "::", "NotInf", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ")", "flags", "\|=", "FPFastMathMode", "::", "NSZ", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmArcp", ")", ")", "flags", "\|=", "FPFastMathMode", "::", "AllowRecip", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", ")", "flags", "\|=", "FPFastMathMode", "::", "Fast", ";", "return", "flags", ";", "}", "</s>" ]	[ "Get", "the", "flags", "to", "be", "applied", "to", "created", "floating", "point", "ops", "." ]	[ "SPIRV" ]	SPIRVGenerateDecorations	getFastMathFlags	SPIRV	Virtual ISA	LLVM	20,152	116	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "auto", "", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "for", "(", "size_t", "Reg", "=", "0", ";", "Reg", "<", "getNumRegs", "(", ")", ";", "Reg", "++", ")", "{", "if", "(", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "isRegisterReservedByUser", "(", "Reg", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "}", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X0", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X2", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X3", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X4", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X8", ")", ";", "if", "(", "TFI", "->", "hasBP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "RISCVABI", "::", "getBPReg", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "VL", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "VTYPE", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "VXSAT", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "VXRM", ")", ";", "for", "(", "unsigned", "n", "=", "0", ";", "n", "!=", "8", ";", "++", "n", ")", "{", "if", "(", "RVFI", "->", "getUsedSSR", "(", ")", "&", "(", "1", "<<", "n", ")", ")", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "F0_D", "+", "n", ")", ";", "}", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "RI5CY", "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg", "RISCV::VL", "RISCV::VTYPE", "RISCV::VXSAT", "RISCV::VXRM", "0", "8", "1", "RISCV::F0_D" ]	RISCVRegisterInfo	getReservedRegs	RI5CY	CPU	LLVM	20,153	248	1	[]
[ "<s>", "static", "inline", "bool", "bpf_address_base_p", "(", "rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "(", "REGNO", "(", "x", ")", "<", "11", "\|\|", "(", "!", "strict", "&&", "REGNO", "(", "x", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "`", "true", "'", "if", "the", "given", "RTX", "X", "is", "a", "valid", "base", "for", "an", "indirect", "memory", "access", ".", "STRICT", "has", "the", "same", "meaning", "than", "in", "bpf_legitimate_address_p", "." ]	[ "bpf", "11" ]	bpf	bpf_address_base_p	bpf	Virtual ISA	GCC	20,154	44	1	[]
[ "<s>", "int", "s390_agen_dep_p", "(", "rtx_insn", "", "dep_insn", ",", "rtx_insn", "", "insn", ")", "{", "rtx", "dep_rtx", "=", "PATTERN", "(", "dep_insn", ")", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "SET", "&&", "addr_generation_dependency_p", "(", "dep_rtx", ",", "insn", ")", ")", "return", "1", ";", "else", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "0", ";", "i", "<", "XVECLEN", "(", "dep_rtx", ",", "0", ")", ";", "i", "++", ")", "{", "if", "(", "addr_generation_dependency_p", "(", "XVECEXP", "(", "dep_rtx", ",", "0", ",", "i", ")", ",", "insn", ")", ")", "return", "1", ";", "}", "}", "return", "0", ";", "}", "</s>" ]	[ "Return", "1", ",", "if", "dep_insn", "sets", "register", "used", "in", "insn", "in", "the", "agen", "unit", "." ]	[ "s390", "1", "0", "0", "0", "1", "0" ]	s390	s390_agen_dep_p	s390	MPU	GCC	20,155	97	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "\|\|", "Ord", "==", "AcquireRelease", "\|\|", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "128", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxp", ":", "Intrinsic", "::", "aarch64_stxp", ";", "Function", "", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Type", "", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int64Ty", ",", "\"lo\"", ")", ";", "Value", "", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "64", ")", ",", "Int64Ty", ",", "\"hi\"", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Stxr", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxr", ":", "Intrinsic", "::", "aarch64_stxr", ";", "Type", "", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall2", "(", "Stxr", ",", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Stxr", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "0", ")", ")", ",", "Addr", ")", ";", "}", "</s>" ]	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "0" ]	AArch64ISelLowering23	emitStoreConditional	AArch64	CPU	LLVM	20,156	261	1	[]
[ "<s>", "void", "PatmosAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "auto", "align", "=", "MBB", ".", "getAlignment", "(", ")", ";", "if", "(", "align", ".", "value", "(", ")", "&&", "(", "MBB", ".", "getParent", "(", ")", "->", "getBlockNumbered", "(", "0", ")", "!=", "&", "MBB", ")", ")", "{", "emitAlignment", "(", "align", ")", ";", "}", "if", "(", "isFStart", "(", "&", "MBB", ")", "&&", "(", "MBB", ".", "getParent", "(", ")", "->", "getBlockNumbered", "(", "0", ")", "!=", "&", "MBB", ")", ")", "{", "assert", "(", "!", "MBB", ".", "pred_empty", "(", ")", "&&", "\"Basic block without predecessors do not emit labels, unsupported.\"", ")", ";", "MCSymbol", "*", "SymStart", "=", "MBB", ".", "getSymbol", "(", ")", ";", "CurrCodeEnd", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitSymbolAttribute", "(", "SymStart", ",", "MCSA_ELF_TypeFunction", ")", ";", "emitDotSize", "(", "SymStart", ",", "CurrCodeEnd", ")", ";", "EmitFStart", "(", "SymStart", ",", "CurrCodeEnd", ",", "FStartAlignment", ")", ";", "}", "(", "(", "MachineBasicBlock", "&", ")", "MBB", ")", ".", "setAlignment", "(", "Align", "(", "1", ")", ")", ";", "AsmPrinter", "::", "emitBasicBlockStart", "(", "MBB", ")", ";", "(", "(", "MachineBasicBlock", "&", ")", "MBB", ")", ".", "setAlignment", "(", "align", ")", ";", "emitBasicBlockBegin", "(", "MBB", ")", ";", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]	[ "Patmos", "Patmos", "0", "0", "\"Basic block without predecessors do not emit labels, unsupported.\"", "1" ]	PatmosAsmPrinter1	emitBasicBlockStart	Patmos	VLIW	LLVM	20,157	174	1	[]
[ "<s>", "rtx", "alpha_tablejump_addr_vec", "(", "rtx", "insn", ")", "{", "rtx", "tmp", ";", "tmp", "=", "JUMP_LABEL", "(", "insn", ")", ";", "if", "(", "!", "tmp", ")", "return", "NULL_RTX", ";", "tmp", "=", "NEXT_INSN", "(", "tmp", ")", ";", "if", "(", "!", "tmp", ")", "return", "NULL_RTX", ";", "if", "(", "GET_CODE", "(", "tmp", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "tmp", ")", ")", "==", "ADDR_DIFF_VEC", ")", "return", "PATTERN", "(", "tmp", ")", ";", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Return", "the", "ADDR_VEC", "associated", "with", "a", "tablejump", "insn", "." ]	[ "alpha" ]	alpha3	alpha_tablejump_addr_vec	alpha	MPU	GCC	20,158	69	1	[]
[ "<s>", "void", "Comet2DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"### Select\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Comet2", "Comet2", "\"### Select\\n\"", "\"== \"", "\"\\n\"", "1" ]	Comet2ISelDAGToDAG	Select	Comet2	CPU	LLVM	20,159	67	1	[]
[ "<s>", "bool", "ARM64RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "ARM64", "ARM64" ]	ARM64RegisterInfo	requiresFrameIndexScavenging	ARM64	CPU	LLVM	20,160	16	1	[]
[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "const", "SparcFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", ";", "Offset", "=", "TFI", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isV9", "(", ")", "\|\|", "!", "Subtarget", ".", "hasHardQuad", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "SP", "::", "STQFri", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "SP", "::", "sub_even64", ")", ";", "unsigned", "SrcOddReg", "=", "getSubReg", "(", "SrcReg", ",", "SP", "::", "sub_odd64", ")", ";", "MachineInstr", "", "StMI", "=", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "SP", "::", "STDFri", ")", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcEvenReg", ")", ";", "replaceFI", "(", "MF", ",", "II", ",", "", "StMI", ",", "dl", ",", "0", ",", "Offset", ",", "FrameReg", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "SP", "::", "STDFri", ")", ")", ";", "MI", ".", "getOperand", "(", "2", ")", ".", "setReg", "(", "SrcOddReg", ")", ";", "Offset", "+=", "8", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "SP", "::", "LDQFri", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "unsigned", "DestEvenReg", "=", "getSubReg", "(", "DestReg", ",", "SP", "::", "sub_even64", ")", ";", "unsigned", "DestOddReg", "=", "getSubReg", "(", "DestReg", ",", "SP", "::", "sub_odd64", ")", ";", "MachineInstr", "", "StMI", "=", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "SP", "::", "LDDFri", ")", ",", "DestEvenReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "0", ")", ";", "replaceFI", "(", "MF", ",", "II", ",", "", "StMI", ",", "dl", ",", "1", ",", "Offset", ",", "FrameReg", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "SP", "::", "LDDFri", ")", ")", ";", "MI", ".", "getOperand", "(", "0", ")", ".", "setReg", "(", "DestOddReg", ")", ";", "Offset", "+=", "8", ";", "}", "}", "replaceFI", "(", "MF", ",", "II", ",", "MI", ",", "dl", ",", "FIOperandNum", ",", "Offset", ",", "FrameReg", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "Sparc", "Sparc", "Sparc", "1", "SP::STQFri", "2", "SP::sub_even64", "SP::sub_odd64", "SP::STDFri", "0", "0", "SP::STDFri", "2", "8", "SP::LDQFri", "0", "SP::sub_even64", "SP::sub_odd64", "SP::LDDFri", "0", "1", "SP::LDDFri", "0", "8" ]	SparcRegisterInfo (2)	eliminateFrameIndex	Sparc	CPU	LLVM	20,161	476	1	[]
[ "<s>", "void", "PPCVSXSwapRemoval", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "PPCInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "int", "InitialVectorSize", "(", "256", ")", ";", "SwapVector", ".", "clear", "(", ")", ";", "SwapVector", ".", "reserve", "(", "InitialVectorSize", ")", ";", "EC", "=", "new", "EquivalenceClasses", "<", "int", ">", ";", "}", "</s>" ]	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "PowerPC", "PPC", "PPC", "256" ]	PPCVSXSwapRemoval13	initialize	PowerPC	CPU	LLVM	20,162	73	1	[]
[ "<s>", "void", "F2003fMCAsmStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "PrintSchedInfo", ")", "{", "MCStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "if", "(", "ShowInst", ")", "{", "if", "(", "PrintSchedInfo", ")", "GetCommentOS", "(", ")", "<<", "\"\\n\"", ";", "Inst", ".", "dump_pretty", "(", "GetCommentOS", "(", ")", ",", "InstPrinter", ".", "get", "(", ")", ",", "\"\\n \"", ")", ";", "GetCommentOS", "(", ")", "<<", "\"\\n\"", ";", "}", "std", "::", "string", "Buffer", ";", "{", "raw_string_ostream", "TempStream", "(", "Buffer", ")", ";", "InstPrinter", "->", "printInst", "(", "&", "Inst", ",", "TempStream", ",", "\"\"", ",", "STI", ")", ";", "}", "OS", "<<", "Buffer", ".", "substr", "(", "1", ")", ";", "flushLabel", "(", "false", ")", ";", "if", "(", "PrintSchedInfo", ")", "{", "std", "::", "string", "SI", "=", "STI", ".", "getSchedInfoStr", "(", "Inst", ")", ";", "if", "(", "!", "SI", ".", "empty", "(", ")", ")", "GetCommentOS", "(", ")", "<<", "SI", ";", "}", "StringRef", "Comments", "=", "CommentToEmit", ";", "if", "(", "Comments", ".", "size", "(", ")", "&&", "Comments", ".", "back", "(", ")", "!=", "'\\n'", ")", "GetCommentOS", "(", ")", "<<", "\"\\n\"", ";", "EmitEOL", "(", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "F2003f", "F2003f", "\"\\n\"", "\"\\n \"", "\"\\n\"", "\"\"", "1", "\"\\n\"" ]	F2003fMCAsmStreamer	EmitInstruction	F2003f	CPU	LLVM	20,163	173	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_PLT_OR_STUB", ",", "\"ppc-plt-or-stub\"", "}", ",", "{", "MO_PIC_FLAG", ",", "\"ppc-pic\"", "}", ",", "{", "MO_NLP_FLAG", ",", "\"ppc-nlp\"", "}", ",", "{", "MO_NLP_HIDDEN_FLAG", ",", "\"ppc-nlp-hidden\"", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";", "}", "</s>" ]	[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]	[ "PowerPC", "PPC", "PPC", "\"ppc-plt-or-stub\"", "\"ppc-pic\"", "\"ppc-nlp\"", "\"ppc-nlp-hidden\"" ]	PPCInstrInfo (3)	getSerializableBitmaskMachineOperandTargetFlags	PowerPC	CPU	LLVM	20,164	72	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "return", "TargetLowering", "::", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ";", "default", ":", "return", "DAG", ".", "getNode", "(", "PPCISD", "::", "GlobalBaseReg", ",", "SDLoc", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "}", "</s>" ]	[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]	[ "PowerPC", "PPC", "PPC", "PPCISD::GlobalBaseReg" ]	PPCISelLowering135	getPICJumpTableRelocBase	PowerPC	CPU	LLVM	20,165	96	1	[]
[ "<s>", "const", "uint32_t", "*", "CSKYRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "Id", ")", "const", "{", "const", "CSKYSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "CSKYSubtarget", ">", "(", ")", ";", "return", "CSR_I32_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKY" ]	CSKYRegisterInfo	getCallPreservedMask	CSKY	CPU	LLVM	20,166	37	1	[]
[ "<s>", "static", "int", "scheduled_good_insn", "(", "rtx_insn", "*", "last", ")", "{", "if", "(", "last", "&&", "recog_memoized", "(", "last", ")", ">=", "0", ")", "return", "1", ";", "for", "(", ";", "last", "!=", "NULL", "&&", "!", "NOTE_INSN_BASIC_BLOCK_P", "(", "last", ")", "&&", "!", "stops_p", "[", "INSN_UID", "(", "last", ")", "]", ";", "last", "=", "PREV_INSN", "(", "last", ")", ")", "if", "(", "INSN_P", "(", "last", ")", "&&", "recog_memoized", "(", "last", ")", ">=", "0", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]	[ "Returns", "1", "when", "a", "meaningful", "insn", "was", "scheduled", "between", "the", "last", "group", "barrier", "and", "LAST", "." ]	[ "ia64", "0", "1", "0", "1", "0" ]	ia64	scheduled_good_insn	ia64	CPU	GCC	20,167	73	1	[]
[ "<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "\|\|", "VALID_NEON_QREG_MODE", "(", "mode", ")", ")", "&&", "(", "nelems", ">=", "2", "&&", "nelems", "<=", "4", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Implements", "target", "hook", "array_mode_supported_p", "." ]	[ "arm", "2", "4" ]	arm7	arm_array_mode_supported_p	arm	CPU	GCC	20,168	48	1	[]
[ "<s>", "int", "msp430_expand_shift", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "", "operands", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", "\|\|", "mode", "==", "E_DImode", "\|\|", "use_helper_for_const_shift", "(", "mode", ",", "INTVAL", "(", "operands", "[", "2", "]", ")", ")", ")", "{", "const", "char", "", "helper_name", "=", "NULL", ";", "bool", "const_variant", "=", "!", "optimize_size", ";", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "\"__mspabi_slli\"", ":", "(", "code", "==", "ASHIFTRT", "?", "\"__mspabi_srai\"", ":", "(", "code", "==", "LSHIFTRT", "?", "\"__mspabi_srli\"", ":", "NULL", ")", ")", ")", ";", "break", ";", "case", "E_PSImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "\"__gnu_mspabi_sllp\"", ":", "(", "code", "==", "ASHIFTRT", "?", "\"__gnu_mspabi_srap\"", ":", "(", "code", "==", "LSHIFTRT", "?", "\"__gnu_mspabi_srlp\"", ":", "NULL", ")", ")", ")", ";", "const_variant", "=", "false", ";", "break", ";", "case", "E_SImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "\"__mspabi_slll\"", ":", "(", "code", "==", "ASHIFTRT", "?", "\"__mspabi_sral\"", ":", "(", "code", "==", "LSHIFTRT", "?", "\"__mspabi_srll\"", ":", "NULL", ")", ")", ")", ";", "break", ";", "case", "E_DImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "\"__mspabi_sllll\"", ":", "(", "code", "==", "ASHIFTRT", "?", "\"__mspabi_srall\"", ":", "(", "code", "==", "LSHIFTRT", "?", "\"__mspabi_srlll\"", ":", "NULL", ")", ")", ")", ";", "const_variant", "=", "false", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "break", ";", "}", "gcc_assert", "(", "helper_name", ")", ";", "msp430_expand_helper", "(", "operands", ",", "helper_name", ",", "const_variant", ")", ";", "return", "1", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "For", "shift", "operations", "which", "will", "use", "an", "mspabi", "helper", "function", ",", "setup", "the", "call", "to", "msp430_expand", "helper", ".", "Return", "1", "to", "indicate", "we", "have", "finished", "with", "this", "insn", "and", "invoke", "``", "DONE", "''", ".", "Otherwise", "return", "0", "to", "indicate", "the", "insn", "should", "fallthrough", ".", "Never", "FAIL", "." ]	[ "msp430", "2", "2", "\"__mspabi_slli\"", "\"__mspabi_srai\"", "\"__mspabi_srli\"", "\"__gnu_mspabi_sllp\"", "\"__gnu_mspabi_srap\"", "\"__gnu_mspabi_srlp\"", "\"__mspabi_slll\"", "\"__mspabi_sral\"", "\"__mspabi_srll\"", "\"__mspabi_sllll\"", "\"__mspabi_srall\"", "\"__mspabi_srlll\"", "1", "0" ]	msp430	msp430_expand_shift	msp430	MPU	GCC	20,169	233	1	[]
[ "<s>", "int", "NVPTXTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "", ">", "Args", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "AND", ":", "if", "(", "LT", ".", "second", ".", "SimpleTy", "==", "MVT", "::", "i64", ")", "return", "2", "*", "LT", ".", "first", ";", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "}", "</s>" ]	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "MVT::i64", "2" ]	NVPTXTargetTransformInfo (2)	getArithmeticInstrCost	NVPTX	GPU	LLVM	20,170	159	1	[]
[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SDValue", "ret", ";", "return", "ret", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Xtensa", "Xtensa", "ISD::InputArg" ]	XtensaISelLowering1	LowerFormalArguments	Xtensa	MPU	LLVM	20,171	51	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ",", "4", "", "8", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"reloc_riprel_4byte_movq_load\"", ",", "0", ",", "4", "", "8", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"reloc_signed_4byte\"", ",", "0", ",", "4", "", "8", ",", "0", "}", ",", "{", "\"reloc_global_offset_table\"", ",", "0", ",", "4", "", "8", ",", "0", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "TargetAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "\"Invalid kind!\"", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "</s>" ]	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"Invalid kind!\"" ]	X86AsmBackend32	getFixupKindInfo	X86	CPU	LLVM	20,172	113	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "\"Block is not attached to a function!\"", ")", ";", "const", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "X86", "::", "EFLAGS", ")", ")", "return", "true", ";", "const", "X86MachineFunctionInfo", "", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "return", "!", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ";", "}", "</s>" ]	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]	[ "X86", "X86", "\"Block is not attached to a function!\"", "X86::EFLAGS", "X86", "X86", "X86", "X86" ]	X86FrameLowering12	canUseAsPrologue	X86	CPU	LLVM	20,173	81	1	[]
[ "<s>", "int", "m32c_hard_regno_nregs", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", "&&", "mode", "==", "CCmode", ")", "return", "1", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "return", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "/", "UNITS_PER_WORD", ")", ";", "if", "(", "regno", ">=", "MEM0_REGNO", "&&", "regno", "<=", "MEM7_REGNO", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "1", ")", "/", "2", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "1", ")", "return", "nregs_table", "[", "regno", "]", ".", "qi_regs", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "2", ")", "return", "nregs_table", "[", "regno", "]", ".", "hi_regs", ";", "if", "(", "regno", "==", "A0_REGNO", "&&", "mode", "==", "PSImode", "&&", "TARGET_A16", ")", "return", "2", ";", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "3", "\|\|", "mode", "==", "PSImode", ")", "&&", "TARGET_A24", ")", "return", "nregs_table", "[", "regno", "]", ".", "pi_regs", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "4", ")", "return", "nregs_table", "[", "regno", "]", ".", "si_regs", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "8", ")", "return", "nregs_table", "[", "regno", "]", ".", "di_regs", ";", "return", "0", ";", "}", "</s>" ]	[ "Implements", "HARD_REGNO_NREGS", ".", "This", "is", "complicated", "by", "the", "fact", "that", "different", "registers", "are", "different", "sizes", "from", "each", "other", ",", "", "and", "", "may", "be", "different", "sizes", "in", "different", "chip", "families", "." ]	[ "m32c", "1", "1", "1", "2", "1", "2", "2", "3", "4", "8", "0" ]	m32c2	m32c_hard_regno_nregs	m32c	MPU	GCC	20,174	180	1	[]
[ "<s>", "const", "LM32RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "LM32", "LM32" ]	LM32InstrInfo	getRegisterInfo	LM32	MPU	LLVM	20,175	12	1	[]
[ "<s>", "bool", "loongarch_check_zero_div_p", "(", "void", ")", "{", "if", "(", "target_flags_explicit", "&", "MASK_CHECK_ZERO_DIV", ")", "return", "TARGET_CHECK_ZERO_DIV", ";", "return", "!", "optimize", "\|\|", "optimize_debug", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "need", "to", "trap", "on", "division", "by", "zero", "." ]	[ "loongarch" ]	loongarch1	loongarch_check_zero_div_p	loongarch	CPU	GCC	20,176	22	1	[]
[ "<s>", "int", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "\|\|", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_VFP", "&&", "regno", "==", "VFPCC_REGNUM", ")", ")", ";", "if", "(", "regno", "==", "CC_REGNUM", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_CC", ")", "return", "false", ";", "if", "(", "TARGET_THUMB1", ")", "return", "(", "ARM_NUM_REGS", "(", "mode", ")", "<", "2", ")", "\|\|", "(", "regno", "<", "LAST_LO_REGNUM", ")", ";", "if", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_VFP", "&&", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "SFmode", "\|\|", "mode", "==", "SImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "mode", "==", "DFmode", ")", "return", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ";", "if", "(", "mode", "==", "HFmode", ")", "return", "TARGET_FP16", "&&", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "\|\|", "(", "VALID_NEON_QREG_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "\|\|", "(", "mode", "==", "TImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "2", ")", ")", "\|\|", "(", "mode", "==", "EImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "3", ")", ")", "\|\|", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "4", ")", ")", "\|\|", "(", "mode", "==", "CImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "6", ")", ")", "\|\|", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "8", ")", ")", ";", "return", "FALSE", ";", "}", "if", "(", "TARGET_REALLY_IWMMXT", ")", "{", "if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "VALID_IWMMXT_REG_MODE", "(", "mode", ")", ";", "}", "if", "(", "regno", "<=", "LAST_ARM_REGNUM", ")", "{", "if", "(", "ARM_NUM_REGS", "(", "mode", ")", ">", "4", ")", "return", "FALSE", ";", "if", "(", "TARGET_THUMB2", ")", "return", "TRUE", ";", "return", "!", "(", "TARGET_LDRD", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", "&&", "(", "regno", "&", "1", ")", "!=", "0", ")", ";", "}", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "\|\|", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ";", "return", "FALSE", ";", "}", "</s>" ]	[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]	[ "arm", "2", "2", "3", "4", "6", "8", "4", "4", "1", "0" ]	arm4	arm_hard_regno_mode_ok	arm	CPU	GCC	20,177	326	1	[]
[ "<s>", "static", "vector_costs", "", "ix86_vectorize_create_costs", "(", "vec_info", "", "vinfo", ",", "bool", "costing_for_scalar", ")", "{", "return", "new", "ix86_vector_costs", "(", "vinfo", ",", "costing_for_scalar", ")", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.create_costs", "." ]	[ "i386" ]	i386	ix86_vectorize_create_costs	i386	CPU	GCC	20,178	23	1	[]
[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "Alpha", "Alpha", "0", "\"What is the return address register\"", "0" ]	AlphaRegisterInfo2	getRARegister	Alpha	MPU	LLVM	20,179	19	1	[]
[ "<s>", "static", "void", "rs6000_split_v4si_init_di_reg", "(", "rtx", "dest", ",", "rtx", "si1", ",", "rtx", "si2", ",", "rtx", "tmp", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "mask_32bit", "=", "HOST_WIDE_INT_C", "(", "0xffffffff", ")", ";", "if", "(", "CONST_INT_P", "(", "si1", ")", "&&", "CONST_INT_P", "(", "si2", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "const1", "=", "(", "UINTVAL", "(", "si1", ")", "&", "mask_32bit", ")", "<<", "32", ";", "unsigned", "HOST_WIDE_INT", "const2", "=", "UINTVAL", "(", "si2", ")", "&", "mask_32bit", ";", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "const1", "\|", "const2", ")", ")", ";", "return", ";", "}", "if", "(", "CONST_INT_P", "(", "si1", ")", ")", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "(", "UINTVAL", "(", "si1", ")", "&", "mask_32bit", ")", "<<", "32", ")", ")", ";", "else", "{", "rtx", "si1_di", "=", "gen_rtx_REG", "(", "DImode", ",", "regno_or_subregno", "(", "si1", ")", ")", ";", "rtx", "shift_rtx", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "si1_di", ",", "GEN_INT", "(", "32", ")", ")", ";", "rtx", "mask_rtx", "=", "GEN_INT", "(", "mask_32bit", "<<", "32", ")", ";", "rtx", "and_rtx", "=", "gen_rtx_AND", "(", "DImode", ",", "shift_rtx", ",", "mask_rtx", ")", ";", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "si1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "and_rtx", ")", ")", ";", "}", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "tmp", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "si2", ")", ")", "emit_move_insn", "(", "tmp", ",", "GEN_INT", "(", "UINTVAL", "(", "si2", ")", "&", "mask_32bit", ")", ")", ";", "else", "emit_insn", "(", "gen_zero_extendsidi2", "(", "tmp", ",", "si2", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "dest", ",", "dest", ",", "tmp", ")", ")", ";", "return", ";", "}", "</s>" ]	[ "Helper", "function", "for", "rs6000_split_v4si_init", "to", "build", "up", "a", "DImode", "value", "from", "two", "SImode", "values", "." ]	[ "powerpcspe", "0xffffffff", "32", "32", "32", "32" ]	powerpcspe	rs6000_split_v4si_init_di_reg	powerpcspe	CPU	GCC	20,180	240	1	[]
[ "<s>", "DEBUG_FUNCTION", "void", "rs6000_debug_print_mode", "(", "ssize_t", "m", ")", "{", "ssize_t", "rc", ";", "int", "spaces", "=", "0", ";", "fprintf", "(", "stderr", ",", "\"Mode: %-5s\"", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "for", "(", "rc", "=", "0", ";", "rc", "<", "N_RELOAD_REG", ";", "rc", "++", ")", "fprintf", "(", "stderr", ",", "\" %s: %s\"", ",", "reload_reg_map", "[", "rc", "]", ".", "name", ",", "rs6000_debug_addr_mask", "(", "reg_addr", "[", "m", "]", ".", "addr_mask", "[", "rc", "]", ",", "true", ")", ")", ";", "if", "(", "(", "reg_addr", "[", "m", "]", ".", "reload_store", "!=", "CODE_FOR_nothing", ")", "\|\|", "(", "reg_addr", "[", "m", "]", ".", "reload_load", "!=", "CODE_FOR_nothing", ")", ")", "{", "fprintf", "(", "stderr", ",", "\"%s Reload=%c%c\"", ",", "spaces", ",", "\"\"", ",", "(", "reg_addr", "[", "m", "]", ".", "reload_store", "!=", "CODE_FOR_nothing", ")", "?", "'s'", ":", "''", ",", "(", "reg_addr", "[", "m", "]", ".", "reload_load", "!=", "CODE_FOR_nothing", ")", "?", "'l'", ":", "''", ")", ";", "spaces", "=", "0", ";", "}", "else", "spaces", "+=", "strlen", "(", "\" Reload=sl\"", ")", ";", "if", "(", "reg_addr", "[", "m", "]", ".", "scalar_in_vmx_p", ")", "{", "fprintf", "(", "stderr", ",", "\"%s Upper=y\"", ",", "spaces", ",", "\"\"", ")", ";", "spaces", "=", "0", ";", "}", "else", "spaces", "+=", "strlen", "(", "\" Upper=y\"", ")", ";", "if", "(", "rs6000_vector_unit", "[", "m", "]", "!=", "VECTOR_NONE", "\|\|", "rs6000_vector_mem", "[", "m", "]", "!=", "VECTOR_NONE", ")", "{", "fprintf", "(", "stderr", ",", "\"%*s vector: arith=%-10s mem=%s\"", ",", "spaces", ",", "\"\"", ",", "rs6000_debug_vector_unit", "(", "rs6000_vector_unit", "[", "m", "]", ")", ",", "rs6000_debug_vector_unit", "(", "rs6000_vector_mem", "[", "m", "]", ")", ")", ";", "}", "fputs", "(", "\"\\n\"", ",", "stderr", ")", ";", "}", "</s>" ]	[ "Print", "the", "address", "masks", "in", "a", "human", "readble", "fashion", "." ]	[ "rs6000", "0", "\"Mode: %-5s\"", "0", "\" %s: %s\"", "\"%s Reload=%c%c\"", "\"\"", "0", "\" Reload=sl\"", "\"%s Upper=y\"", "\"\"", "0", "\" Upper=y\"", "\"%*s vector: arith=%-10s mem=%s\"", "\"\"", "\"\\n\"" ]	rs6000	rs6000_debug_print_mode	rs6000	CPU	GCC	20,181	236	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "if", "(", "ExperimentalVectorShuffleLegality", ")", "return", "isTypeLegal", "(", "SVT", ")", ";", "if", "(", "(", "SVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "\|\|", "(", "SVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", "->", "hasInt256", "(", ")", ")", ")", "{", "bool", "isLegal", "=", "true", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "M", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "M", "[", "I", "]", ">=", "(", "int", ")", "SVT", ".", "getVectorNumElements", "(", ")", "\|\|", "ShuffleCrosses128bitLane", "(", "SVT", ",", "I", ",", "M", "[", "I", "]", ")", ")", "{", "isLegal", "=", "false", ";", "break", ";", "}", "}", "if", "(", "isLegal", ")", "return", "true", ";", "}", "return", "(", "SVT", ".", "getVectorNumElements", "(", ")", "==", "2", "\|\|", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "0", "]", ",", "VT", ")", "\|\|", "isMOVLMask", "(", "M", ",", "SVT", ")", "\|\|", "isCommutedMOVLMask", "(", "M", ",", "SVT", ")", "\|\|", "isMOVHLPSMask", "(", "M", ",", "SVT", ")", "\|\|", "isSHUFPMask", "(", "M", ",", "SVT", ")", "\|\|", "isSHUFPMask", "(", "M", ",", "SVT", ",", "true", ")", "\|\|", "isPSHUFDMask", "(", "M", ",", "SVT", ")", "\|\|", "isPSHUFDMask", "(", "M", ",", "SVT", ",", "true", ")", "\|\|", "isPSHUFHWMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "\|\|", "isPSHUFLWMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "\|\|", "isPALIGNRMask", "(", "M", ",", "SVT", ",", "Subtarget", ")", "\|\|", "isUNPCKLMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "\|\|", "isUNPCKHMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "\|\|", "isUNPCKL_v_undef_Mask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "\|\|", "isUNPCKH_v_undef_Mask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "\|\|", "isBlendMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasSSE41", "(", ")", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "\|\|", "(", "Subtarget", "->", "hasSSE41", "(", ")", "&&", "isINSERTPSMask", "(", "M", ",", "SVT", ")", ")", ")", ";", "}", "</s>" ]	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "0", "2", "0" ]	X86ISelLowering (2)4	isShuffleMaskLegal	X86	CPU	LLVM	20,182	365	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CSKY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "CSKY", "\"CSKY DAG->DAG Pattern Instruction Selection\"" ]	CSKYISelDAGToDAG	getPassName	CSKY	CPU	LLVM	20,183	11	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Delay Slot Killer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Delay Slot Killer\"" ]	PatmosDelaySlotKiller	getPassName	Patmos	VLIW	LLVM	20,184	13	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "I", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "KillFlag", "=", "getKillRegState", "(", "isKill", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "Hexagon", "::", "IntRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "S2_storeri_io", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "DoubleRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "S2_storerd_io", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "STriw_pred", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "ModRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "STriw_ctr", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "HvxQRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "PS_vstorerq_ai", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "HvxVRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "PS_vstorerv_ai", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "HvxWRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "PS_vstorerw_ai", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "\"Unimplemented\"", ")", ";", "}", "}", "</s>" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::STriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexagon::PS_vstorerq_ai", "0", "Hexagon::HvxVRRegClass", "Hexagon::PS_vstorerv_ai", "0", "Hexagon::HvxWRRegClass", "Hexagon::PS_vstorerw_ai", "0", "\"Unimplemented\"" ]	HexagonInstrInfo15	storeRegToStackSlot	Hexagon	DSP	LLVM	20,185	482	1	[]
[ "<s>", "virtual", "const", "AMDGPURegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "R600" ]	AMDGPUTargetMachine10	getRegisterInfo	R600	GPU	LLVM	20,186	18	1	[]
[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "E_V2HImode", ":", "case", "E_V4QImode", ":", "case", "E_V2HQmode", ":", "case", "E_V2UHQmode", ":", "case", "E_V2HAmode", ":", "case", "E_V2UHAmode", ":", "case", "E_V4QQmode", ":", "case", "E_V4UQQmode", ":", "return", "TARGET_DSP", ";", "case", "E_V2SImode", ":", "case", "E_V4HImode", ":", "case", "E_V8QImode", ":", "return", "TARGET_LOONGSON_MMI", ";", "default", ":", "return", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ";", "}", "}", "</s>" ]	[ "Target", "hook", "for", "vector_mode_supported_p", "." ]	[ "mips" ]	mips	mips_vector_mode_supported_p	mips	CPU	GCC	20,187	68	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "", "CommentStream", ",", "getRegisterName", ")", ";", "if", "(", "TSFlags", "&", "X86II", "::", "LOCK", ")", "OS", "<<", "\"\\tlock\\t\"", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0" ]	X86ATTInstPrinter	printInst	X86	CPU	LLVM	20,188	140	1	[]
[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "cc", ";", "if", "(", "TARGET_VXE", "&&", "GET_MODE", "(", "op1", ")", "==", "TFmode", ")", "op1", "=", "force_reg", "(", "TFmode", ",", "op1", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_CC", ")", "{", "gcc_assert", "(", "s390_cc_modes_compatible", "(", "GET_MODE", "(", "op0", ")", ",", "mode", ")", "==", "GET_MODE", "(", "op0", ")", ")", ";", "cc", "=", "op0", ";", "}", "else", "{", "cc", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cc", ",", "gen_rtx_COMPARE", "(", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "}", "return", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "cc", ",", "const0_rtx", ")", ";", "}", "</s>" ]	[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "testing", "the", "result", "." ]	[ "s390" ]	s390	s390_emit_compare	s390	MPU	GCC	20,189	127	1	[]
[ "<s>", "bool", "TPCHWWAGeneral", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "bool", "Status", "=", "lookupWorkAround", "(", "Func", ")", ";", "return", "Status", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC" ]	TPCHwWaGeneral	runOnMachineFunction	TPC	Virtual ISA	LLVM	20,190	22	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64PostLegalizerLowering\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64PostLegalizerLowering\"" ]	AArch64PostLegalizerLowering	getPassName	AArch64	CPU	LLVM	20,191	11	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisablePreIncPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCLoopPreIncPrepPass", "(", "getPPCTargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCCTRLoops", "(", "getPPCTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine13	addPreISel	PowerPC	CPU	LLVM	20,192	57	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register x\"", ";", "OS", "<<", "getReg", "(", ")", "<<", "\">\"", ";", "break", ";", "case", "Token", ":", "OS", "<<", "\"'\"", "<<", "getToken", "(", ")", "<<", "\"'\"", ";", "break", ";", "case", "SystemRegister", ":", "OS", "<<", "\"<sysreg: \"", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "}", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RISCV", "\"<register x\"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"" ]	RISCVAsmParser	print	RISCV	CPU	LLVM	20,193	76	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "{", "if", "(", "!", "TM", ".", "isPPC64", "(", ")", "&&", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "\"AnyReg unimplemented on 32-bit AIX.\"", ")", ";", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", "&&", "!", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", "return", "CSR_64_AllRegs_AIX_Dflt_VSX_SaveList", ";", "return", "CSR_64_AllRegs_VSX_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", "&&", "!", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", "return", "CSR_64_AllRegs_AIX_Dflt_Altivec_SaveList", ";", "return", "CSR_64_AllRegs_Altivec_SaveList", ";", "}", "return", "CSR_64_AllRegs_SaveList", ";", "}", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "PPC", "::", "X2", ")", "&&", "!", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "\"Cold calling unimplemented on AIX.\"", ")", ";", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", "&&", "(", "!", "Subtarget", ".", "isAIXABI", "(", ")", "\|\|", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", ")", "{", "return", "SaveR2", "?", "CSR_PPC64_R2_Altivec_SaveList", ":", "CSR_PPC64_Altivec_SaveList", ";", "}", "return", "SaveR2", "?", "CSR_PPC64_R2_SaveList", ":", "CSR_PPC64_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", "?", "CSR_AIX32_Altivec_SaveList", ":", "CSR_AIX32_SaveList", ";", "return", "CSR_AIX32_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR432_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR432_SPE_SaveList", ";", "return", "CSR_SVR432_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"AnyReg unimplemented on 32-bit AIX.\"", "PPC::X2", "\"Cold calling unimplemented on AIX.\"", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo34	getCalleeSavedRegs	PowerPC	CPU	LLVM	20,194	351	1	[]
[ "<s>", "static", "int", "sh_address_cost", "(", "rtx", "X", ")", "{", "return", "(", "GET_CODE", "(", "X", ")", "==", "PLUS", "&&", "!", "CONSTANT_P", "(", "XEXP", "(", "X", ",", "1", ")", ")", "&&", "!", "TARGET_SHMEDIA", "?", "1", ":", "0", ")", ";", "}", "</s>" ]	[ "Compute", "the", "cost", "of", "an", "address", ".", "For", "the", "SH", ",", "all", "valid", "addresses", "are", "the", "same", "cost", ".", "Use", "a", "slightly", "higher", "cost", "for", "reg", "+", "reg", "addressing", ",", "since", "it", "increases", "pressure", "on", "r0", "." ]	[ "sh", "1", "1", "0" ]	sh3	sh_address_cost	sh	CPU	GCC	20,195	37	1	[]
[ "<s>", "bool", "SparcAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")", ")", ";", "static", "unsigned", "BBNumber", "=", "0", ";", "O", "<<", "\"\\n\\n\"", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "F", ")", ")", ";", "EmitAlignment", "(", "4", ",", "F", ")", ";", "O", "<<", "\"\\t.globl\\t\"", "<<", "CurrentFnName", "<<", "'\\n'", ";", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "O", "<<", "\"\\t.type\\t\"", "<<", "CurrentFnName", "<<", "\", #function\\n\"", ";", "O", "<<", "CurrentFnName", "<<", "\":\\n\"", ";", "NumberForBB", ".", "clear", "(", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NumberForBB", "[", "I", "->", "getBasicBlock", "(", ")", "]", "=", "BBNumber", "++", ";", "}", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "printInstruction", "(", "II", ")", ";", "++", "EmittedInsts", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Sparc", "Sparc", "0", "\"\\n\\n\"", "4", "\"\\t.globl\\t\"", "\"\\t.type\\t\"", "\", #function\\n\"", "\":\\n\"" ]	SparcAsmPrinter32	runOnMachineFunction	Sparc	CPU	LLVM	20,196	247	1	[]
[ "<s>", "bool", "SICFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isUInt", "<", "12", ">", "(", "MFI", "->", "getMaxCallFrameSize", "(", ")", "+", "getStackAlignment", "(", ")", ")", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]	[ "SIC", "SIC", "12" ]	SICFrameLowering	hasReservedCallFrame	SIC	CPU	LLVM	20,197	48	1	[]
[ "<s>", "bool", "ix86_expand_int_vec_cmp", "(", "rtx", "operands", "[", "]", ")", "{", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "cmp", "=", "ix86_expand_int_sse_cmp", "(", "operands", "[", "0", "]", ",", "code", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ",", "NULL", ",", "NULL", ",", "&", "negate", ")", ";", "if", "(", "!", "cmp", ")", "return", "false", ";", "if", "(", "negate", ")", "cmp", "=", "ix86_expand_int_sse_cmp", "(", "operands", "[", "0", "]", ",", "EQ", ",", "cmp", ",", "CONST0_RTX", "(", "GET_MODE", "(", "cmp", ")", ")", ",", "NULL", ",", "NULL", ",", "&", "negate", ")", ";", "gcc_assert", "(", "!", "negate", ")", ";", "if", "(", "operands", "[", "0", "]", "!=", "cmp", ")", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "cmp", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Expand", "integer", "vector", "comparison", "." ]	[ "i386", "1", "0", "2", "3", "0", "0", "0" ]	i386-expand	ix86_expand_int_vec_cmp	i386	CPU	GCC	20,198	125	1	[]
[ "<s>", "SDNode", "", "Tile64DAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "T64ISD", "::", "GLOBAL_BASE_REG", ":", "return", "getGlobalBaseReg", "(", ")", ";", "case", "ISD", "::", "MUL", ":", "{", "SDValue", "MulLHS", "=", "N", "->", "getOperand", "(", "0", ")", ";", "SDValue", "MulRHS", "=", "N", "->", "getOperand", "(", "1", ")", ";", "SDNode", "", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "T64", "::", "MULLL_UU", ",", "DL", ",", "MVT", "::", "i32", ",", "MulLHS", ",", "MulRHS", ")", ";", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "T64", "::", "MULHLSA_UU", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "MulLHS", ",", "MulRHS", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "T64", "::", "MULHLSA_UU", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "MulRHS", ",", "MulLHS", ")", ";", "}", "case", "ISD", "::", "MULHU", ":", "case", "ISD", "::", "MULHS", ":", "{", "SDValue", "MulLHS", "=", "N", "->", "getOperand", "(", "0", ")", ";", "SDValue", "MulRHS", "=", "N", "->", "getOperand", "(", "1", ")", ";", "unsigned", "OldOpcode", "=", "N", "->", "getOpcode", "(", ")", ";", "unsigned", "Opcode", "=", "OldOpcode", "==", "ISD", "::", "MULHU", "?", "T64", "::", "MULHL_UU", ":", "T64", "::", "MULHL_SS", ";", "SDNode", "", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "i32", ",", "MulLHS", ",", "MulRHS", ")", ";", "Opcode", "=", "OldOpcode", "==", "ISD", "::", "MULHU", "?", "T64", "::", "MULHLA_UU", ":", "T64", "::", "MULHLA_SS", ";", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "MulRHS", ",", "MulLHS", ")", ";", "Opcode", "=", "OldOpcode", "==", "ISD", "::", "MULHU", "?", "T64", "::", "SHRI", ":", "T64", "::", "SRAI", ";", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "16", ",", "MVT", "::", "i8", ")", ")", ";", "Opcode", "=", "OldOpcode", "==", "ISD", "::", "MULHU", "?", "T64", "::", "MULHHA_UU", ":", "T64", "::", "MULHHA_SS", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "MulLHS", ",", "MulRHS", ")", ";", "}", "}", "return", "SelectCode", "(", "N", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Tile64", "T64ISD::GLOBAL_BASE_REG", "ISD::MUL", "0", "1", "T64::MULLL_UU", "MVT::i32", "T64::MULHLSA_UU", "MVT::i32", "0", "T64::MULHLSA_UU", "MVT::i32", "0", "ISD::MULHU", "ISD::MULHS", "0", "1", "ISD::MULHU", "T64::MULHL_UU", "T64::MULHL_SS", "MVT::i32", "ISD::MULHU", "T64::MULHLA_UU", "T64::MULHLA_SS", "MVT::i32", "0", "ISD::MULHU", "T64::SHRI", "T64::SRAI", "MVT::i32", "0", "16", "MVT::i8", "ISD::MULHU", "T64::MULHHA_UU", "T64::MULHHA_SS", "MVT::i32", "0" ]	Tile64ISelDAGToDAG	Select	Tile64	VLIW	LLVM	20,199	378	1	[]

[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "Intrinsic", ")", ";", "if", "(", "!", "IntrData", ")", "return", "false", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MONone", ";", "Info", ".", "offset", "=", "0", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "0", ")", ";", "MVT", "VT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "1", ")", "->", "getType", "(", ")", ")", ";", "MVT", "ScalarVT", "=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ";", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI8", ")", "ScalarVT", "=", "MVT", "::", "i8", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI16", ")", "ScalarVT", "=", "MVT", "::", "i16", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI32", ")", "ScalarVT", "=", "MVT", "::", "i32", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "::", "None", "(", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "case", "GATHER", ":", "case", "GATHER_AVX2", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "2", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "::", "None", "(", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "break", ";", "}", "case", "SCATTER", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "3", ")", "->", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "2", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "::", "None", "(", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "X86", "X86", "0", "ISD::INTRINSIC_VOID", "0", "MVT::getVT", "1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::getVectorVT", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::getVT", "2", "MVT::getVectorVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "3", "MVT::getVT", "2", "MVT::getVectorVT" ]

X86ISelLowering (2)6

getTgtMemIntrinsic

X86

CPU

LLVM

20,100

435

1

[]

[ "<s>", "static", "void", "mips16_load_branch_target", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "TARGET_ABICALLS", "&&", "!", "TARGET_ABSOLUTE_ABICALLS", ")", "{", "rtx", "page", ",", "low", ";", "if", "(", "mips_cfun_has_cprestore_slot_p", "(", ")", ")", "mips_emit_move", "(", "dest", ",", "mips_cprestore_slot", "(", "dest", ",", "true", ")", ")", ";", "else", "mips_emit_move", "(", "dest", ",", "pic_offset_table_rtx", ")", ";", "page", "=", "mips_unspec_address", "(", "src", ",", "SYMBOL_GOTOFF_PAGE", ")", ";", "low", "=", "mips_unspec_address", "(", "src", ",", "SYMBOL_GOT_PAGE_OFST", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "PMODE_INSN", "(", "gen_unspec_got", ",", "(", "dest", ",", "page", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "dest", ",", "low", ")", ")", ")", ";", "}", "else", "{", "src", "=", "mips_unspec_address", "(", "src", ",", "SYMBOL_ABSOLUTE", ")", ";", "mips_emit_move", "(", "dest", ",", "src", ")", ";", "}", "}", "</s>" ]

[ "Emit", "code", "to", "load", "LABEL_REF", "SRC", "into", "MIPS16", "register", "DEST", ".", "This", "is", "called", "very", "late", "in", "mips_reorg", ",", "but", "the", "caller", "is", "required", "to", "run", "mips16_lay_out_constants", "on", "the", "result", "." ]

[ "mips" ]

mips4

mips16_load_branch_target

mips

CPU

GCC

20,101

129

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MSP430InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "uint64_t", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "0", ")", "{", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "1", ")", "/", "StackAlign", "*", "StackAlign", ";", "MachineInstr", "*", "New", "=", "nullptr", ";", "if", "(", "Old", ".", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SP", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", ".", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "Amount", "-=", "TII", ".", "getFramePoppedByCallee", "(", "Old", ")", ";", "if", "(", "Amount", ")", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "ADD16ri", ")", ",", "MSP430", "::", "SP", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "TII", ".", "getFramePoppedByCallee", "(", "*", "I", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SP", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "New", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "1", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "MSP430::ADD16ri", "MSP430::SP", "MSP430::SP", "3", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "3" ]

MSP430FrameLowering19

eliminateCallFramePseudoInstr

MSP430

MPU

LLVM

20,102

365

1

[]

[ "<s>", "void", "SPIRVPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVTargetMachine

addIRPasses

SPIRV

Virtual ISA

LLVM

20,103

14

1

[]

[ "<s>", "void", "RV16KInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "assert", "(", "RV16K", "::", "GPRRegClass", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "&&", "\"Impossible reg-to-reg copy\"", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "RV16K", "::", "MOV", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "</s>" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "RV16K", "RV16K", "RV16K::GPRRegClass", "\"Impossible reg-to-reg copy\"", "RV16K::MOV" ]

RV16KInstrInfo

copyPhysReg

RV16K

Virtual ISA

LLVM

20,104

75

1

[]

[ "<s>", "void", "AMDGPUTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "string", "Blob", ";", "const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";", "unsigned", "Type", "=", "getPALMetadata", "(", ")", "->", "getType", "(", ")", ";", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";", "EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitBytes", "(", "Blob", ")", ";", "}", ")", ";", "getPALMetadata", "(", ")", "->", "reset", "(", ")", ";", "}", "</s>" ]

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetStreamer1

finish

AMDGPU

GPU

LLVM

20,105

127

1

[]

[ "<s>", "rtx", "visium_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "newrtx", ",", "tem", "=", "NULL_RTX", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "NULL_RTX", ";", "if", "(", "optimize", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "tem", "=", "simplify_binary_operation", "(", "PLUS", ",", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "0", ")", ",", "XEXP", "(", "x", ",", "1", ")", ")", ";", "newrtx", "=", "tem", "?", "tem", ":", "x", ";", "if", "(", "GET_CODE", "(", "newrtx", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "newrtx", ",", "1", ")", ")", "==", "CONST_INT", "&&", "GET_CODE", "(", "XEXP", "(", "newrtx", ",", "0", ")", ")", "==", "REG", "&&", "BASE_REGISTER_P", "(", "REGNO", "(", "XEXP", "(", "newrtx", ",", "0", ")", ")", ")", ")", "{", "int", "offset", "=", "INTVAL", "(", "XEXP", "(", "newrtx", ",", "1", ")", ")", ";", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "int", "mask", "=", "(", "size", "==", "1", "?", "0x1f", ":", "(", "size", "==", "2", "?", "0x3f", ":", "0x7f", ")", ")", ";", "int", "mask1", "=", "(", "size", "==", "1", "?", "0", ":", "(", "size", "==", "2", "?", "1", ":", "3", ")", ")", ";", "int", "offset_base", "=", "offset", "&", "~", "mask", ";", "if", "(", "size", ">", "4", "&&", "size", "+", "offset", "-", "offset_base", ">", "0x80", ")", "offset_base", "=", "offset", "&", "~", "0x3f", ";", "if", "(", "offset_base", "&&", "(", "offset", "&", "mask1", ")", "==", "0", ")", "{", "rtx", "temp", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "newrtx", ",", "0", ")", ",", "GEN_INT", "(", "offset_base", ")", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "temp", ",", "GEN_INT", "(", "offset", "-", "offset_base", ")", ")", ";", "push_reload", "(", "XEXP", "(", "x", ",", "0", ")", ",", "0", ",", "&", "XEXP", "(", "x", ",", "0", ")", ",", "0", ",", "BASE_REG_CLASS", ",", "Pmode", ",", "VOIDmode", ",", "0", ",", "0", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return", "x", ";", "}", "}", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Perform", "a", "similar", "function", "to", "visium_legitimize_address", ",", "but", "this", "time", "for", "reload", ".", "Generating", "new", "registers", "is", "not", "an", "option", "here", ".", "Parts", "that", "need", "reloading", "are", "indicated", "by", "calling", "push_reload", "." ]

[ "visium", "0", "1", "1", "0", "0", "1", "1", "0x1f", "2", "0x3f", "0x7f", "1", "0", "2", "1", "3", "4", "0x80", "0x3f", "0", "0", "0", "0", "0", "0", "0", "0" ]

visium

visium_legitimize_reload_address

visium

Virtual ISA

GCC

20,106

318

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo139

loadRegFromStackSlot

AMDGPU

GPU

LLVM

20,107

369

1

[]

[ "<s>", "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "unsigned", "ErrorInfo", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "\"instruction use requires an option to be enabled\"", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "\"unrecognized instruction mnemonic\"", ")", ";", "case", "Match_ConversionFail", ":", "return", "Error", "(", "IDLoc", ",", "\"unable to convert operands to instruction\"", ")", ";", "case", "Match_InvalidOperand", ":", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "0U", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "\"too few operands for instruction\"", ")", ";", "ErrorLoc", "=", "(", "(", "MBlazeOperand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "\"invalid operand for instruction\"", ")", ";", "}", "llvm_unreachable", "(", "\"Implement any new match types added!\"", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "MBlaze", "MBlaze", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "\"unable to convert operands to instruction\"", "0U", "\"too few operands for instruction\"", "MBlaze", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

MBlazeAsmParser10

MatchAndEmitInstruction

MBlaze

MPU

LLVM

20,108

173

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", ";", "SDValue", "Ptr", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "IsInc", ";", "if", "(", "!", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "Base", ",", "Offset", ",", "AM", ",", "IsInc", ",", "DAG", ")", ")", "return", "false", ";", "AM", "=", "IsInc", "?", "ISD", "::", "PRE_INC", ":", "ISD", "::", "PRE_DEC", ";", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "address", "." ]

[ "AArch64", "AArch64", "ISD::MemIndexedMode", "ISD::PRE_INC", "ISD::PRE_DEC" ]

AArch64ISelLowering (2)

getPreIndexedAddressParts

AArch64

CPU

LLVM

20,109

148

1

[]

[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "*", "B", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", "*", "N", "=", "MDT", "->", "getNode", "(", "B", ")", ";", "MachineDomTreeNode", "*", "IDN", "=", "N", "->", "getIDom", "(", ")", ";", "if", "(", "IDN", ")", "{", "MachineBasicBlock", "*", "IDB", "=", "IDN", "->", "getBlock", "(", ")", ";", "typedef", "GraphTraits", "<", "MachineDomTreeNode", "*", ">", "GTN", ";", "typedef", "SmallVector", "<", "MachineDomTreeNode", "*", ",", "4", ">", "DTNodeVectType", ";", "DTNodeVectType", "Cn", "(", "GTN", "::", "child_begin", "(", "N", ")", ",", "GTN", "::", "child_end", "(", "N", ")", ")", ";", "for", "(", "DTNodeVectType", "::", "iterator", "I", "=", "Cn", ".", "begin", "(", ")", ",", "E", "=", "Cn", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "SB", "=", "(", "*", "I", ")", "->", "getBlock", "(", ")", ";", "MDT", "->", "changeImmediateDominator", "(", "SB", ",", "IDB", ")", ";", "}", "}", "while", "(", "B", "->", "succ_size", "(", ")", ">", "0", ")", "B", "->", "removeSuccessor", "(", "B", "->", "succ_begin", "(", ")", ")", ";", "for", "(", "auto", "I", "=", "B", "->", "pred_begin", "(", ")", ",", "E", "=", "B", "->", "pred_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "removeSuccessor", "(", "B", ")", ";", "Deleted", ".", "insert", "(", "B", ")", ";", "MDT", "->", "eraseNode", "(", "B", ")", ";", "MachineFunction", "::", "iterator", "BI", "=", "B", ";", "MFN", "->", "erase", "(", "BI", ")", ";", "}", "</s>" ]

[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]

[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4", "0" ]

HexagonEarlyIfConv

removeBlock

Hexagon

DSP

LLVM

20,110

237

1

[]

[ "<s>", "void", "scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", "def", ")", "{", "gcc_assert", "(", "DF_REF_REG_DEF_P", "(", "def", ")", ")", ";", "if", "(", "bitmap_bit_p", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")", ")", "return", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"", ",", "DF_REF_REGNO", "(", "def", ")", ",", "DF_REF_INSN_UID", "(", "def", ")", ",", "chain_id", ")", ";", "bitmap_set_bit", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")", ";", "}", "</s>" ]

[ "For", "DImode", "conversion", ",", "mark", "register", "defined", "by", "DEF", "as", "requiring", "conversion", "." ]

[ "i386", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"" ]

i3865

mark_dual_mode_def

i386

CPU

GCC

20,111

65

1

[]

[ "<s>", "bool", "SIMachineFunctionInfo", "::", "allocateVGPRSpillToAGPR", "(", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "bool", "isAGPRtoVGPR", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "assert", "(", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "FI", ")", ")", ";", "auto", "&", "Spill", "=", "VGPRToAGPRSpills", "[", "FI", "]", ";", "if", "(", "!", "Spill", ".", "Lanes", ".", "empty", "(", ")", ")", "return", "Spill", ".", "FullyAllocated", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "4", ";", "Spill", ".", "Lanes", ".", "resize", "(", "NumLanes", ",", "AMDGPU", "::", "NoRegister", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "isAGPRtoVGPR", "?", "AMDGPU", "::", "VGPR_32RegClass", ":", "AMDGPU", "::", "AGPR_32RegClass", ";", "auto", "Regs", "=", "RC", ".", "getRegisters", "(", ")", ";", "auto", "&", "SpillRegs", "=", "isAGPRtoVGPR", "?", "SpillAGPR", ":", "SpillVGPR", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Spill", ".", "FullyAllocated", "=", "true", ";", "BitVector", "OtherUsedRegs", ";", "OtherUsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "const", "uint32_t", "*", "CSRMask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "CSRMask", ")", "OtherUsedRegs", ".", "setBitsInMask", "(", "CSRMask", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillAGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillVGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "SmallVectorImpl", "<", "MCPhysReg", ">", "::", "const_iterator", "NextSpillReg", "=", "Regs", ".", "begin", "(", ")", ";", "for", "(", "int", "I", "=", "NumLanes", "-", "1", ";", "I", ">=", "0", ";", "--", "I", ")", "{", "NextSpillReg", "=", "std", "::", "find_if", "(", "NextSpillReg", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "MRI", ",", "&", "OtherUsedRegs", "]", "(", "MCPhysReg", "Reg", ")", "{", "return", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "!", "OtherUsedRegs", "[", "Reg", "]", ";", "}", ")", ";", "if", "(", "NextSpillReg", "==", "Regs", ".", "end", "(", ")", ")", "{", "Spill", ".", "FullyAllocated", "=", "false", ";", "break", ";", "}", "OtherUsedRegs", ".", "set", "(", "*", "NextSpillReg", ")", ";", "SpillRegs", ".", "push_back", "(", "*", "NextSpillReg", ")", ";", "Spill", ".", "Lanes", "[", "I", "]", "=", "*", "NextSpillReg", "++", ";", "}", "return", "Spill", ".", "FullyAllocated", ";", "}", "</s>" ]

[ "Reserve", "AGPRs", "or", "VGPRs", "to", "support", "spilling", "for", "FrameIndex", "FI", "." ]

[ "AMDGPU", "SI", "4", "AMDGPU::NoRegister", "AMDGPU::VGPR_32RegClass", "AMDGPU::AGPR_32RegClass", "SI", "1", "0" ]

SIMachineFunctionInfo

allocateVGPRSpillToAGPR

AMDGPU

GPU

LLVM

20,112

383

1

[]

[ "<s>", "unsigned", "TOYMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "llvm_unreachable", "(", "\"getJumpTargetOpValue is not implemented yet\"", ")", ";", "}", "</s>" ]

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "TOY", "TOY", "\"getJumpTargetOpValue is not implemented yet\"" ]

TOYMCCodeEmitter

getJumpTargetOpValue

TOY

CPU

LLVM

20,113

28

1

[]

[ "<s>", "MCObjectWriter", "*", "WebAssemblyAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createWebAssemblyELFObjectWriter", "(", "OS", ",", "Is64Bit", ",", "0", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0" ]

WebAssemblyAsmBackend (2)

createObjectWriter

WebAssembly

Virtual ISA

LLVM

20,114

23

1

[]

[ "<s>", "unsigned", "LoongArchAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "LoongArchOperand", "&", "Op", "=", "static_cast", "<", "LoongArchOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "Match_InvalidOperand", ";", "MCRegister", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "LoongArchMCRegisterClasses", "[", "LoongArch", "::", "FPR32RegClassID", "]", ".", "contains", "(", "Reg", ")", "&&", "Kind", "==", "MCK_FPR64", ")", "{", "Op", ".", "setReg", "(", "convertFPR32ToFPR64", "(", "Reg", ")", ")", ";", "return", "Match_Success", ";", "}", "return", "Match_InvalidOperand", ";", "}", "</s>" ]

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "LoongArch", "LoongArch", "LoongArch", "LoongArch", "LoongArch", "LoongArch::FPR32RegClassID" ]

LoongArchAsmParser1

validateTargetOperandClass

LoongArch

CPU

LLVM

20,115

84

1

[]

[ "<s>", "static", "int", "pcrel_constant_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "return", "symbol_mentioned_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", "&&", "label_mentioned_p", "(", "XEXP", "(", "x", ",", "1", ")", ")", ";", "return", "FALSE", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "this", "rtx", "is", "the", "difference", "of", "a", "symbol", "and", "a", "label", ",", "and", "will", "reduce", "to", "a", "PC-relative", "relocation", "in", "the", "object", "file", ".", "Expressions", "like", "this", "can", "be", "left", "alone", "when", "generating", "PIC", ",", "rather", "than", "forced", "through", "the", "GOT", "." ]

[ "arm", "0", "1" ]

arm

pcrel_constant_p

arm

CPU

GCC

20,116

42

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"VE Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "VE", "\"VE Assembly Printer\"" ]

VEAsmPrinter

getPassName

VE

CPU

LLVM

20,117

11

1

[]

[ "<s>", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "MipsAnalyzeImmediate", "::", "Analyze", "(", "uint64_t", "Imm", ",", "unsigned", "Size", ",", "bool", "LastInstrIsADDiu", ")", "{", "this", "->", "Size", "=", "Size", ";", "if", "(", "Size", "==", "32", ")", "{", "ADDiu", "=", "Mips", "::", "ADDiu", ";", "ORi", "=", "Mips", "::", "ORi", ";", "SLL", "=", "Mips", "::", "SLL", ";", "LUi", "=", "Mips", "::", "LUi", ";", "}", "else", "{", "ADDiu", "=", "Mips", "::", "DADDiu", ";", "ORi", "=", "Mips", "::", "ORi64", ";", "SLL", "=", "Mips", "::", "DSLL", ";", "LUi", "=", "Mips", "::", "LUi64", ";", "}", "InstSeqLs", "SeqLs", ";", "if", "(", "LastInstrIsADDiu", "|", "!", "Imm", ")", "GetInstSeqLsADDiu", "(", "Imm", ",", "Size", ",", "SeqLs", ")", ";", "else", "GetInstSeqLs", "(", "Imm", ",", "Size", ",", "SeqLs", ")", ";", "GetShortestSeq", "(", "SeqLs", ",", "Insts", ")", ";", "return", "Insts", ";", "}", "</s>" ]

[ "Analyze", "-", "Get", "an", "instruction", "sequence", "to", "load", "immediate", "Imm", "." ]

[ "Mips", "Mips", "Mips", "32", "Mips::ADDiu", "Mips::ORi", "Mips::SLL", "Mips::LUi", "Mips::DADDiu", "Mips::ORi64", "Mips::DSLL", "Mips::LUi64" ]

MipsAnalyzeImmediate (2)

Analyze

Mips

CPU

LLVM

20,118

124

1

[]

[ "<s>", "bool", "MSP430RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]

[ "MSP430", "MSP430" ]

MSP430RegisterInfo11

hasReservedCallFrame

MSP430

MPU

LLVM

20,119

24

1

[]

[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_MBlaze", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "unsigned", "Ret", "=", "(", "CallConv", "==", "llvm", "::", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "MBlazeISD", "::", "IRet", ":", "MBlazeISD", "::", "Ret", ";", "unsigned", "Reg", "=", "(", "CallConv", "==", "llvm", "::", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "MBlaze", "::", "R14", ":", "MBlaze", "::", "R15", ";", "SDValue", "DReg", "=", "DAG", ".", "getRegister", "(", "Reg", ",", "MVT", "::", "i32", ")", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "DReg", ",", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "DReg", ")", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MBlaze", "MBlaze", "ISD::OutputArg", "16", "MBlaze", "0", "0", "\"Can only return in registers!\"", "1", "MBlazeISD::IRet", "MBlazeISD::Ret", "MBlaze::R14", "MBlaze::R15", "MVT::i32", "MVT::Other", "MVT::Other" ]

MBlazeISelLowering14

LowerReturn

MBlaze

MPU

LLVM

20,120

335

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

mayBeEmittedAsTailCall

AArch64

CPU

LLVM

20,121

20

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "bool", "isPatchPoint", "=", "CLI", ".", "IsPatchPoint", ";", "ImmutableCallSite", "*", "CS", "=", "CLI", ".", "CS", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "!", "(", "CS", "&&", "CS", "->", "isMustTailCall", "(", ")", ")", ")", "isTailCall", "=", "false", ";", "else", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization_64SVR4", "(", "Callee", ",", "CallConv", ",", "CS", ",", "isVarArg", ",", "Outs", ",", "Ins", ",", "DAG", ")", ";", "else", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "isTailCall", ")", "{", "++", "NumTailCalls", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "++", "NumSiblingCalls", ";", "assert", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "\"Callee should be an llvm::Function object.\"", ")", ";", "DEBUG", "(", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "->", "getGlobal", "(", ")", ";", "const", "unsigned", "Width", "=", "80", "-", "strlen", "(", "\"TCO caller: \"", ")", "-", "strlen", "(", "\", callee linkage: 0, 0\"", ")", ";", "dbgs", "(", ")", "<<", "\"TCO caller: \"", "<<", "left_justify", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", ",", "Width", ")", "<<", "\", callee linkage: \"", "<<", "GV", "->", "getVisibility", "(", ")", "<<", "\", \"", "<<", "GV", "->", "getLinkage", "(", ")", "<<", "\"\\n\"", ")", ";", "}", "}", "if", "(", "!", "isTailCall", "&&", "CS", "&&", "CS", "->", "isMustTailCall", "(", ")", ")", "report_fatal_error", "(", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", ")", ";", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isTailCall", ")", "Callee", "=", "LowerGlobalAddress", "(", "Callee", ",", "DAG", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "LowerCall_64SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "isPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";", "else", "return", "LowerCall_32SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "isPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";", "}", "return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "isPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "80", "\"TCO caller: \"", "\", callee linkage: 0, 0\"", "\"TCO caller: \"", "\", callee linkage: \"", "\", \"", "\"\\n\"", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", "PPC" ]

PPCISelLowering135

LowerCall

PowerPC

CPU

LLVM

20,122

473

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "SpecialTypeDescriptor", "*", "TD", ")", "{", "return", "TD", "->", "Kind", "==", "SpecialTypeKind", "::", "STK_Pipe", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "SPIRV" ]

SPIRVDuplicatesTracker

classof

SPIRV

Virtual ISA

LLVM

20,123

20

1

[]

[ "<s>", "void", "aarch64_emit_sve_pred_move", "(", "rtx", "dest", ",", "rtx", "pred", ",", "rtx", "src", ")", "{", "expand_operand", "ops", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "create_output_operand", "(", "&", "ops", "[", "0", "]", ",", "dest", ",", "mode", ")", ";", "create_input_operand", "(", "&", "ops", "[", "1", "]", ",", "pred", ",", "GET_MODE", "(", "pred", ")", ")", ";", "create_input_operand", "(", "&", "ops", "[", "2", "]", ",", "src", ",", "mode", ")", ";", "temporary_volatile_ok", "v", "(", "true", ")", ";", "expand_insn", "(", "code_for_aarch64_pred_mov", "(", "mode", ")", ",", "3", ",", "ops", ")", ";", "}", "</s>" ]

[ "Emit", "an", "SVE", "predicated", "move", "from", "SRC", "to", "DEST", ".", "PRED", "is", "a", "predicate", "that", "is", "known", "to", "contain", "PTRUE", "." ]

[ "aarch64", "3", "0", "1", "2", "3" ]

aarch64

aarch64_emit_sve_pred_move

aarch64

CPU

GCC

20,124

88

1

[]

[ "<s>", "MCSection", "*", "XCoreTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "SectionName", "=", "GO", "->", "getSection", "(", ")", ";", "bool", "IsCPRel", "=", "SectionName", ".", "startswith", "(", "\".cp.\"", ")", ";", "if", "(", "IsCPRel", "&&", "!", "Kind", ".", "isReadOnly", "(", ")", ")", "report_fatal_error", "(", "\"Using .cp. section for writeable object.\"", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "SectionName", ",", "getXCoreSectionType", "(", "Kind", ")", ",", "getXCoreSectionFlags", "(", "Kind", ",", "IsCPRel", ")", ")", ";", "}", "</s>" ]

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "XCore", "XCore", "\".cp.\"", "\"Using .cp. section for writeable object.\"", "XCore", "XCore" ]

XCoreTargetObjectFile13

getExplicitSectionGlobal

XCore

MPU

LLVM

20,125

79

1

[]

[ "<s>", "OperandMatchResultTy", "P2AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "reg_no", ",", "SMLoc", "&", "start", ",", "SMLoc", "&", "end", ")", "{", "start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "reg_no", "=", "parseRegister", "(", "\"\"", ")", ";", "end", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "reg_no", "==", "(", "unsigned", ")", "-", "1", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";", "}", "</s>" ]

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "P2", "P2", "\"\"", "1" ]

P2AsmParser

tryParseRegister

P2

MPU

LLVM

20,126

66

1

[]

[ "<s>", "static", "rtx", "csky_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", "ATTRIBUTE_UNUSED", ";", "int", "size", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "FUNCTION_VARG_MODE_P", "(", "mode", ")", ")", "{", "mode", "=", "promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsignedp", ",", "func", ",", "1", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_VFP_REGNUM", ")", ";", "}", "if", "(", "INTEGRAL_TYPE_P", "(", "type", ")", ")", "{", "mode", "=", "promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsignedp", ",", "func", ",", "1", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_RET_REGNUM", ")", ";", "}", "if", "(", "mode", "==", "BLKmode", "&&", "size", ">", "UNITS_PER_WORD", "&&", "size", "<=", "UNITS_PER_WORD", "*", "2", ")", "{", "rtx", "ret_regs", "[", "2", "]", ";", "ret_regs", "[", "0", "]", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "CSKY_FIRST_RET_REGNUM", ")", ",", "GEN_INT", "(", "0", "*", "UNITS_PER_WORD", ")", ")", ";", "ret_regs", "[", "1", "]", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "CSKY_FIRST_RET_REGNUM", "+", "1", ")", ",", "GEN_INT", "(", "1", "*", "UNITS_PER_WORD", ")", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "2", ",", "ret_regs", "[", "0", "]", ",", "ret_regs", "[", "1", "]", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "vec", ")", ";", "}", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_RET_REGNUM", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_FUNCTION_VALUE", "." ]

[ "csky", "1", "1", "2", "2", "0", "0", "1", "1", "1", "2", "0", "1" ]

csky

csky_function_value

csky

CPU

GCC

20,127

214

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "SDValue", "VReg", "=", "AMDGPUTargetLowering", "::", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ",", "cast", "<", "RegisterSDNode", ">", "(", "VReg", ")", "->", "getReg", "(", ")", ",", "VT", ")", ";", "}", "</s>" ]

[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]

[ "AMDGPU", "SI", "AMDGPU" ]

SIISelLowering (2)

CreateLiveInRegister

AMDGPU

GPU

LLVM

20,128

74

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "||", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "hasAVX2", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "DataVTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "DataTy", ")", ")", "{", "unsigned", "NumElts", "=", "DataVTy", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "1", ")", "return", "false", ";", "}", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";", "return", "IntWidth", "==", "32", "||", "IntWidth", "==", "64", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "X86", "X86", "1", "32", "64" ]

X86TargetTransformInfo103

isLegalMaskedGather

X86

CPU

LLVM

20,129

144

1

[]

[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "DL", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";", "}", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "AAP", "AAP", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

AAPISelLowering

LowerCall

AAP

MPU

LLVM

20,130

165

1

[]

[ "<s>", "void", "P2MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "OutMI", ".", "setFlags", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "lowerOperand", "(", "MO", ")", ";", "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}", "}", "</s>" ]

[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]

[ "P2", "P2", "0" ]

P2MCInstLower

lowerInstruction

P2

MPU

LLVM

20,131

100

1

[]

[ "<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]

[ "Mips" ]

MipsDisassembler14

getRegInfo

Mips

CPU

LLVM

20,132

16

1

[]

[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "{", "return", "MVT", "::", "i64", ";", "}", "else", "{", "return", "MVT", "::", "i32", ";", "}", "}", "</s>" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "PowerPC", "PPC", "PPC", "MVT::i64", "MVT::i32" ]

PPCISelLowering148

getOptimalMemOpType

PowerPC

CPU

LLVM

20,133

53

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "return", "isOperationLegalOrCustom", "(", "ISD", "::", "FMA", ",", "VT", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "Hexagon", "Hexagon", "ISD::FMA" ]

HexagonISelLowering (2)1

isFMAFasterThanFMulAndFAdd

Hexagon

DSP

LLVM

20,134

21

1

[]

[ "<s>", "int", "PatmosInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "if", "(", "UseMI", "->", "isInlineAsm", "(", ")", ")", "{", "return", "getDefOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ")", ";", "}", "return", "TargetInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "}", "</s>" ]

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "Patmos", "Patmos" ]

PatmosInstrInfo

getOperandLatency

Patmos

VLIW

LLVM

20,135

65

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "RISCV", "::", "GPRRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "RISCV", "::", "LW", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "llvm_unreachable", "(", "\"Can't load this register from stack slot\"", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LW", "0", "\"Can't load this register from stack slot\"" ]

RISCVInstrInfo33

loadRegFromStackSlot

RISCV

CPU

LLVM

20,136

97

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";", "}", "</s>" ]

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG10

getGlobalBaseReg

Sparc

CPU

LLVM

20,137

41

1

[]

[ "<s>", "unsigned", "int", "fr30_compute_frame_size", "(", "int", "from_reg", ",", "int", "to_reg", ")", "{", "int", "regno", ";", "unsigned", "int", "return_value", ";", "unsigned", "int", "var_size", ";", "unsigned", "int", "args_size", ";", "unsigned", "int", "pretend_size", ";", "unsigned", "int", "reg_size", ";", "unsigned", "int", "gmask", ";", "var_size", "=", "WORD_ALIGN", "(", "get_frame_size", "(", ")", ")", ";", "args_size", "=", "WORD_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "reg_size", "=", "0", ";", "gmask", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "gmask", "|=", "1", "<<", "regno", ";", "}", "}", "current_frame_info", ".", "save_fp", "=", "MUST_SAVE_FRAME_POINTER", ";", "current_frame_info", ".", "save_rp", "=", "MUST_SAVE_RETURN_POINTER", ";", "reg_size", "+=", "(", "current_frame_info", ".", "save_fp", "+", "current_frame_info", ".", "save_rp", ")", "*", "UNITS_PER_WORD", ";", "current_frame_info", ".", "pretend_size", "=", "pretend_size", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "args_size", "=", "args_size", ";", "current_frame_info", ".", "reg_size", "=", "reg_size", ";", "current_frame_info", ".", "frame_size", "=", "args_size", "+", "var_size", ";", "current_frame_info", ".", "total_size", "=", "args_size", "+", "var_size", "+", "reg_size", "+", "pretend_size", ";", "current_frame_info", ".", "gmask", "=", "gmask", ";", "current_frame_info", ".", "initialised", "=", "reload_completed", ";", "return_value", "=", "0", ";", "if", "(", "to_reg", "==", "STACK_POINTER_REGNUM", ")", "return_value", "+=", "args_size", "+", "var_size", ";", "if", "(", "from_reg", "==", "ARG_POINTER_REGNUM", ")", "return_value", "+=", "reg_size", ";", "return", "return_value", ";", "}", "</s>" ]

[ "Returns", "the", "number", "of", "bytes", "offset", "between", "FROM_REG", "and", "TO_REG", "for", "the", "current", "function", ".", "As", "a", "side", "effect", "it", "fills", "in", "the", "current_frame_info", "structure", ",", "if", "the", "data", "is", "available", "." ]

[ "fr30", "0", "0", "0", "1", "0" ]

fr30

fr30_compute_frame_size

fr30

DSP

GCC

20,138

218

1

[]

[ "<s>", "static", "reg_class_t", "s390_preferred_reload_class", "(", "rtx", "op", ",", "reg_class_t", "rclass", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_INT", ":", "case", "CONST_WIDE_INT", ":", "if", "(", "reg_class_subset_p", "(", "GENERAL_REGS", ",", "rclass", ")", "&&", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "GENERAL_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", "&&", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "ADDR_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "legitimate_reload_fp_constant_p", "(", "op", ")", ")", "return", "FP_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "VEC_REGS", ",", "rclass", ")", "&&", "legitimate_reload_vector_constant_p", "(", "op", ")", ")", "return", "VEC_REGS", ";", "return", "NO_REGS", ";", "case", "CONST", ":", "if", "(", "TARGET_CPU_ZARCH", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "0", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "0", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "1", ")", ")", "==", "CONST_INT", ")", "{", "if", "(", "flag_pic", "&&", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", ")", "return", "ADDR_REGS", ";", "else", "return", "NO_REGS", ";", "}", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "!", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "NO_REGS", ";", "case", "PLUS", ":", "if", "(", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", ")", "return", "ADDR_REGS", ";", "else", "return", "NO_REGS", ";", "default", ":", "break", ";", "}", "return", "rclass", ";", "}", "</s>" ]

[ "Given", "an", "rtx", "OP", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", "." ]

[ "s390", "0", "0", "0", "0", "1" ]

s3905

s390_preferred_reload_class

s390

MPU

GCC

20,139

223

1

[]

[ "<s>", "unsigned", "int", "nds32_data_alignment", "(", "tree", "data", ",", "unsigned", "int", "basic_align", ")", "{", "if", "(", "(", "basic_align", "<", "BITS_PER_WORD", ")", "&&", "(", "TREE_CODE", "(", "data", ")", "==", "ARRAY_TYPE", "||", "TREE_CODE", "(", "data", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "data", ")", "==", "RECORD_TYPE", ")", ")", "return", "BITS_PER_WORD", ";", "else", "return", "basic_align", ";", "}", "</s>" ]

[ "Return", "alignment", "for", "data", "." ]

[ "nds32" ]

nds32

nds32_data_alignment

nds32

CPU

GCC

20,140

51

1

[]

[ "<s>", "bool", "LanaiTargetObjectFile", "::", "isConstantInSmallSection", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CN", ")", "const", "{", "return", "isInSmallSection", "(", "DL", ".", "getTypeAllocSize", "(", "CN", "->", "getType", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]

[ "Lanai", "Lanai" ]

LanaiTargetObjectFile

isConstantInSmallSection

Lanai

CPU

LLVM

20,141

33

1

[]

[ "<s>", "static", "void", "nds32_emit_load_store", "(", "rtx", "reg", ",", "rtx", "mem", ",", "enum", "machine_mode", "mode", ",", "int", "offset", ",", "bool", "load_p", ")", "{", "rtx", "new_mem", ";", "new_mem", "=", "adjust_address", "(", "mem", ",", "mode", ",", "offset", ")", ";", "if", "(", "load_p", ")", "emit_move_insn", "(", "reg", ",", "new_mem", ")", ";", "else", "emit_move_insn", "(", "new_mem", ",", "reg", ")", ";", "}", "</s>" ]

[ "Auxiliary", "static", "function", "definitions", "." ]

[ "nds32" ]

nds32-memory-manipulation

nds32_emit_load_store

nds32

CPU

GCC

20,142

55

1

[]

[ "<s>", "const", "SPIRVRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVInstrInfo

getRegisterInfo

SPIRV

Virtual ISA

LLVM

20,143

12

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createAMDGPULowerKernelArgumentsPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "}", "</s>" ]

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine102

addCodeGenPrepare

AMDGPU

GPU

LLVM

20,144

50

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "COREV_HWLP_BLOCKS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV" ]

RISCVCoreVHwlpBlocks

getPassName

RISCV

CPU

LLVM

20,145

11

1

[]

[ "<s>", "inline", "type_suffix_index", "find_type_suffix", "(", "type_class_index", "tclass", ",", "unsigned", "int", "element_bits", ")", "{", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "i", ")", "if", "(", "type_suffixes", "[", "i", "]", ".", "tclass", "==", "tclass", "&&", "type_suffixes", "[", "i", "]", ".", "element_bits", "==", "element_bits", ")", "return", "type_suffix_index", "(", "i", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "type", "suffix", "associated", "with", "ELEMENT_BITS-bit", "elements", "of", "type", "class", "TCLASS", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

find_type_suffix

aarch64

CPU

GCC

20,146

58

1

[]

[ "<s>", "static", "void", "replace_swapped_aligned_store", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx_insn", "*", "store_insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "store_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid", "]", ".", "is_swap", "&&", "insn_entry", "[", "uid", "]", ".", "is_store", ")", ";", "rtx", "body", "=", "PATTERN", "(", "store_insn", ")", ";", "rtx", "dest_address", "=", "XEXP", "(", "SET_DEST", "(", "body", ")", ",", "0", ")", ";", "rtx", "swap_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "gcc_assert", "(", "REG_P", "(", "dest_address", ")", "||", "rs6000_sum_of_two_registers_p", "(", "dest_address", ")", ")", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "store_insn", ")", ";", "df_ref", "use", ";", "rtx_insn", "*", "swap_insn", "=", "NULL", ";", "unsigned", "uid2", "=", "0", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "swap_reg", ")", ")", "continue", ";", "gcc_assert", "(", "def_link", "&&", "def_link", "->", "ref", "&&", "!", "def_link", "->", "next", "&&", "!", "DF_REF_IS_ARTIFICIAL", "(", "def_link", "->", "ref", ")", ")", ";", "swap_insn", "=", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ";", "uid2", "=", "INSN_UID", "(", "swap_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid2", "]", ".", "is_swap", "&&", "!", "insn_entry", "[", "uid2", "]", ".", "is_load", "&&", "!", "insn_entry", "[", "uid2", "]", ".", "is_store", ")", ";", "break", ";", "}", "gcc_assert", "(", "swap_insn", ")", ";", "rtx", "set", "=", "single_set", "(", "store_insn", ")", ";", "gcc_assert", "(", "set", ")", ";", "rtx", "dest_exp", "=", "SET_DEST", "(", "set", ")", ";", "rtx", "src_exp", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "dest_exp", ")", ";", "gcc_assert", "(", "MEM_P", "(", "dest_exp", ")", ")", ";", "gcc_assert", "(", "MEM_ALIGN", "(", "dest_exp", ")", ">=", "128", ")", ";", "rtx", "stvx", ";", "stvx", "=", "rs6000_gen_stvx", "(", "mode", ",", "dest_exp", ",", "src_exp", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_before", "(", "stvx", ",", "store_insn", ")", ";", "rtx", "new_body", "=", "PATTERN", "(", "new_insn", ")", ";", "gcc_assert", "(", "(", "GET_CODE", "(", "new_body", ")", "==", "SET", ")", "&&", "(", "GET_CODE", "(", "SET_DEST", "(", "new_body", ")", ")", "==", "MEM", ")", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "store_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "df_insn_delete", "(", "store_insn", ")", ";", "remove_insn", "(", "store_insn", ")", ";", "store_insn", "->", "set_deleted", "(", ")", ";", "uid2", "=", "INSN_UID", "(", "swap_insn", ")", ";", "mark_swaps_for_removal", "(", "insn_entry", ",", "uid2", ")", ";", "replace_swap_with_copy", "(", "insn_entry", ",", "uid2", ")", ";", "}", "</s>" ]

[ "Given", "that", "STORE_INSN", "represents", "an", "aligned", "store-with-swap", "of", "a", "swapped", "value", ",", "replace", "the", "store", "with", "an", "aligned", "store", "(", "without", "swap", ")", "and", "replace", "the", "swap", "with", "a", "copy", "insn", "." ]

[ "rs6000", "0", "0", "0", "0", "128" ]

rs6000-p8swap2

replace_swapped_aligned_store

rs6000

CPU

GCC

20,147

384

1

[]

[ "<s>", "static", "tree", "ia64_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "tree", "*", "pre_p", ",", "tree", "*", "post_p", ")", "{", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ")", "{", "tree", "ptrtype", "=", "build_pointer_type", "(", "type", ")", ";", "tree", "addr", "=", "std_gimplify_va_arg_expr", "(", "valist", ",", "ptrtype", ",", "pre_p", ",", "post_p", ")", ";", "return", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "}", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", ")", "?", "int_size_in_bytes", "(", "type", ")", ">", "8", ":", "TYPE_ALIGN", "(", "type", ")", ">", "8", "*", "BITS_PER_UNIT", ")", "{", "tree", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "build_int_cst", "(", "NULL_TREE", ",", "2", "*", "UNITS_PER_WORD", "-", "1", ")", ")", ";", "t", "=", "build", "(", "BIT_AND_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "-", "2", "*", "UNITS_PER_WORD", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "return", "std_gimplify_va_arg_expr", "(", "valist", ",", "type", ",", "pre_p", ",", "post_p", ")", ";", "}", "</s>" ]

[ "Implement", "va_arg", "." ]

[ "ia64", "8", "8", "2", "1", "2" ]

ia643

ia64_gimplify_va_arg

ia64

CPU

GCC

20,148

187

1

[]

[ "<s>", "bool", "isKZeroMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "X86FMA3KZeroMasked", ")", "!=", "0", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-zero-masked", "opcodes", "." ]

[ "X86", "X86", "0" ]

X86InstrFMA3Info

isKZeroMasked

X86

CPU

LLVM

20,149

16

1

[]

[ "<s>", "enum", "aarch64_symbol_type", "aarch64_classify_symbolic_expression", "(", "rtx", "x", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "return", "aarch64_classify_symbol", "(", "x", ",", "offset", ")", ";", "}", "</s>" ]

[ "Classify", "the", "base", "of", "symbolic", "expression", "X", ",", "given", "that", "X", "appears", "in", "context", "CONTEXT", "." ]

[ "aarch64" ]

aarch643

aarch64_classify_symbolic_expression

aarch64

CPU

GCC

20,150

31

1

[]

[ "<s>", "static", "inline", "CvtDirection", "getTombstoneKey", "(", ")", "{", "return", "{", "T_UNDEF", ",", "0", ";", "}", "</s>" ]

[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]

[ "TPC", "0" ]

TPCISelLowering

getTombstoneKey

TPC

Virtual ISA

LLVM

20,151

14

1

[]

[ "<s>", "static", "uint32_t", "getFastMathFlags", "(", "const", "MachineInstr", "&", "I", ")", "{", "uint32_t", "flags", "=", "FPFastMathMode", "::", "None", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNoNans", ")", ")", "flags", "|=", "FPFastMathMode", "::", "NotNaN", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNoInfs", ")", ")", "flags", "|=", "FPFastMathMode", "::", "NotInf", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ")", "flags", "|=", "FPFastMathMode", "::", "NSZ", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmArcp", ")", ")", "flags", "|=", "FPFastMathMode", "::", "AllowRecip", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", ")", "flags", "|=", "FPFastMathMode", "::", "Fast", ";", "return", "flags", ";", "}", "</s>" ]

[ "Get", "the", "flags", "to", "be", "applied", "to", "created", "floating", "point", "ops", "." ]

[ "SPIRV" ]

SPIRVGenerateDecorations

getFastMathFlags

SPIRV

Virtual ISA

LLVM

20,152

116

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "for", "(", "size_t", "Reg", "=", "0", ";", "Reg", "<", "getNumRegs", "(", ")", ";", "Reg", "++", ")", "{", "if", "(", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "isRegisterReservedByUser", "(", "Reg", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "}", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X0", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X2", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X3", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X4", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X8", ")", ";", "if", "(", "TFI", "->", "hasBP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "RISCVABI", "::", "getBPReg", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "VL", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "VTYPE", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "VXSAT", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "VXRM", ")", ";", "for", "(", "unsigned", "n", "=", "0", ";", "n", "!=", "8", ";", "++", "n", ")", "{", "if", "(", "RVFI", "->", "getUsedSSR", "(", ")", "&", "(", "1", "<<", "n", ")", ")", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "F0_D", "+", "n", ")", ";", "}", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "RI5CY", "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg", "RISCV::VL", "RISCV::VTYPE", "RISCV::VXSAT", "RISCV::VXRM", "0", "8", "1", "RISCV::F0_D" ]

RISCVRegisterInfo

getReservedRegs

RI5CY

CPU

LLVM

20,153

248

1

[]

[ "<s>", "static", "inline", "bool", "bpf_address_base_p", "(", "rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "(", "REGNO", "(", "x", ")", "<", "11", "||", "(", "!", "strict", "&&", "REGNO", "(", "x", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "`", "true", "'", "if", "the", "given", "RTX", "X", "is", "a", "valid", "base", "for", "an", "indirect", "memory", "access", ".", "STRICT", "has", "the", "same", "meaning", "than", "in", "bpf_legitimate_address_p", "." ]

[ "bpf", "11" ]

bpf

bpf_address_base_p

bpf

Virtual ISA

GCC

20,154

44

1

[]

[ "<s>", "int", "s390_agen_dep_p", "(", "rtx_insn", "*", "dep_insn", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "dep_rtx", "=", "PATTERN", "(", "dep_insn", ")", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "SET", "&&", "addr_generation_dependency_p", "(", "dep_rtx", ",", "insn", ")", ")", "return", "1", ";", "else", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "0", ";", "i", "<", "XVECLEN", "(", "dep_rtx", ",", "0", ")", ";", "i", "++", ")", "{", "if", "(", "addr_generation_dependency_p", "(", "XVECEXP", "(", "dep_rtx", ",", "0", ",", "i", ")", ",", "insn", ")", ")", "return", "1", ";", "}", "}", "return", "0", ";", "}", "</s>" ]

[ "Return", "1", ",", "if", "dep_insn", "sets", "register", "used", "in", "insn", "in", "the", "agen", "unit", "." ]

[ "s390", "1", "0", "0", "0", "1", "0" ]

s390

s390_agen_dep_p

s390

MPU

GCC

20,155

97

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "128", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxp", ":", "Intrinsic", "::", "aarch64_stxp", ";", "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int64Ty", ",", "\"lo\"", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "64", ")", ",", "Int64Ty", ",", "\"hi\"", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Stxr", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxr", ":", "Intrinsic", "::", "aarch64_stxr", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall2", "(", "Stxr", ",", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Stxr", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "0", ")", ")", ",", "Addr", ")", ";", "}", "</s>" ]

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "0" ]

AArch64ISelLowering23

emitStoreConditional

AArch64

CPU

LLVM

20,156

261

1

[]

[ "<s>", "void", "PatmosAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "auto", "align", "=", "MBB", ".", "getAlignment", "(", ")", ";", "if", "(", "align", ".", "value", "(", ")", "&&", "(", "MBB", ".", "getParent", "(", ")", "->", "getBlockNumbered", "(", "0", ")", "!=", "&", "MBB", ")", ")", "{", "emitAlignment", "(", "align", ")", ";", "}", "if", "(", "isFStart", "(", "&", "MBB", ")", "&&", "(", "MBB", ".", "getParent", "(", ")", "->", "getBlockNumbered", "(", "0", ")", "!=", "&", "MBB", ")", ")", "{", "assert", "(", "!", "MBB", ".", "pred_empty", "(", ")", "&&", "\"Basic block without predecessors do not emit labels, unsupported.\"", ")", ";", "MCSymbol", "*", "SymStart", "=", "MBB", ".", "getSymbol", "(", ")", ";", "CurrCodeEnd", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitSymbolAttribute", "(", "SymStart", ",", "MCSA_ELF_TypeFunction", ")", ";", "emitDotSize", "(", "SymStart", ",", "CurrCodeEnd", ")", ";", "EmitFStart", "(", "SymStart", ",", "CurrCodeEnd", ",", "FStartAlignment", ")", ";", "}", "(", "(", "MachineBasicBlock", "&", ")", "MBB", ")", ".", "setAlignment", "(", "Align", "(", "1", ")", ")", ";", "AsmPrinter", "::", "emitBasicBlockStart", "(", "MBB", ")", ";", "(", "(", "MachineBasicBlock", "&", ")", "MBB", ")", ".", "setAlignment", "(", "align", ")", ";", "emitBasicBlockBegin", "(", "MBB", ")", ";", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]

[ "Patmos", "Patmos", "0", "0", "\"Basic block without predecessors do not emit labels, unsupported.\"", "1" ]

PatmosAsmPrinter1

emitBasicBlockStart

Patmos

VLIW

LLVM

20,157

174

1

[]

[ "<s>", "rtx", "alpha_tablejump_addr_vec", "(", "rtx", "insn", ")", "{", "rtx", "tmp", ";", "tmp", "=", "JUMP_LABEL", "(", "insn", ")", ";", "if", "(", "!", "tmp", ")", "return", "NULL_RTX", ";", "tmp", "=", "NEXT_INSN", "(", "tmp", ")", ";", "if", "(", "!", "tmp", ")", "return", "NULL_RTX", ";", "if", "(", "GET_CODE", "(", "tmp", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "tmp", ")", ")", "==", "ADDR_DIFF_VEC", ")", "return", "PATTERN", "(", "tmp", ")", ";", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Return", "the", "ADDR_VEC", "associated", "with", "a", "tablejump", "insn", "." ]

[ "alpha" ]

alpha3

alpha_tablejump_addr_vec

alpha

MPU

GCC

20,158

69

1

[]

[ "<s>", "void", "Comet2DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"### Select\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Comet2", "Comet2", "\"### Select\\n\"", "\"== \"", "\"\\n\"", "1" ]

Comet2ISelDAGToDAG

Select

Comet2

CPU

LLVM

20,159

67

1

[]

[ "<s>", "bool", "ARM64RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "ARM64", "ARM64" ]

ARM64RegisterInfo

requiresFrameIndexScavenging

ARM64

CPU

LLVM

20,160

16

1

[]

[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "const", "SparcFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", ";", "Offset", "=", "TFI", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isV9", "(", ")", "||", "!", "Subtarget", ".", "hasHardQuad", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "SP", "::", "STQFri", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "SP", "::", "sub_even64", ")", ";", "unsigned", "SrcOddReg", "=", "getSubReg", "(", "SrcReg", ",", "SP", "::", "sub_odd64", ")", ";", "MachineInstr", "*", "StMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "SP", "::", "STDFri", ")", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcEvenReg", ")", ";", "replaceFI", "(", "MF", ",", "II", ",", "*", "StMI", ",", "dl", ",", "0", ",", "Offset", ",", "FrameReg", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "SP", "::", "STDFri", ")", ")", ";", "MI", ".", "getOperand", "(", "2", ")", ".", "setReg", "(", "SrcOddReg", ")", ";", "Offset", "+=", "8", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "SP", "::", "LDQFri", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "unsigned", "DestEvenReg", "=", "getSubReg", "(", "DestReg", ",", "SP", "::", "sub_even64", ")", ";", "unsigned", "DestOddReg", "=", "getSubReg", "(", "DestReg", ",", "SP", "::", "sub_odd64", ")", ";", "MachineInstr", "*", "StMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "SP", "::", "LDDFri", ")", ",", "DestEvenReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "0", ")", ";", "replaceFI", "(", "MF", ",", "II", ",", "*", "StMI", ",", "dl", ",", "1", ",", "Offset", ",", "FrameReg", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "SP", "::", "LDDFri", ")", ")", ";", "MI", ".", "getOperand", "(", "0", ")", ".", "setReg", "(", "DestOddReg", ")", ";", "Offset", "+=", "8", ";", "}", "}", "replaceFI", "(", "MF", ",", "II", ",", "MI", ",", "dl", ",", "FIOperandNum", ",", "Offset", ",", "FrameReg", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "Sparc", "Sparc", "Sparc", "1", "SP::STQFri", "2", "SP::sub_even64", "SP::sub_odd64", "SP::STDFri", "0", "0", "SP::STDFri", "2", "8", "SP::LDQFri", "0", "SP::sub_even64", "SP::sub_odd64", "SP::LDDFri", "0", "1", "SP::LDDFri", "0", "8" ]

SparcRegisterInfo (2)

eliminateFrameIndex

Sparc

CPU

LLVM

20,161

476

1

[]

[ "<s>", "void", "PPCVSXSwapRemoval", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "PPCInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "int", "InitialVectorSize", "(", "256", ")", ";", "SwapVector", ".", "clear", "(", ")", ";", "SwapVector", ".", "reserve", "(", "InitialVectorSize", ")", ";", "EC", "=", "new", "EquivalenceClasses", "<", "int", ">", ";", "}", "</s>" ]

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "PowerPC", "PPC", "PPC", "256" ]

PPCVSXSwapRemoval13

initialize

PowerPC

CPU

LLVM

20,162

73

1

[]

[ "<s>", "void", "F2003fMCAsmStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "PrintSchedInfo", ")", "{", "MCStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "if", "(", "ShowInst", ")", "{", "if", "(", "PrintSchedInfo", ")", "GetCommentOS", "(", ")", "<<", "\"\\n\"", ";", "Inst", ".", "dump_pretty", "(", "GetCommentOS", "(", ")", ",", "InstPrinter", ".", "get", "(", ")", ",", "\"\\n \"", ")", ";", "GetCommentOS", "(", ")", "<<", "\"\\n\"", ";", "}", "std", "::", "string", "Buffer", ";", "{", "raw_string_ostream", "TempStream", "(", "Buffer", ")", ";", "InstPrinter", "->", "printInst", "(", "&", "Inst", ",", "TempStream", ",", "\"\"", ",", "STI", ")", ";", "}", "OS", "<<", "Buffer", ".", "substr", "(", "1", ")", ";", "flushLabel", "(", "false", ")", ";", "if", "(", "PrintSchedInfo", ")", "{", "std", "::", "string", "SI", "=", "STI", ".", "getSchedInfoStr", "(", "Inst", ")", ";", "if", "(", "!", "SI", ".", "empty", "(", ")", ")", "GetCommentOS", "(", ")", "<<", "SI", ";", "}", "StringRef", "Comments", "=", "CommentToEmit", ";", "if", "(", "Comments", ".", "size", "(", ")", "&&", "Comments", ".", "back", "(", ")", "!=", "'\\n'", ")", "GetCommentOS", "(", ")", "<<", "\"\\n\"", ";", "EmitEOL", "(", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "F2003f", "F2003f", "\"\\n\"", "\"\\n \"", "\"\\n\"", "\"\"", "1", "\"\\n\"" ]

F2003fMCAsmStreamer

EmitInstruction

F2003f

CPU

LLVM

20,163

173

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_PLT_OR_STUB", ",", "\"ppc-plt-or-stub\"", "}", ",", "{", "MO_PIC_FLAG", ",", "\"ppc-pic\"", "}", ",", "{", "MO_NLP_FLAG", ",", "\"ppc-nlp\"", "}", ",", "{", "MO_NLP_HIDDEN_FLAG", ",", "\"ppc-nlp-hidden\"", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";", "}", "</s>" ]

[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]

[ "PowerPC", "PPC", "PPC", "\"ppc-plt-or-stub\"", "\"ppc-pic\"", "\"ppc-nlp\"", "\"ppc-nlp-hidden\"" ]

PPCInstrInfo (3)

getSerializableBitmaskMachineOperandTargetFlags

PowerPC

CPU

LLVM

20,164

72

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "return", "TargetLowering", "::", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ";", "default", ":", "return", "DAG", ".", "getNode", "(", "PPCISD", "::", "GlobalBaseReg", ",", "SDLoc", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "}", "</s>" ]

[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]

[ "PowerPC", "PPC", "PPC", "PPCISD::GlobalBaseReg" ]

PPCISelLowering135

getPICJumpTableRelocBase

PowerPC

CPU

LLVM

20,165

96

1

[]

[ "<s>", "const", "uint32_t", "*", "CSKYRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "Id", ")", "const", "{", "const", "CSKYSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "CSKYSubtarget", ">", "(", ")", ";", "return", "CSR_I32_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKY" ]

CSKYRegisterInfo

getCallPreservedMask

CSKY

CPU

LLVM

20,166

37

1

[]

[ "<s>", "static", "int", "scheduled_good_insn", "(", "rtx_insn", "*", "last", ")", "{", "if", "(", "last", "&&", "recog_memoized", "(", "last", ")", ">=", "0", ")", "return", "1", ";", "for", "(", ";", "last", "!=", "NULL", "&&", "!", "NOTE_INSN_BASIC_BLOCK_P", "(", "last", ")", "&&", "!", "stops_p", "[", "INSN_UID", "(", "last", ")", "]", ";", "last", "=", "PREV_INSN", "(", "last", ")", ")", "if", "(", "INSN_P", "(", "last", ")", "&&", "recog_memoized", "(", "last", ")", ">=", "0", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]

[ "Returns", "1", "when", "a", "meaningful", "insn", "was", "scheduled", "between", "the", "last", "group", "barrier", "and", "LAST", "." ]

[ "ia64", "0", "1", "0", "1", "0" ]

ia64

scheduled_good_insn

ia64

CPU

GCC

20,167

73

1

[]

[ "<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "||", "VALID_NEON_QREG_MODE", "(", "mode", ")", ")", "&&", "(", "nelems", ">=", "2", "&&", "nelems", "<=", "4", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Implements", "target", "hook", "array_mode_supported_p", "." ]

[ "arm", "2", "4" ]

arm7

arm_array_mode_supported_p

arm

CPU

GCC

20,168

48

1

[]

[ "<s>", "int", "msp430_expand_shift", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", "||", "mode", "==", "E_DImode", "||", "use_helper_for_const_shift", "(", "mode", ",", "INTVAL", "(", "operands", "[", "2", "]", ")", ")", ")", "{", "const", "char", "*", "helper_name", "=", "NULL", ";", "bool", "const_variant", "=", "!", "optimize_size", ";", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "\"__mspabi_slli\"", ":", "(", "code", "==", "ASHIFTRT", "?", "\"__mspabi_srai\"", ":", "(", "code", "==", "LSHIFTRT", "?", "\"__mspabi_srli\"", ":", "NULL", ")", ")", ")", ";", "break", ";", "case", "E_PSImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "\"__gnu_mspabi_sllp\"", ":", "(", "code", "==", "ASHIFTRT", "?", "\"__gnu_mspabi_srap\"", ":", "(", "code", "==", "LSHIFTRT", "?", "\"__gnu_mspabi_srlp\"", ":", "NULL", ")", ")", ")", ";", "const_variant", "=", "false", ";", "break", ";", "case", "E_SImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "\"__mspabi_slll\"", ":", "(", "code", "==", "ASHIFTRT", "?", "\"__mspabi_sral\"", ":", "(", "code", "==", "LSHIFTRT", "?", "\"__mspabi_srll\"", ":", "NULL", ")", ")", ")", ";", "break", ";", "case", "E_DImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "\"__mspabi_sllll\"", ":", "(", "code", "==", "ASHIFTRT", "?", "\"__mspabi_srall\"", ":", "(", "code", "==", "LSHIFTRT", "?", "\"__mspabi_srlll\"", ":", "NULL", ")", ")", ")", ";", "const_variant", "=", "false", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "break", ";", "}", "gcc_assert", "(", "helper_name", ")", ";", "msp430_expand_helper", "(", "operands", ",", "helper_name", ",", "const_variant", ")", ";", "return", "1", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "For", "shift", "operations", "which", "will", "use", "an", "mspabi", "helper", "function", ",", "setup", "the", "call", "to", "msp430_expand", "helper", ".", "Return", "1", "to", "indicate", "we", "have", "finished", "with", "this", "insn", "and", "invoke", "``", "DONE", "''", ".", "Otherwise", "return", "0", "to", "indicate", "the", "insn", "should", "fallthrough", ".", "Never", "FAIL", "." ]

[ "msp430", "2", "2", "\"__mspabi_slli\"", "\"__mspabi_srai\"", "\"__mspabi_srli\"", "\"__gnu_mspabi_sllp\"", "\"__gnu_mspabi_srap\"", "\"__gnu_mspabi_srlp\"", "\"__mspabi_slll\"", "\"__mspabi_sral\"", "\"__mspabi_srll\"", "\"__mspabi_sllll\"", "\"__mspabi_srall\"", "\"__mspabi_srlll\"", "1", "0" ]

msp430

msp430_expand_shift

msp430

MPU

GCC

20,169

233

1

[]

[ "<s>", "int", "NVPTXTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "AND", ":", "if", "(", "LT", ".", "second", ".", "SimpleTy", "==", "MVT", "::", "i64", ")", "return", "2", "*", "LT", ".", "first", ";", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "}", "</s>" ]

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "MVT::i64", "2" ]

NVPTXTargetTransformInfo (2)

getArithmeticInstrCost

NVPTX

GPU

LLVM

20,170

159

1

[]

[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SDValue", "ret", ";", "return", "ret", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Xtensa", "Xtensa", "ISD::InputArg" ]

XtensaISelLowering1

LowerFormalArguments

Xtensa

MPU

LLVM

20,171

51

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ",", "4", "*", "8", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"reloc_riprel_4byte_movq_load\"", ",", "0", ",", "4", "*", "8", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"reloc_signed_4byte\"", ",", "0", ",", "4", "*", "8", ",", "0", "}", ",", "{", "\"reloc_global_offset_table\"", ",", "0", ",", "4", "*", "8", ",", "0", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "TargetAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "\"Invalid kind!\"", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "</s>" ]

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"Invalid kind!\"" ]

X86AsmBackend32

getFixupKindInfo

X86

CPU

LLVM

20,172

113

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "\"Block is not attached to a function!\"", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "X86", "::", "EFLAGS", ")", ")", "return", "true", ";", "const", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "return", "!", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ";", "}", "</s>" ]

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

[ "X86", "X86", "\"Block is not attached to a function!\"", "X86::EFLAGS", "X86", "X86", "X86", "X86" ]

X86FrameLowering12

canUseAsPrologue

X86

CPU

LLVM

20,173

81

1

[]

[ "<s>", "int", "m32c_hard_regno_nregs", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", "&&", "mode", "==", "CCmode", ")", "return", "1", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "return", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "/", "UNITS_PER_WORD", ")", ";", "if", "(", "regno", ">=", "MEM0_REGNO", "&&", "regno", "<=", "MEM7_REGNO", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "1", ")", "/", "2", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "1", ")", "return", "nregs_table", "[", "regno", "]", ".", "qi_regs", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "2", ")", "return", "nregs_table", "[", "regno", "]", ".", "hi_regs", ";", "if", "(", "regno", "==", "A0_REGNO", "&&", "mode", "==", "PSImode", "&&", "TARGET_A16", ")", "return", "2", ";", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "3", "||", "mode", "==", "PSImode", ")", "&&", "TARGET_A24", ")", "return", "nregs_table", "[", "regno", "]", ".", "pi_regs", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "4", ")", "return", "nregs_table", "[", "regno", "]", ".", "si_regs", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "8", ")", "return", "nregs_table", "[", "regno", "]", ".", "di_regs", ";", "return", "0", ";", "}", "</s>" ]

[ "Implements", "HARD_REGNO_NREGS", ".", "This", "is", "complicated", "by", "the", "fact", "that", "different", "registers", "are", "different", "sizes", "from", "each", "other", ",", "*", "and", "*", "may", "be", "different", "sizes", "in", "different", "chip", "families", "." ]

[ "m32c", "1", "1", "1", "2", "1", "2", "2", "3", "4", "8", "0" ]

m32c2

m32c_hard_regno_nregs

m32c

MPU

GCC

20,174

180

1

[]

[ "<s>", "const", "LM32RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "LM32", "LM32" ]

LM32InstrInfo

getRegisterInfo

LM32

MPU

LLVM

20,175

12

1

[]

[ "<s>", "bool", "loongarch_check_zero_div_p", "(", "void", ")", "{", "if", "(", "target_flags_explicit", "&", "MASK_CHECK_ZERO_DIV", ")", "return", "TARGET_CHECK_ZERO_DIV", ";", "return", "!", "optimize", "||", "optimize_debug", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "need", "to", "trap", "on", "division", "by", "zero", "." ]

[ "loongarch" ]

loongarch1

loongarch_check_zero_div_p

loongarch

CPU

GCC

20,176

22

1

[]

[ "<s>", "int", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "||", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_VFP", "&&", "regno", "==", "VFPCC_REGNUM", ")", ")", ";", "if", "(", "regno", "==", "CC_REGNUM", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_CC", ")", "return", "false", ";", "if", "(", "TARGET_THUMB1", ")", "return", "(", "ARM_NUM_REGS", "(", "mode", ")", "<", "2", ")", "||", "(", "regno", "<", "LAST_LO_REGNUM", ")", ";", "if", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_VFP", "&&", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "SImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "mode", "==", "DFmode", ")", "return", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ";", "if", "(", "mode", "==", "HFmode", ")", "return", "TARGET_FP16", "&&", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "||", "(", "VALID_NEON_QREG_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "||", "(", "mode", "==", "TImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "2", ")", ")", "||", "(", "mode", "==", "EImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "3", ")", ")", "||", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "4", ")", ")", "||", "(", "mode", "==", "CImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "6", ")", ")", "||", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "8", ")", ")", ";", "return", "FALSE", ";", "}", "if", "(", "TARGET_REALLY_IWMMXT", ")", "{", "if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "VALID_IWMMXT_REG_MODE", "(", "mode", ")", ";", "}", "if", "(", "regno", "<=", "LAST_ARM_REGNUM", ")", "{", "if", "(", "ARM_NUM_REGS", "(", "mode", ")", ">", "4", ")", "return", "FALSE", ";", "if", "(", "TARGET_THUMB2", ")", "return", "TRUE", ";", "return", "!", "(", "TARGET_LDRD", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", "&&", "(", "regno", "&", "1", ")", "!=", "0", ")", ";", "}", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ";", "return", "FALSE", ";", "}", "</s>" ]

[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]

[ "arm", "2", "2", "3", "4", "6", "8", "4", "4", "1", "0" ]

arm4

arm_hard_regno_mode_ok

arm

CPU

GCC

20,177

326

1

[]

[ "<s>", "static", "vector_costs", "*", "ix86_vectorize_create_costs", "(", "vec_info", "*", "vinfo", ",", "bool", "costing_for_scalar", ")", "{", "return", "new", "ix86_vector_costs", "(", "vinfo", ",", "costing_for_scalar", ")", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.create_costs", "." ]

[ "i386" ]

i386

ix86_vectorize_create_costs

i386

CPU

GCC

20,178

23

1

[]

[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "Alpha", "Alpha", "0", "\"What is the return address register\"", "0" ]

AlphaRegisterInfo2

getRARegister

Alpha

MPU

LLVM

20,179

19

1

[]

[ "<s>", "static", "void", "rs6000_split_v4si_init_di_reg", "(", "rtx", "dest", ",", "rtx", "si1", ",", "rtx", "si2", ",", "rtx", "tmp", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "mask_32bit", "=", "HOST_WIDE_INT_C", "(", "0xffffffff", ")", ";", "if", "(", "CONST_INT_P", "(", "si1", ")", "&&", "CONST_INT_P", "(", "si2", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "const1", "=", "(", "UINTVAL", "(", "si1", ")", "&", "mask_32bit", ")", "<<", "32", ";", "unsigned", "HOST_WIDE_INT", "const2", "=", "UINTVAL", "(", "si2", ")", "&", "mask_32bit", ";", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "const1", "|", "const2", ")", ")", ";", "return", ";", "}", "if", "(", "CONST_INT_P", "(", "si1", ")", ")", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "(", "UINTVAL", "(", "si1", ")", "&", "mask_32bit", ")", "<<", "32", ")", ")", ";", "else", "{", "rtx", "si1_di", "=", "gen_rtx_REG", "(", "DImode", ",", "regno_or_subregno", "(", "si1", ")", ")", ";", "rtx", "shift_rtx", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "si1_di", ",", "GEN_INT", "(", "32", ")", ")", ";", "rtx", "mask_rtx", "=", "GEN_INT", "(", "mask_32bit", "<<", "32", ")", ";", "rtx", "and_rtx", "=", "gen_rtx_AND", "(", "DImode", ",", "shift_rtx", ",", "mask_rtx", ")", ";", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "si1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "and_rtx", ")", ")", ";", "}", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "tmp", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "si2", ")", ")", "emit_move_insn", "(", "tmp", ",", "GEN_INT", "(", "UINTVAL", "(", "si2", ")", "&", "mask_32bit", ")", ")", ";", "else", "emit_insn", "(", "gen_zero_extendsidi2", "(", "tmp", ",", "si2", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "dest", ",", "dest", ",", "tmp", ")", ")", ";", "return", ";", "}", "</s>" ]

[ "Helper", "function", "for", "rs6000_split_v4si_init", "to", "build", "up", "a", "DImode", "value", "from", "two", "SImode", "values", "." ]

[ "powerpcspe", "0xffffffff", "32", "32", "32", "32" ]

powerpcspe

rs6000_split_v4si_init_di_reg

powerpcspe

CPU

GCC

20,180

240

1

[]

[ "<s>", "DEBUG_FUNCTION", "void", "rs6000_debug_print_mode", "(", "ssize_t", "m", ")", "{", "ssize_t", "rc", ";", "int", "spaces", "=", "0", ";", "fprintf", "(", "stderr", ",", "\"Mode: %-5s\"", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "for", "(", "rc", "=", "0", ";", "rc", "<", "N_RELOAD_REG", ";", "rc", "++", ")", "fprintf", "(", "stderr", ",", "\" %s: %s\"", ",", "reload_reg_map", "[", "rc", "]", ".", "name", ",", "rs6000_debug_addr_mask", "(", "reg_addr", "[", "m", "]", ".", "addr_mask", "[", "rc", "]", ",", "true", ")", ")", ";", "if", "(", "(", "reg_addr", "[", "m", "]", ".", "reload_store", "!=", "CODE_FOR_nothing", ")", "||", "(", "reg_addr", "[", "m", "]", ".", "reload_load", "!=", "CODE_FOR_nothing", ")", ")", "{", "fprintf", "(", "stderr", ",", "\"%*s Reload=%c%c\"", ",", "spaces", ",", "\"\"", ",", "(", "reg_addr", "[", "m", "]", ".", "reload_store", "!=", "CODE_FOR_nothing", ")", "?", "'s'", ":", "'*'", ",", "(", "reg_addr", "[", "m", "]", ".", "reload_load", "!=", "CODE_FOR_nothing", ")", "?", "'l'", ":", "'*'", ")", ";", "spaces", "=", "0", ";", "}", "else", "spaces", "+=", "strlen", "(", "\" Reload=sl\"", ")", ";", "if", "(", "reg_addr", "[", "m", "]", ".", "scalar_in_vmx_p", ")", "{", "fprintf", "(", "stderr", ",", "\"%*s Upper=y\"", ",", "spaces", ",", "\"\"", ")", ";", "spaces", "=", "0", ";", "}", "else", "spaces", "+=", "strlen", "(", "\" Upper=y\"", ")", ";", "if", "(", "rs6000_vector_unit", "[", "m", "]", "!=", "VECTOR_NONE", "||", "rs6000_vector_mem", "[", "m", "]", "!=", "VECTOR_NONE", ")", "{", "fprintf", "(", "stderr", ",", "\"%*s vector: arith=%-10s mem=%s\"", ",", "spaces", ",", "\"\"", ",", "rs6000_debug_vector_unit", "(", "rs6000_vector_unit", "[", "m", "]", ")", ",", "rs6000_debug_vector_unit", "(", "rs6000_vector_mem", "[", "m", "]", ")", ")", ";", "}", "fputs", "(", "\"\\n\"", ",", "stderr", ")", ";", "}", "</s>" ]

[ "Print", "the", "address", "masks", "in", "a", "human", "readble", "fashion", "." ]

[ "rs6000", "0", "\"Mode: %-5s\"", "0", "\" %s: %s\"", "\"%*s Reload=%c%c\"", "\"\"", "0", "\" Reload=sl\"", "\"%*s Upper=y\"", "\"\"", "0", "\" Upper=y\"", "\"%*s vector: arith=%-10s mem=%s\"", "\"\"", "\"\\n\"" ]

rs6000

rs6000_debug_print_mode

rs6000

CPU

GCC

20,181

236

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "if", "(", "ExperimentalVectorShuffleLegality", ")", "return", "isTypeLegal", "(", "SVT", ")", ";", "if", "(", "(", "SVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "||", "(", "SVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", "->", "hasInt256", "(", ")", ")", ")", "{", "bool", "isLegal", "=", "true", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "M", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "M", "[", "I", "]", ">=", "(", "int", ")", "SVT", ".", "getVectorNumElements", "(", ")", "||", "ShuffleCrosses128bitLane", "(", "SVT", ",", "I", ",", "M", "[", "I", "]", ")", ")", "{", "isLegal", "=", "false", ";", "break", ";", "}", "}", "if", "(", "isLegal", ")", "return", "true", ";", "}", "return", "(", "SVT", ".", "getVectorNumElements", "(", ")", "==", "2", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "0", "]", ",", "VT", ")", "||", "isMOVLMask", "(", "M", ",", "SVT", ")", "||", "isCommutedMOVLMask", "(", "M", ",", "SVT", ")", "||", "isMOVHLPSMask", "(", "M", ",", "SVT", ")", "||", "isSHUFPMask", "(", "M", ",", "SVT", ")", "||", "isSHUFPMask", "(", "M", ",", "SVT", ",", "true", ")", "||", "isPSHUFDMask", "(", "M", ",", "SVT", ")", "||", "isPSHUFDMask", "(", "M", ",", "SVT", ",", "true", ")", "||", "isPSHUFHWMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "||", "isPSHUFLWMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "||", "isPALIGNRMask", "(", "M", ",", "SVT", ",", "Subtarget", ")", "||", "isUNPCKLMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "||", "isUNPCKHMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "||", "isUNPCKL_v_undef_Mask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "||", "isUNPCKH_v_undef_Mask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "||", "isBlendMask", "(", "M", ",", "SVT", ",", "Subtarget", "->", "hasSSE41", "(", ")", ",", "Subtarget", "->", "hasInt256", "(", ")", ")", "||", "(", "Subtarget", "->", "hasSSE41", "(", ")", "&&", "isINSERTPSMask", "(", "M", ",", "SVT", ")", ")", ")", ";", "}", "</s>" ]

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "0", "2", "0" ]

X86ISelLowering (2)4

isShuffleMaskLegal

X86

CPU

LLVM

20,182

365

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CSKY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "CSKY", "\"CSKY DAG->DAG Pattern Instruction Selection\"" ]

CSKYISelDAGToDAG

getPassName

CSKY

CPU

LLVM

20,183

11

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Delay Slot Killer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Delay Slot Killer\"" ]

PatmosDelaySlotKiller

getPassName

Patmos

VLIW

LLVM

20,184

13

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "I", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "KillFlag", "=", "getKillRegState", "(", "isKill", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "Hexagon", "::", "IntRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "S2_storeri_io", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "DoubleRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "S2_storerd_io", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "STriw_pred", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "ModRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "STriw_ctr", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "HvxQRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "PS_vstorerq_ai", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "HvxVRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "PS_vstorerv_ai", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "Hexagon", "::", "HvxWRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "PS_vstorerw_ai", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "\"Unimplemented\"", ")", ";", "}", "}", "</s>" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::STriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexagon::PS_vstorerq_ai", "0", "Hexagon::HvxVRRegClass", "Hexagon::PS_vstorerv_ai", "0", "Hexagon::HvxWRRegClass", "Hexagon::PS_vstorerw_ai", "0", "\"Unimplemented\"" ]

HexagonInstrInfo15

storeRegToStackSlot

Hexagon

DSP

LLVM

20,185

482

1

[]

[ "<s>", "virtual", "const", "AMDGPURegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "R600" ]

AMDGPUTargetMachine10

getRegisterInfo

R600

GPU

LLVM

20,186

18

1

[]

[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "E_V2HImode", ":", "case", "E_V4QImode", ":", "case", "E_V2HQmode", ":", "case", "E_V2UHQmode", ":", "case", "E_V2HAmode", ":", "case", "E_V2UHAmode", ":", "case", "E_V4QQmode", ":", "case", "E_V4UQQmode", ":", "return", "TARGET_DSP", ";", "case", "E_V2SImode", ":", "case", "E_V4HImode", ":", "case", "E_V8QImode", ":", "return", "TARGET_LOONGSON_MMI", ";", "default", ":", "return", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ";", "}", "}", "</s>" ]

[ "Target", "hook", "for", "vector_mode_supported_p", "." ]

[ "mips" ]

mips

mips_vector_mode_supported_p

mips

CPU

GCC

20,187

68

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "*", "CommentStream", ",", "getRegisterName", ")", ";", "if", "(", "TSFlags", "&", "X86II", "::", "LOCK", ")", "OS", "<<", "\"\\tlock\\t\"", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0" ]

X86ATTInstPrinter

printInst

X86

CPU

LLVM

20,188

140

1

[]

[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "cc", ";", "if", "(", "TARGET_VXE", "&&", "GET_MODE", "(", "op1", ")", "==", "TFmode", ")", "op1", "=", "force_reg", "(", "TFmode", ",", "op1", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_CC", ")", "{", "gcc_assert", "(", "s390_cc_modes_compatible", "(", "GET_MODE", "(", "op0", ")", ",", "mode", ")", "==", "GET_MODE", "(", "op0", ")", ")", ";", "cc", "=", "op0", ";", "}", "else", "{", "cc", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cc", ",", "gen_rtx_COMPARE", "(", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "}", "return", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "cc", ",", "const0_rtx", ")", ";", "}", "</s>" ]

[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "testing", "the", "result", "." ]

[ "s390" ]

s390

s390_emit_compare

s390

MPU

GCC

20,189

127

1

[]

[ "<s>", "bool", "TPCHWWAGeneral", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "bool", "Status", "=", "lookupWorkAround", "(", "Func", ")", ";", "return", "Status", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC" ]

TPCHwWaGeneral

runOnMachineFunction

TPC

Virtual ISA

LLVM

20,190

22

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64PostLegalizerLowering\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64PostLegalizerLowering\"" ]

AArch64PostLegalizerLowering

getPassName

AArch64

CPU

LLVM

20,191

11

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisablePreIncPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCLoopPreIncPrepPass", "(", "getPPCTargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCCTRLoops", "(", "getPPCTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine13

addPreISel

PowerPC

CPU

LLVM

20,192

57

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register x\"", ";", "OS", "<<", "getReg", "(", ")", "<<", "\">\"", ";", "break", ";", "case", "Token", ":", "OS", "<<", "\"'\"", "<<", "getToken", "(", ")", "<<", "\"'\"", ";", "break", ";", "case", "SystemRegister", ":", "OS", "<<", "\"<sysreg: \"", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "}", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RISCV", "\"<register x\"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"" ]

RISCVAsmParser

print

RISCV

CPU

LLVM

20,193

76

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "{", "if", "(", "!", "TM", ".", "isPPC64", "(", ")", "&&", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "\"AnyReg unimplemented on 32-bit AIX.\"", ")", ";", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", "&&", "!", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", "return", "CSR_64_AllRegs_AIX_Dflt_VSX_SaveList", ";", "return", "CSR_64_AllRegs_VSX_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", "&&", "!", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", "return", "CSR_64_AllRegs_AIX_Dflt_Altivec_SaveList", ";", "return", "CSR_64_AllRegs_Altivec_SaveList", ";", "}", "return", "CSR_64_AllRegs_SaveList", ";", "}", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "PPC", "::", "X2", ")", "&&", "!", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "\"Cold calling unimplemented on AIX.\"", ")", ";", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", "&&", "(", "!", "Subtarget", ".", "isAIXABI", "(", ")", "||", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", ")", "{", "return", "SaveR2", "?", "CSR_PPC64_R2_Altivec_SaveList", ":", "CSR_PPC64_Altivec_SaveList", ";", "}", "return", "SaveR2", "?", "CSR_PPC64_R2_SaveList", ":", "CSR_PPC64_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", "?", "CSR_AIX32_Altivec_SaveList", ":", "CSR_AIX32_SaveList", ";", "return", "CSR_AIX32_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR432_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR432_SPE_SaveList", ";", "return", "CSR_SVR432_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"AnyReg unimplemented on 32-bit AIX.\"", "PPC::X2", "\"Cold calling unimplemented on AIX.\"", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo34

getCalleeSavedRegs

PowerPC

CPU

LLVM

20,194

351

1

[]

[ "<s>", "static", "int", "sh_address_cost", "(", "rtx", "X", ")", "{", "return", "(", "GET_CODE", "(", "X", ")", "==", "PLUS", "&&", "!", "CONSTANT_P", "(", "XEXP", "(", "X", ",", "1", ")", ")", "&&", "!", "TARGET_SHMEDIA", "?", "1", ":", "0", ")", ";", "}", "</s>" ]

[ "Compute", "the", "cost", "of", "an", "address", ".", "For", "the", "SH", ",", "all", "valid", "addresses", "are", "the", "same", "cost", ".", "Use", "a", "slightly", "higher", "cost", "for", "reg", "+", "reg", "addressing", ",", "since", "it", "increases", "pressure", "on", "r0", "." ]

[ "sh", "1", "1", "0" ]

sh3

sh_address_cost

sh

CPU

GCC

20,195

37

1

[]

[ "<s>", "bool", "SparcAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")", ")", ";", "static", "unsigned", "BBNumber", "=", "0", ";", "O", "<<", "\"\\n\\n\"", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "F", ")", ")", ";", "EmitAlignment", "(", "4", ",", "F", ")", ";", "O", "<<", "\"\\t.globl\\t\"", "<<", "CurrentFnName", "<<", "'\\n'", ";", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "O", "<<", "\"\\t.type\\t\"", "<<", "CurrentFnName", "<<", "\", #function\\n\"", ";", "O", "<<", "CurrentFnName", "<<", "\":\\n\"", ";", "NumberForBB", ".", "clear", "(", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NumberForBB", "[", "I", "->", "getBasicBlock", "(", ")", "]", "=", "BBNumber", "++", ";", "}", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "printInstruction", "(", "II", ")", ";", "++", "EmittedInsts", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Sparc", "Sparc", "0", "\"\\n\\n\"", "4", "\"\\t.globl\\t\"", "\"\\t.type\\t\"", "\", #function\\n\"", "\":\\n\"" ]

SparcAsmPrinter32

runOnMachineFunction

Sparc

CPU

LLVM

20,196

247

1

[]

[ "<s>", "bool", "SICFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isUInt", "<", "12", ">", "(", "MFI", "->", "getMaxCallFrameSize", "(", ")", "+", "getStackAlignment", "(", ")", ")", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]

[ "SIC", "SIC", "12" ]

SICFrameLowering

hasReservedCallFrame

SIC

CPU

LLVM

20,197

48

1

[]

[ "<s>", "bool", "ix86_expand_int_vec_cmp", "(", "rtx", "operands", "[", "]", ")", "{", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "cmp", "=", "ix86_expand_int_sse_cmp", "(", "operands", "[", "0", "]", ",", "code", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ",", "NULL", ",", "NULL", ",", "&", "negate", ")", ";", "if", "(", "!", "cmp", ")", "return", "false", ";", "if", "(", "negate", ")", "cmp", "=", "ix86_expand_int_sse_cmp", "(", "operands", "[", "0", "]", ",", "EQ", ",", "cmp", ",", "CONST0_RTX", "(", "GET_MODE", "(", "cmp", ")", ")", ",", "NULL", ",", "NULL", ",", "&", "negate", ")", ";", "gcc_assert", "(", "!", "negate", ")", ";", "if", "(", "operands", "[", "0", "]", "!=", "cmp", ")", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "cmp", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Expand", "integer", "vector", "comparison", "." ]

[ "i386", "1", "0", "2", "3", "0", "0", "0" ]

i386-expand

ix86_expand_int_vec_cmp

i386

CPU

GCC

20,198

125

1

[]

[ "<s>", "SDNode", "*", "Tile64DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "T64ISD", "::", "GLOBAL_BASE_REG", ":", "return", "getGlobalBaseReg", "(", ")", ";", "case", "ISD", "::", "MUL", ":", "{", "SDValue", "MulLHS", "=", "N", "->", "getOperand", "(", "0", ")", ";", "SDValue", "MulRHS", "=", "N", "->", "getOperand", "(", "1", ")", ";", "SDNode", "*", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "T64", "::", "MULLL_UU", ",", "DL", ",", "MVT", "::", "i32", ",", "MulLHS", ",", "MulRHS", ")", ";", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "T64", "::", "MULHLSA_UU", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "MulLHS", ",", "MulRHS", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "T64", "::", "MULHLSA_UU", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "MulRHS", ",", "MulLHS", ")", ";", "}", "case", "ISD", "::", "MULHU", ":", "case", "ISD", "::", "MULHS", ":", "{", "SDValue", "MulLHS", "=", "N", "->", "getOperand", "(", "0", ")", ";", "SDValue", "MulRHS", "=", "N", "->", "getOperand", "(", "1", ")", ";", "unsigned", "OldOpcode", "=", "N", "->", "getOpcode", "(", ")", ";", "unsigned", "Opcode", "=", "OldOpcode", "==", "ISD", "::", "MULHU", "?", "T64", "::", "MULHL_UU", ":", "T64", "::", "MULHL_SS", ";", "SDNode", "*", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "i32", ",", "MulLHS", ",", "MulRHS", ")", ";", "Opcode", "=", "OldOpcode", "==", "ISD", "::", "MULHU", "?", "T64", "::", "MULHLA_UU", ":", "T64", "::", "MULHLA_SS", ";", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "MulRHS", ",", "MulLHS", ")", ";", "Opcode", "=", "OldOpcode", "==", "ISD", "::", "MULHU", "?", "T64", "::", "SHRI", ":", "T64", "::", "SRAI", ";", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "16", ",", "MVT", "::", "i8", ")", ")", ";", "Opcode", "=", "OldOpcode", "==", "ISD", "::", "MULHU", "?", "T64", "::", "MULHHA_UU", ":", "T64", "::", "MULHHA_SS", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Mul", ",", "0", ")", ",", "MulLHS", ",", "MulRHS", ")", ";", "}", "}", "return", "SelectCode", "(", "N", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Tile64", "T64ISD::GLOBAL_BASE_REG", "ISD::MUL", "0", "1", "T64::MULLL_UU", "MVT::i32", "T64::MULHLSA_UU", "MVT::i32", "0", "T64::MULHLSA_UU", "MVT::i32", "0", "ISD::MULHU", "ISD::MULHS", "0", "1", "ISD::MULHU", "T64::MULHL_UU", "T64::MULHL_SS", "MVT::i32", "ISD::MULHU", "T64::MULHLA_UU", "T64::MULHLA_SS", "MVT::i32", "0", "ISD::MULHU", "T64::SHRI", "T64::SRAI", "MVT::i32", "0", "16", "MVT::i8", "ISD::MULHU", "T64::MULHHA_UU", "T64::MULHHA_SS", "MVT::i32", "0" ]

Tile64ISelDAGToDAG

Select

Tile64

VLIW

LLVM

20,199

378

1

[]