tests: fix assign.sv
@@ -31,7 +31,7 @@ module C;
endmodule
//@ elab C
-//| proc @C.initial.236.0 () (i32$ %0) {
+//| proc @C.initial.237.0 () (i32$ %0) {
//| %1:
//| drv %0 9001 0s 1d
//| drv %0 42 1ns
@@ -40,7 +40,7 @@ endmodule
//|
//| entity @C () () {
//| %a = sig i32
-//| inst @C.initial.236.0 () (%a)
+//| inst @C.initial.237.0 () (%a)
//| }
module D;
