adding language systemverilog
@@ -2195,6 +2195,34 @@ Swift:
- '#FC3224'
- '#FD2822'
chip: '#F05138'
+SystemVerilog:
+ type: programming
+ ascii: |
+ {0} _.._ _.._ _.._ _.._
+ {0} _.._ _.._ _.._ _.._
+ {0} ...............................
+ {0} . ---- .
+ {0} . -------------- .
+ {0} . ---- --------- .
+ {0} . --- ----- .
+ {0} . - ##### # # ----- .
+ {0} . # # # # .
+ {0} . # # # .
+ {0} . ##### # # .
+ {0} . # # # .
+ {0} . # # # # .
+ {0} . ----- ##### # - .
+ {0} . ----- --- .
+ {0} . --------- ---- .
+ {0} . -------------- .
+ {0} . ---- .
+ {0} ...............................
+ {0} _.._ _.._ _.._ _.._
+ {0} _.._ _.._ _.._ _.._
+ colors:
+ ansi:
+ - white
+ chip: '#DAE1C2'
Tcl:
type: programming
ascii: |
