{"ground_truth": ["<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>"], "natrual_language": ["Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "."], "TS_V_token": ["FPGA"], "File": "FPGASubtarget", "Func": "getTargetTriple", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21558, "Length": 12}
{"ground_truth": ["<s>", "FPGASubtarget", "&", "FPGASubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>"], "natrual_language": ["initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "."], "TS_V_token": ["FPGA", "FPGA", "FPGA"], "File": "FPGASubtarget", "Func": "initializeSubtargetDependencies", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21559, "Length": 29}
{"ground_truth": ["<s>", "TargetPassConfig", "*", "FPGATargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "FPGAPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>"], "natrual_language": ["Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "."], "TS_V_token": ["FPGA", "FPGA", "FPGA"], "File": "FPGATargetMachine", "Func": "createPassConfig", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21560, "Length": 22}
{"ground_truth": ["<s>", "const", "FPGASubtarget", "*", "FPGATargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "FPGAAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-features\"", ")", ";", "StringRef", "FPGA", "=", "!", "FPGAAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FPGAAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetCPU", ";", "StringRef", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetFS", ";", "SmallString", "<", "512", ">", "Key", ";", "Key", ".", "reserve", "(", "FPGA", ".", "size", "(", ")", "+", "FS", ".", "size", "(", ")", ")", ";", "Key", "+=", "FPGA", ";", "Key", "+=", "FS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "FPGASubtarget", ">", "(", "TargetTriple", ",", "FPGA", ",", "FS", ",", "*", "this", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}", "</s>"], "natrual_language": ["Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "."], "TS_V_token": ["FPGA", "FPGA", "FPGA", "FPGA", "\"target-cpu\"", "\"target-features\"", "FPGA", "FPGA", "FPGA", "512", "FPGA", "FPGA", "FPGA", "FPGA"], "File": "FPGATargetMachine", "Func": "getSubtargetImpl", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21561, "Length": 161}
{"ground_truth": ["<s>", "TargetTransformInfo", "FPGATargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "FPGATTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>"], "natrual_language": ["Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "."], "TS_V_token": ["FPGA", "FPGA", "FPGA"], "File": "FPGATargetMachine", "Func": "getTargetTransformInfo", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21562, "Length": 23}
{"ground_truth": ["<s>", "unsigned", "FPGATTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ">>", "2", ";", "}", "</s>"], "natrual_language": ["\ufffd", "?", "Vector", "TTI", "begin", "\ufffd", "?"], "TS_V_token": ["FPGA", "FPGA", "2"], "File": "FPGATargetTransformInfo", "Func": "getNumberOfRegisters", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21563, "Length": 24}
{"ground_truth": ["<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "FPGATTIImpl", "::", "getPopcntSupport", "(", "unsigned", "IntTyWidthInBit", ")", "{", "return", "TTI", "::", "PSK_FastHardware", ";", "}", "</s>"], "natrual_language": ["Return", "hardware", "support", "for", "population", "count", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "getPopcntSupport", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21564, "Length": 17}
{"ground_truth": ["<s>", "void", "FPGATTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "0", ";", "UP", ".", "PartialThreshold", "=", "0", ";", "UP", ".", "Count", "=", "1", ";", "UP", ".", "MaxCount", "=", "1", ";", "UP", ".", "FullUnrollMaxCount", "=", "1", ";", "UP", ".", "Partial", "=", "false", ";", "UP", ".", "Runtime", "=", "false", ";", "UP", ".", "AllowRemainder", "=", "false", ";", "}", "</s>"], "natrual_language": ["Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "."], "TS_V_token": ["FPGA", "FPGA", "0", "0", "1", "1", "1"], "File": "FPGATargetTransformInfo", "Func": "getUnrollingPreferences", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21565, "Length": 69}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "hasBranchDivergence", "(", ")", "{", "return", "true", ";", "}", "</s>"], "natrual_language": ["Return", "true", "if", "branch", "divergence", "exists", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "hasBranchDivergence", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21566, "Length": 11}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "{", "return", "true", ";", "}", "</s>"], "natrual_language": ["Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "materialize", "the", "immediate", "into", "a", "register", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "isLegalAddImmediate", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21567, "Length": 13}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "{", "return", "true", ";", "}", "</s>"], "natrual_language": ["Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to", "materialize", "the", "immediate", "into", "a", "register", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "isLegalICmpImmediate", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21568, "Length": 13}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataType", ")", "{", "return", "true", ";", "}", "</s>"], "natrual_language": ["Return", "true", "if", "the", "target", "supports", "masked", "load", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "isLegalMaskedLoad", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21569, "Length": 14}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "isLegalMaskedStore", "(", "Type", "*", "DataType", ")", "{", "return", "true", ";", "}", "</s>"], "natrual_language": ["Return", "true", "if", "the", "target", "supports", "masked", "store", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "isLegalMaskedStore", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21570, "Length": 14}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "{", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "IsKernelFunction", "(", "*", "Arg", "->", "getParent", "(", ")", ")", ";", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "const", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "unsigned", "AS", "=", "LI", "->", "getPointerAddressSpace", "(", ")", ";", "return", "AS", "==", "0", ";", "}", "if", "(", "const", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ")", "{", "unsigned", "AS", "=", "AI", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "return", "AS", "==", "0", ";", "}", "if", "(", "I", "->", "isAtomic", "(", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "if", "(", "readsLocalId", "(", "II", ")", ")", "return", "true", ";", "if", "(", "readWorkgroupInvariant", "(", "II", ")", ")", "return", "false", ";", "if", "(", "isPureFunction", "(", "II", ")", ")", "return", "false", ";", "}", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>"], "natrual_language": ["Returns", "whether", "V", "is", "a", "source", "of", "divergence", "."], "TS_V_token": ["FPGA", "FPGA", "0", "0"], "File": "FPGATargetTransformInfo", "Func": "isSourceOfDivergence", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21571, "Length": 196}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "isTruncateFree", "(", "Type", "*", "Ty1", ",", "Type", "*", "Ty2", ")", "{", "if", "(", "!", "Ty1", "->", "isIntegerTy", "(", ")", "||", "!", "Ty2", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "NumBits1", "=", "Ty1", "->", "getPrimitiveSizeInBits", "(", ")", ";", "unsigned", "NumBits2", "=", "Ty2", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "NumBits1", ">", "NumBits2", ";", "}", "</s>"], "natrual_language": ["Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "isTruncateFree", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21572, "Length": 57}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "isTypeLegal", "(", "Type", "*", "Ty", ")", "{", "return", "true", ";", "}", "</s>"], "natrual_language": ["Return", "true", "if", "this", "type", "is", "legal", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "isTypeLegal", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21573, "Length": 14}
{"ground_truth": ["<s>", "bool", "FPGATTIImpl", "::", "shouldBuildLookupTables", "(", ")", "{", "return", "false", ";", "}", "</s>"], "natrual_language": ["Return", "true", "if", "switches", "should", "be", "turned", "into", "lookup", "tables", "for", "the", "target", "."], "TS_V_token": ["FPGA", "FPGA"], "File": "FPGATargetTransformInfo", "Func": "shouldBuildLookupTables", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21574, "Length": 11}