<s>[INST]Test devreleri izler arasında kalıcı veya geçici bağlantılar oluşturuyor mu?[/INST]Sınır tarama testinde, panodaki çeşitli IC'lere entegre edilmiş test devreleri, IC'lerin doğru şekilde monte edildiğini test etmek için PCB izleri arasında geçici bağlantılar oluşturur. Sınır tarama testi, test edilecek tüm IC'lerin standart bir test yapılandırma prosedürü kullanmasını gerektirir; bunlardan en yaygın olanı Ortak Test Eylem Grubu (JTAG) standardıdır. JTAG test mimarisi, bir karttaki entegre devreler arasındaki ara bağlantıları fiziksel test probları kullanmadan test etmek için bir araç sağlar. JTAG aracı tedarikçileri, sadece arızalı ağları tespit etmek için değil, aynı zamanda arızayı belirli ağlara, cihazlara ve pimlere izole etmek için çeşitli uyarıcı ve karmaşık algoritmalar sunar.</s>