至强融核

前身

前身为2006年英特尔宣布的研发产品Larrabee的众核架构（many core architecture），这是基于P5微架构内核，每核4路超线程，512位SIMD，内部环形数据总线，扩展的高速缓存一致性的众核系统。Larrabee用于GPU产品的开发于2010年5月终止。
2009年开始的英特尔的Single-chip Cloud Computer多核微处理器原型，这是用于云计算数据中心在单芯片上部署多核（原型为48核），硬件支持对每核的频率与电压控制以最大化能耗效用，还有mesh网络用于片间通信。该设计缺乏高速缓存一致性内核，主要用于使设计适用于很多核的情形。
2007年披露的Teraflops Research Chip研究项目是片上80核，每核2套浮点单元，非x86实现而是96位超长指令字架构。该项目研究了核间通信方法、片上能耗管理，获得了1.01 TFLOPS在3.16 GHz功率62 W。

至强融核的原型Knights Ferry

英特尔 集成众核（Many Integrated Core，MIC）原型板，命名为Knights Ferry于2010年5月31日发布。该产品源于Larrabee项目与英特尔其他研究包括Single-chip Cloud Computer。
该产品在一块PCIe板上布设了有序的32颗1.2 GHz处理器核心，每核4线程，2 GB GDDR5板上内存，，8 MB coherent L2高速缓存（每核256 KB以及32 KB L1代码高速缓存，32 KB L1数据高速缓存），功耗~300 W,，使用45 nm制程。板上的Aubrey Isle内核控制1,024位宽的环形总线（双向512位）连接各核与主内存。单板性能超过750 GFLOPS。原型板仅支持单精度浮点数指令。
最初用户包括欧洲核子研究组织，韩国科学技术情报研究院与莱布尼兹超级计算中心。硬件厂商包括IBM, SGI, HP, Dell等。

第一代产品

第一批至强融核的研发代号为Knights Corner，2011年公布，使用22纳米制程与3维三栅极结构晶体管。继承了Larrabee的每核4路SMT线程，512位SIMD单元，32KB L1 指令cache，32KB L1数据cache，一致的L2cache（每核512 KB），每个核心专用的二级高速缓存由全局分布的(global-distributed) 标签目录（TD）保持完全一致；16套内存控制器均匀分布在环上，连接片上的GDDR5内存；PCIe客户端逻辑通过PCIe IO部件连接主机内存；所有这些组件都由带宽极高的双向环形总线互连在一起，其中数据环是单向512位带宽，还有双向的地址环（发送读/写命令和内存地址）与确认环（发送流控制和一致性消息），由于模拟实验证实地址环与确认环会在32个核心并行时饱和，最终设计是在每个方向使用2个地址环和2个确认环。英特尔众核架构的计算核心是基于修改版的P54C设计，最初用于Pentium（即80586），指令流水顺序执行，提供4路超线程，该x86架构的电路实现只占内核面积的2%。 这利用了x86的技术创造了x86兼容的多核架构可利用已有的并行软件工具。至强融核协处理器核心的一个重要组件是矢量处理单元(VPU)，包括一种新型的512位SIMD指令集，其正式名称为英特尔® 初始众核指令集（英特尔® IMCI）。VPU每周期可执行16路单精度或8路双精度浮点运算。VPU还支持融合乘-加 (FMA) 指令，还可提供整数支持。VPU 还包括扩展数学单元(EMU)，它可执行超越运算，如倒数、平方根和对数，从而支持高带宽矢量式执行这些运算。EMU 通过计算这些函数的多项式近似值进行运算。
L2高速缓存的一致性问题：当某个核心访问它的L2高速缓存发现缺失时，地址请求会通过地址环形总线发送至各核心的标签目录（distributed Tag Directory）。每个核心及标签目录通过一个总线控制器（ring stop）与环形总线项连。如果请求的数据块位于另一个核心的L2高速缓存中，那么转发请求会通过地址环形总线发送至该核心的L2高速缓存，随后在数据环形总线上传输该数据块给发出请求的核心的L2高速缓存。如果请求的数据并未存在于任何核心的L2高速缓存中，那么最初的核心将请求的内存地址发送给协处理器的各个内存控制器。
电源管理：一个核心的4条超线程全部停止，该核心立即进入C1节电状态；在任何时间，都可关闭或开启任意数量核心的电源。当所有核心未检测到活动，标签目录、互连、二级高速缓存和内存控制器都转入节电状态C6。主机驱动程序可让该协处理器处于更深度的睡眠状态或空闲状态，其中所有非核心的电源开启，GDDR 处于自我刷新模式，PCIe 逻辑处于唤醒的等待状态，GDDR-IO部件的功耗极低。
程序设计工具包括OpenMP，OpenCL。Cilk/Cilk Plus与英特尔的专门版的Fortran, C++编译器与数学库。Knights Corner指令集的文档可从英特尔网站获得。
不计客户定制化产品，至强融核第一代共有3100/5100/7100等型号，分别有57/60/61个核心及6GB/8GB/16GB的片上GDDR5记亿体，1 TFlops/1.01 TFlops/1.2TFlops双精度浮点计算，240/320/352 GB/sec的内存带宽，300W/225W/300W的TDP功耗。每款型号按散热器的不同，包括主动式、被动式和没有散热器，主动式（A）指有风扇，被动式（P）则只有一块很大的散热片，没有散热器（X）需要配合水冷使用。 
研究者的评测表明，至强融核发挥其计算效力需要简单的数据结构与高度并行；如果编译器驱动的并行或向量化失败，则难以在至强融核上编程。
2011年6月，SGI宣布利用英特尔的众核架构开发高性能计算产品。
2011年9月，得克萨斯先进计算中心(TACC)宣布用Knights Corner加速卡建成了10 petaFLOPS "Stampede"超级计算机，提供8 petaFLOPS计算能力。 该超级计算机还将使用下一代的Knights Landing众核加速卡把峰值计算速度提升为至少15 PetaFLOPS"。
2012年6月18日在汉堡召开的国际超级计算大会上，英特尔宣布把众核架构的系列处理器家族的商品名为英特尔志强融核。  
The Xeon Phi uses the 22 nm process size. The Xeon Phi 3100 will be priced at under US$2,000 while the Xeon Phi 5110P will have a price of US$2,649 and Xeon Phi 7120 at US$4129.
On June 17, 2013, the Tianhe-2 supercomputer was announced by TOP500 as the world's fastest.  It uses Intel Ivy Bridge Xeon and Xeon Phi processors to achieve 33.86 petaFLOPS.
2012年11月12日，英特尔正式宣布至强融核产品在2013年上半年开始上市销售，5100P售价2149$，3100售价2000$。具有类似CPU的编程能力，可使用与其他英特尔至强E5处理器的编程语言、开发工具、技术与并行模型。在绿色500强列表中使用该产品的一个系统成为最有功率效能的计算机。
2012年6月5日，英特尔发布了关于Knights Corner的开源软件与文档。
2012年6月，Cray公司宣布在Cascade系统上使用22 nm制程的Knight's Corner加速卡。
2012年6月，ScaleMP发布了使用Knight's Corner的虚拟化软件，允许Knight's Corner执行老的MMX/SSE指令并访问无线的主机内存。
2013年6月，国家超级计算广州中心发布天河二号成为世界最快的超级计算机。使用了英特尔的Ivy Bridge 微架构的至强E5 2692v2型号的12核处理器与至强融核31S1P的57核协处理器，获得了33.86 petaFLOPS。

第二代产品

第二代至强融核的研发代号Knights Landing，使用14 nm制程，2013年6月17日公布。有两种形式：协处理器与主处理器。Knights Landing最多有72颗Airmont(Atom)内核，每核4线程，最大支持384 GB of DDR4 RAM与8–16 GB of stacked 3D MCDRAM。每核有2个512位向量单元，支持AVX-512F (AVX3.1) SIMD指令与英特尔AVX-512 Conflict Detection Instructions (CDI), Intel AVX-512 Exponential and Reciprocal Instructions (ERI), Intel AVX-512 Prefetch Instructions (PFI), 以及全套的x86指令集除了Transactional Synchronization Extensions指令。  Knights Landing的TDP为160至215 W。

第三代产品

第三代众核产品的代号为Knights Hill，英特尔在超级计算14（SC14）上首次发布细节。采取14 nm制程，包含60至72颗基于Silvermont Atom改进版的核心，每核4路超线程。
intel Phi 已停产。2017年上市销售。(没上市)(2019/1/10)