anchor.diff:        pcie_ep.cfg.dsn(64'hf001ba7700000000);
         pcie_ep.cfg.ds_bus_number(0);
         pcie_ep.cfg.ds_device_number(0);
  -      pcie_ep.cfg.ds_function_number(0);
         pcie_ep.cfg.ds_port_number(0);
         pcie_ep.cfg.err_cor_in(0);
         pcie_ep.cfg.err_uncor_in(0);
  
positive.code:       pcie_ep.pcie.cq_np_req(1);
  
        pcie_ep.cfg_req_pm_transition.l23_ready(0);
  
        pcie_ep.int_pclk_sel.slave(0);
        
  //      pcie_ep.common.commands_in(0);
     endrule
  
     rule rl_drive_pipe_simulation_inputs;
        // pipe simulation inputs
        // pcie_ep.pipe.rx_0_sigs(0);
        // pcie_ep.pipe.rx_1_sigs(0);
        // pcie_ep.pipe.rx_2_sigs(0);
        // pcie_ep.pipe.rx_3_sigs(0);
        // pcie_ep.pipe.rx_4_sigs(0);
        // pcie_ep.pipe.rx_5_sigs(0);
        // pcie_ep.pipe.rx_6_sigs(0);
        // pcie_ep.pipe.rx_7_sigs(0);
     endrule
  
     // The PCIE endpoint is processing Gen3 descriptors at 250MHz. The
  
negative.code:    // Drive s_axis_rq
     let rq_txready = (pcie_ep.s_axis_rq.tready != 0 && fAxiRq.notEmpty);
  
     //(* fire_when_enabled, no_implicit_conditions *)
     rule drive_axi_rq;
        let tvalid = 0;
        let tlast = 0;
        let tdata = 0;
        let tkeep = 0;
        let tuser = 0;
        if (rq_txready) begin
  	 let info = fAxiRq.first; fAxiRq.deq;
  	 tvalid = 1;
  	 tlast = pack(info.last);
  	 tdata = info.data;
  	 tkeep = info.keep;
  	 tuser = {0, info.last_be, info.first_be};
        end
  
        pcie_ep.s_axis_rq.tvalid(tvalid);
        pcie_ep.s_axis_rq.tlast(tlast);
        pcie_ep.s_axis_rq.tdata(tdata);
  