b'\n_START_ARTICLE_\nGeneseo (hardware)\n_START_SECTION_\nGeneseo come evoluzione di PCI Express\n_START_PARAGRAPH_\nA differenza della tecnologia AMD, in cui i co-processori alloggeranno direttamente in un socket identico a quello della CPU, l\'approccio di Intel prevede la connessione attraverso un\'estensione del bus PCI Express._NEWLINE_Quindi Intel seguirebbe l\'esempio di AMD aprendo la sua piattaforma server, introducendo una sorta di alternativa al BUS HyperTransport del concorrente (utilizzato nelle architetture dell\'Athlon 64 e dell\'Opteron). Pur non offrendo tutti i meccanismi di coerenza della cache e condivisione della memoria forniti da HyperTransport, Geneseo permetter\xc3\xa0 ai vari dispositivi di comunicare molto pi\xc3\xb9 velocemente rispetto all\'uso del tradizionale BUS PCI-Express, grazie all\'interfacciamento diretto con l\'FSB e alla condivisione pi\xc3\xb9 efficiente di cache e RAM. Grazie a questa tecnologia verranno supportati in modo pi\xc3\xb9 specifico chip specializzati nell\'accelerare grafica, cifratura dei dati, calcoli matematici e altre applicazioni.\n_START_SECTION_\nAbbinamento tra Geneseo e "QuickPath Interconnect"?\n_START_PARAGRAPH_\nNon \xc3\xa8 ancora chiaro, sebbene appaia probabile, se Intel porter\xc3\xa0 i propri partner a sviluppare co-processori compatibili con la propria QuickPath Interconnect (QPI), cio\xc3\xa8 l\'interfaccia di nuova generazione che \xc3\xa8 prevista al debutto alla fine del 2008 con le soluzioni Itanium 2 Tukwila e quelle Xeon Beckton (oltre che ovviamente in tutti gli altri prodotti basati sulla futura architettura Nehalem). D\'altra parte, la tecnologia QPI assomiglia molto a quella che dovrebbe essere l\'alternativa Intel ad HyperTransport.'