b'\n_START_ARTICLE_\nMIPS (procesador)\n_START_PARAGRAPH_\nCon el nombre de MIPS (siglas de  Microprocessor without Interlocked Pipeline Stages) se conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS Technologies._NEWLINE_Los dise\xc3\xb1os del MIPS son utilizados en la l\xc3\xadnea de productos inform\xc3\xa1ticos de SGI; en muchos sistemas embebidos; en dispositivos para Windows CE; routers Cisco; y videoconsolas como la Nintendo 64 o las Sony PlayStation, PlayStation 2 y PlayStation Portable. M\xc3\xa1s recientemente, la NASA us\xc3\xb3 uno de ellos en la sonda New Horizons\xe2\x80\x8b_NEWLINE_Las primeras arquitecturas MIPS fueron fsfs en 32 bits (generalmente rutas de datos y registros de 32 bits de ancho), si bien versiones posteriores fueron implementadas en 64 bits. Existen cinco revisiones compatibles hacia atr\xc3\xa1s del conjunto de instrucciones del MIPS, llamadas MIPS I, MIPS II, MIPS III, MIPS IV y MIPS 32/64. En la \xc3\xbaltima de ellas, la MIPS 32/64 Release 2, se define a mayores un conjunto de control de registros. As\xc3\xad mismo est\xc3\xa1n disponibles varias "extensiones", tales como la MIPS-3D, consistente en un simple conjunto de instrucciones SIMD en coma flotante dedicadas a tareas 3D comunes, la MDMX(MaDMaX) compuesta por un conjunto m\xc3\xa1s extenso de instrucciones SIMD enteras que utilizan los registros de coma flotante de 64 bits, la MIPS16 que a\xc3\xb1ade compresi\xc3\xb3n al flujo de instrucciones para hacer que los programas ocupen menos espacio (presuntamente como respuesta a la tecnolog\xc3\xada de compresi\xc3\xb3n Thumb de la arquitectura ARM) o la reciente MIPS MT que a\xc3\xb1ade funcionalidades multithreading similares a la tecnolog\xc3\xada HyperThreading de los procesadores Intel Pentium 4._NEWLINE_Debido a que los dise\xc3\xb1adores crearon un conjunto de instrucciones tan claro, los cursos sobre arquitectura de computadores en universidades y escuelas t\xc3\xa9cnicas a menudo se basan en la arquitectura MIPS. El dise\xc3\xb1o de la familia de CPU\'s MIPS influir\xc3\xada de manera importante en otras arquitecturas RISC posteriores como los DEC Alpha.\n_START_SECTION_\nHistoria\n_START_PARAGRAPH_\nEn 1981, un equipo liderado por John L. Hennessy en la Universidad de Stanford comenz\xc3\xb3 a trabajar en lo que se convertir\xc3\xada en el primer procesador MIPS. La idea b\xc3\xa1sica era mejorar dr\xc3\xa1sticamente el rendimiento mediante el uso de la segmentaci\xc3\xb3n, una t\xc3\xa9cnica que ya era entonces muy conocida pero tambi\xc3\xa9n dif\xc3\xadcil de implementar. Su funcionamiento puede resumirse en que la ejecuci\xc3\xb3n de una instrucci\xc3\xb3n es dividida en varias etapas, comenzando la "etapa 1" de una instrucci\xc3\xb3n antes de que haya finalizado la ejecuci\xc3\xb3n de la instrucci\xc3\xb3n anterior. En contraste, los dise\xc3\xb1os tradicionales esperaban la finalizaci\xc3\xb3n por completo de una instrucci\xc3\xb3n antes de pasar a la siguiente, de modo que grandes \xc3\xa1reas de la CPU permanec\xc3\xadan inactivas mientras el proceso continuaba. Adem\xc3\xa1s, la frecuencia de reloj de toda la CPU ven\xc3\xada dictada por la latencia del ciclo completo, en lugar de por el llamado camino cr\xc3\xadtico, latencia de la etapa de segmentaci\xc3\xb3n que m\xc3\xa1s tarda en completarse._NEWLINE_Otra de las grandes barreras a superar por la segmentaci\xc3\xb3n era la necesidad de introducir bloqueos para poder asegurarse de que las instrucciones que necesitan varios ciclos de reloj para completarse dejan de cargar datos desde los registros de segmentaci\xc3\xb3n. Estos bloqueos pueden durar cantidades de tiempo considerables, y supon\xc3\xadan una gran barrera a mejoras de velocidad posteriores. Por ello, uno de los principales aspectos del dise\xc3\xb1o del MIPS fue el marcarse como objetivo que todas las subfases (incluyendo el acceso a memoria) de todas las instrucciones tardasen un \xc3\xbanico ciclo en completarse, dejando as\xc3\xad de ser necesarios los bloqueos, y permitiendo un rendimiento de un solo ciclo._NEWLINE_Aunque esta idea de dise\xc3\xb1o elimin\xc3\xb3 numerosas instrucciones \xc3\xbatiles, destacando el hecho de que la multiplicaci\xc3\xb3n y la divisi\xc3\xb3n necesitar\xc3\xadan varias instrucciones, en conjunto se sab\xc3\xada que el rendimiento general del sistema ser\xc3\xada dr\xc3\xa1sticamente mejorado al poder funcionar los chips a frecuencias mucho mayores. Este ascenso de la velocidad ser\xc3\xada dif\xc3\xadcil con la intervenci\xc3\xb3n de los bloqueos, pues el tiempo necesario es funci\xc3\xb3n del tama\xc3\xb1o del chip y de la frecuencia de reloj: a\xc3\xb1adir el hardware necesario para evitarlos reducir\xc3\xada notablemente la velocidad del sistema._NEWLINE_La eliminaci\xc3\xb3n de estas instrucciones se convirti\xc3\xb3 en un tema pol\xc3\xa9mico. Muchos observadores afirmaron que ese dise\xc3\xb1o (y los procesadores RISC en general) nunca superar\xc3\xada sus ambiciosas expectativas ("Si uno sencillamente sustituye la instrucci\xc3\xb3n compleja de multiplicaci\xc3\xb3n por una simple serie de sumas, \xc2\xbfd\xc3\xb3nde se produce el incremento de velocidad?"). Este an\xc3\xa1lisis tan simplista ignoraba el hecho de que la velocidad del dise\xc3\xb1o resid\xc3\xada en la segmentaci\xc3\xb3n, no en las instrucciones._NEWLINE_En 1984 Hennessy se convenci\xc3\xb3 del futuro potencial comercial del dise\xc3\xb1o, dejando Stanford para formar MIPS Computer Systems. La empresa present\xc3\xb3 su primer dise\xc3\xb1o, el R2000, en 1985, siendo mejorado con el R3000 de 1988. Estas CPU\'s de 32 bits fueron la base de la compa\xc3\xb1\xc3\xada durante los 80, y fueron empleadas principalmente en algunas series de workstations de SGI. Estos dise\xc3\xb1os comerciales se diferenciaron de los de investigaci\xc3\xb3n acad\xc3\xa9mica de Stanford en aspectos como la implementaci\xc3\xb3n de la mayor\xc3\xada de los bloqueos con hardware y el proporcionar instrucciones completas para la multiplicaci\xc3\xb3n y la divisi\xc3\xb3n, entre otros._NEWLINE_En 1991 MIPS present\xc3\xb3 su primer procesador de 64 bits, el R4000. Sin embargo, MIPS tuvo dificultades financieras en su lanzamiento al mercado. El dise\xc3\xb1o era tan importante para SGI, entonces uno de los pocos grandes clientes de MIPS, que en 1992 compr\xc3\xb3 sin recelo alguno la compa\xc3\xb1\xc3\xada para evitar que se perdiera el dise\xc3\xb1o. Como subsidiaria de SGI, la compa\xc3\xb1\xc3\xada pas\xc3\xb3 a llamarse MIPS Technologies._NEWLINE_A principios de los 90 MIPS comenz\xc3\xb3 a otorgar licencias de sus dise\xc3\xb1os a terceros. Esto prob\xc3\xb3 con justo \xc3\xa9xito la simplicidad del n\xc3\xbacleo, algo que le permit\xc3\xada ser empleado en numerosas aplicaciones que anteriormente utilizaban dise\xc3\xb1os CISC mucho menos capaces y de precio y n\xc3\xbamero de puertas similares (comentar que ambas magnitudes est\xc3\xa1n estrechamente relacionadas; el precio de una CPU est\xc3\xa1 generalmente relacionado con el n\xc3\xbamero de puertas y pines externos). Sun Microsystems intent\xc3\xb3 subirse al carro otorgando licencias de su n\xc3\xbacleo SPARC, pero ni lleg\xc3\xb3 a rozar el \xc3\xa9xito del MIPS. A finales de los 90 MIPS ten\xc3\xada un caballo de batalla en los procesadores integrados, y en 1997 fue entregado el procesador MIPS 48 millones, convirti\xc3\xa9ndose en la primera CPU RISC en desbancar a la famosa familia 68k de Motorola. La familia MIPS tuvo tanto \xc3\xa9xito que SGI relanz\xc3\xb3 a MIPS Technologies en 1998. M\xc3\xa1s de la mitad de los ingresos de MIPS actualmente proceden de las concesiones de licencias, mientras que gran parte del resto procede de contratos de dise\xc3\xb1o de n\xc3\xbacleos para ser fabricados por terceros._NEWLINE_En 1999 MIPS consolid\xc3\xb3 su sistema de licencias alrededor de dos dise\xc3\xb1os b\xc3\xa1sicos, el MIPS32 de 32 bits y el MIPS64 de 64 bits. NEC, Toshiba y SiByte (posteriormente adquirida por Broadcom) obtuvieron licencias para el MIPS64 tan pronto como este procesador fue anunciado; a estas empresas les siguieron otras como Philips, LSI Logic e IDT. Los \xc3\xa9xitos se sucedieron, y actualmente los n\xc3\xbacleos MIPS son uno de los pesos pesados del mercado de dispositivos como los computadoras de mano o decodificadores y sintonizadoras de TV. Un indicio de su \xc3\xa9xito es el hecho de que Freescale (filial de Motorola) utilice procesadores MIPS en sus aparatos, en lugar de otros propios basados en el PowerPC._NEWLINE_Desde que la arquitectura MIPS es licenciable, ha atra\xc3\xaddo a numerosas compa\xc3\xb1\xc3\xadas j\xc3\xb3venes a lo largo de los a\xc3\xb1os. Una de las primeras nuevas compa\xc3\xb1\xc3\xadas en dise\xc3\xb1ar procesadores MIPS fue Quantum Effect Devices. El equipo de dise\xc3\xb1o de MIPS encargado del R4300 fund\xc3\xb3 SandCraft, que dise\xc3\xb1\xc3\xb3 el R5432 para NEC y posteriormente el SR7100, uno de los primeros procesadores basados en ejecuci\xc3\xb3n fuera de orden para sistemas embebidos. El equipo original de dise\xc3\xb1o del DEC StrongARM finalmente se dividi\xc3\xb3 en dos compa\xc3\xb1\xc3\xadas MIPS: SiByte, fabricante del SB-1250, uno de los primeros sistemas de chip \xc3\xbanico de alto rendimiento basados en el MIPS; y Alchemy Semiconductor (m\xc3\xa1s tarde comprada por AMD), que fabricaba el sistema de chip \xc3\xbanico Au-1000 para aplicaciones poco exigentes. Lexra utiliz\xc3\xb3 arquitectura pseudo-MIPS y a\xc3\xb1adi\xc3\xb3 extensiones DSP para el mercado de los chips de audio y soporte multithreading para el mercado de redes. Debido a que Lexra no era concesionaria de ninguna licencia MIPS, dos pleitos fueron abiertos entre ambas empresas. El primero se resolvi\xc3\xb3 r\xc3\xa1pidamente al prometer Lexra no seguir anunciando sus procesadores como MIPS-compatibles. El segundo fue largo y da\xc3\xb1\xc3\xb3 los intereses de ambas compa\xc3\xb1\xc3\xadas, terminando con la concesi\xc3\xb3n por parte de MIPS de una licencia gratuita a Lexra, as\xc3\xad como el pago de una gran cantidad de dinero.\n_START_SECTION_\nAplicaciones\n_START_PARAGRAPH_\nEntre los fabricantes de estaciones de trabajo basadas en procesadores MIPS destacan SGI, MIPS Computer Systems, Inc., Olivetti, Siemens-Nixdorf, Acer, Digital Equipment Corporation, NEC y DeskStation. Varios sistemas operativos fueron portados a la arquitectura, ejemplos de ello son el SGI IRIX, Microsoft Windows NT (aunque el soporte para MIPS finaliz\xc3\xb3 con el lanzamiento de Windows NT 4.0) y Windows CE, Linux, BSD, UNIX System V, SINIX, MIPS Computer Systems RISC/os, entre otros._NEWLINE_Sin embargo, el uso del MIPS como procesador principal de estaciones de trabajo ha ca\xc3\xaddo, y SGI ha anunciado sus planes de cesar el desarrollo de iteraciones de alto rendimiento de la arquitectura MIPS en favor de procesadores basados en la tecnolog\xc3\xada Intel IA64 (v\xc3\xa9ase la secci\xc3\xb3n "Otros modelos y planes futuros")._NEWLINE_Por otra parte, el uso de microprocesadores MIPS en sistemas embebidos es probable que se mantenga gracias al bajo consumo de energ\xc3\xada y caracter\xc3\xadsticas t\xc3\xa9rmicas de las implementaciones integradas, as\xc3\xad como a la gran disponibilidad de herramientas de desarrollo y de expertos conocedores de la arquitectura.\n_START_SECTION_\nOtros modelos y planes futuros\n_START_PARAGRAPH_\nOtro miembro de la familia MIPS es el R6000, una implementaci\xc3\xb3n ECL de la arquitectura MIPS fabricada por Bipolar Integrated Technology. El R6000 introdujo el juego de instrucciones MIPS II. Su arquitectura TLB y de cach\xc3\xa9 son diferentes del resto de miembros de la familia MIPS. El R6000 no proporcion\xc3\xb3 los resultados esperados, y aunque fue empleado en algunas m\xc3\xa1quinas Control Data, r\xc3\xa1pidamente desapareci\xc3\xb3 del mercado de los mainstream. El PMC-Sierra RM7000 fue una versi\xc3\xb3n del R5000 con una cach\xc3\xa9 integrada de nivel 2 de 256 kB y un controlador para una cach\xc3\xa9 opcional de tercer nivel. Dise\xc3\xb1ado en un principio para sistemas embebidos como los procesadores gr\xc3\xa1ficos SGI y varias soluciones de redes de Cisco. El nombre R9000 nunca fue utilizado._NEWLINE_SGI intent\xc3\xb3 una vez migrar de la plataforma MIPS a la Intel Itanium, habiendo terminado su desarrollo con el R10000. Los grandes retrasos en la presentaci\xc3\xb3n del Itanium hicieron que el n\xc3\xbamero de procesadores basados en MIPS instalados continu\xc3\xb3 creciendo. En 1999 qued\xc3\xb3 claro que el proceso de desarrollo hab\xc3\xada sido cerrado demasiado pronto, y resultado de ello son las versiones R14000 y R16000. SGI tante\xc3\xb3 la posibilidad de a\xc3\xb1adir una FPU m\xc3\xa1s compleja al estilo de la del R8000 en las \xc3\xbaltimas iteraciones, as\xc3\xad como la de lanzar un procesador de doble n\xc3\xbacleo, pero los problemas financieros de la empresa y el uso oficial y soportado de la emulaci\xc3\xb3n QuickTransit para ejecutar binarios IRIX sobre Altix provocaron el cese definitivo del desarrollo de hardware IRIX/MIPS.\n_START_SECTION_\nLoongson\n_START_PARAGRAPH_\nLoongson es una familia de microprocesadores dise\xc3\xb1ados por la Academia China de Ciencias. La microarquitectura interna de los microprocesadores Loongson fue dise\xc3\xb1ado de forma independiente por los chinos. Las primeras implementaciones de la familia carec\xc3\xada de cuatro instrucciones, patentadas por MIPS Technologies. En junio de 2009, ICT obtuvo licencias MIPS32 y MIPS64 directamente de MIPS Technologies._NEWLINE_A partir de 2006, una serie de empresas empezaron a comercializar una serie de hardware con el procesador Loongson, incluyendo nettops y netbooks con un bajo consumo.\xe2\x80\x8b\xe2\x80\x8b\xe2\x80\x8b\n_START_SECTION_\nN\xc3\xbacleos\n_START_PARAGRAPH_\nEn los \xc3\xbaltimos a\xc3\xb1os gran parte de la tecnolog\xc3\xada empleada en las distintas generaciones MIPS ha sido ofrecida como dise\xc3\xb1os de "IP-cores" (bloques de construcci\xc3\xb3n) para sistemas embebidos. Se ofertan los n\xc3\xbacleos b\xc3\xa1sicos de 32 y 64 bits, conocidos respectivamente como 4K y 5K respectivamente, y con licencias MIPS32 y MIPS64. Estos n\xc3\xbacleos pueden ser combinados con unidades a\xc3\xb1adidas tales como FPUs, sistemas SIMD, dispositivos de E/S, etc._NEWLINE_Los n\xc3\xbacleos MIPS han sido comercialmente exitosos, siendo empleados actualmente en muchas aplicaciones industriales y de consumo. Pueden encontrarse en los m\xc3\xa1s modernos routers Cisco, TP-Link y Linksys , cablem\xc3\xb3dems y m\xc3\xb3dems ADSL, tarjetas inteligentes, controladoras de impresoras l\xc3\xa1ser, decodificadores de TV, robots, ordenadores de mano, Sony PlayStation 2 y Sony PlayStation Portable. _NEWLINE_En m\xc3\xb3viles y PDA\'s, sin embargo, el n\xc3\xbacleo MIPS fue incapaz de desbancar a su competidor de arquitectura ARM.\n_START_SECTION_\nOtras instrucciones\n_START_PARAGRAPH_\nEstas instrucciones podr\xc3\xadan clasificarse tanto entre las "reales" como entre las "pseudoinstrucciones".\n_START_SECTION_\nReferencia de instrucciones y registros del MIPS R4000\n_START_PARAGRAPH_\nEsta es la lista de referencia de instrucciones y registros del MIPS R4000, con 32 registros de 32 bits. Este procesador se encuentra espec\xc3\xadficamente en la consola PlayStation Portable de Sony Computer Entertaiment_NEWLINE_* Instrucciones_NEWLINE_add addu addi addiu and andi divu mult multu div nor or ori sll sllv sra srav srl srlv sub subu xor xori lhi llo slt sltu slti sltiu beq bgtz blez bne j jal jalr jr la li lb lbu lh lhu lw sb sh sw mfhi mflo mthi mtlo trape_NEWLINE_* Registros_NEWLINE_$at $v0 $v1 $a0 $a1 $a2 $a3 $t0 $t1 $t2 $t3 $t4 $t5 $t6 $t7 $s0 $s1 $s2 $s3 $s4 $s5 $s6 $s7 $t8 $t9 $k0 $k1 $gp $sp $fp $ra'