data/full_repos/permissive/474582223/Encoder/fourByTwo/uut.v
data/verilator_xmls/dec4a995-3ac9-4cac-98d4-da6d537cdd30.xml
module encoder(D3, D2, D1, D0, A1, A0);

  input D3, D2, D1, D0;
  output A1, A0;
  
  or or1(A1, D3, D2);
  or or2(A0, D3, D1);
endmodule
module encoder(D3, D2, D1, D0, A1, A0);


  input D3, D2, D1, D0;
  output A1, A0;
  
  or or1(A1, D3, D2);
  or or2(A0, D3, D1);
endmodule