data/full_repos/permissive/47037127/aluOpU.v
data/verilator_xmls/241bc9d3-fdca-46cc-a39d-d83f7c707b88.xml
module aluOpU(
  OP1,
  OP2,
  OP3,
  OP4,
  OP5,
  aluOp
  );
  
input [6:0] OP1;
input [6:0] OP2;
input [6:0] OP3;
input [6:0] OP4;
input [6:0] OP5;
output [4:0] aluOp;

assign aluOp[0]=OP1<11&&(OP1!=0);

assign aluOp[1]=OP2<11&&OP2!=0;
assign aluOp[2]=OP3<11&&OP3!=0;
assign aluOp[3]=OP4<11&&OP4!=0;
assign aluOp[4]=OP5<11&&OP5!=0;
endmodule
module aluOpU(
  OP1,
  OP2,
  OP3,
  OP4,
  OP5,
  aluOp
  );

  
input [6:0] OP1;
input [6:0] OP2;
input [6:0] OP3;
input [6:0] OP4;
input [6:0] OP5;
output [4:0] aluOp;

assign aluOp[0]=OP1<11&&(OP1!=0);

assign aluOp[1]=OP2<11&&OP2!=0;
assign aluOp[2]=OP3<11&&OP3!=0;
assign aluOp[3]=OP4<11&&OP4!=0;
assign aluOp[4]=OP5<11&&OP5!=0;
endmodule