data/full_repos/permissive/525152535/LUT7.v
data/verilator_xmls/c489e195-9407-4891-b27e-d0d7ff2d876b.xml
module LUT7
#(
    parameter [127:0] INIT = 128'h0
)
(
    input  I0,
    input  I1,
    input  I2,
    input  I3,
    input  I4,
    input  I5,
    input  I6,
    output F
);

    assign F = INIT[{I6, I5, I4, I3, I2, I1, I0}];

endmodule
module LUT7
#(
    parameter [127:0] INIT = 128'h0
)
(
    input  I0,
    input  I1,
    input  I2,
    input  I3,
    input  I4,
    input  I5,
    input  I6,
    output F
);


    assign F = INIT[{I6, I5, I4, I3, I2, I1, I0}];

endmodule