data/full_repos/permissive/507307707/generated/CellProcessing.v
data/verilator_xmls/ab97e684-dfea-49c9-88b0-d7fe90873c62.xml
module Join(
  input  [31:0] io_din_1,
  input  [31:0] io_din_2,
  input         io_dout_r,
  input         io_din_1_v,
  input         io_din_2_v,
  output        io_dout_v,
  output        io_din_1_r,
  output        io_din_2_r,
  output [31:0] io_dout_1,
  output [31:0] io_dout_2
);
  assign io_dout_v = io_din_1_v & io_din_2_v;
  assign io_din_1_r = io_din_2_v & io_dout_r;
  assign io_din_2_r = io_din_1_v & io_dout_r;
  assign io_dout_1 = io_din_1;
  assign io_dout_2 = io_din_2;
endmodule
module Join(
  input  [31:0] io_din_1,
  input  [31:0] io_din_2,
  input         io_dout_r,
  input         io_din_1_v,
  input         io_din_2_v,
  output        io_dout_v,
  output        io_din_1_r,
  output        io_din_2_r,
  output [31:0] io_dout_1,
  output [31:0] io_dout_2
);

  assign io_dout_v = io_din_1_v & io_din_2_v;
  assign io_din_1_r = io_din_2_v & io_dout_r;
  assign io_din_2_r = io_din_1_v & io_dout_r;
  assign io_dout_1 = io_din_1;
  assign io_dout_2 = io_din_2;
endmodule