data/full_repos/permissive/488490114/CATHODE_DC.v
data/verilator_xmls/ad5f0522-2c7a-472b-a9e8-7b8c0aaf008d.xml
module CATHODE_DC(
		input [3:0] I_CODE,
		output reg O_SEG_A,
		output reg O_SEG_B,
		output reg O_SEG_C,
		output reg O_SEG_D,
		output reg O_SEG_E,
		output reg O_SEG_F,
		output reg O_SEG_G
);


always @ (I_CODE)
	case(I_CODE)
		4'h0:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b0;
		end
		4'h1:
		begin
			O_SEG_A <= 1'b0;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b0;
		end
		4'h2:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b0;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b1;
		end
		4'h3:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b1;
		end
		4'h4:
		begin
			O_SEG_A <= 1'b0;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'h5:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'h6:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'h7:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b0;
		end
		4'h8:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'h9:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'hA:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'hB:
		begin
			O_SEG_A <= 1'b0;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'hC:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b0;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b0;
		end
		4'hD:
		begin
			O_SEG_A <= 1'b0;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b1;
		end
		4'hE:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b0;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		default:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b0;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
	endcase


endmodule
module CATHODE_DC(
		input [3:0] I_CODE,
		output reg O_SEG_A,
		output reg O_SEG_B,
		output reg O_SEG_C,
		output reg O_SEG_D,
		output reg O_SEG_E,
		output reg O_SEG_F,
		output reg O_SEG_G
);



always @ (I_CODE)
	case(I_CODE)
		4'h0:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b0;
		end
		4'h1:
		begin
			O_SEG_A <= 1'b0;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b0;
		end
		4'h2:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b0;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b1;
		end
		4'h3:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b1;
		end
		4'h4:
		begin
			O_SEG_A <= 1'b0;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'h5:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'h6:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'h7:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b0;
		end
		4'h8:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'h9:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b0;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'hA:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'hB:
		begin
			O_SEG_A <= 1'b0;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		4'hC:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b0;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b0;
		end
		4'hD:
		begin
			O_SEG_A <= 1'b0;
			O_SEG_B <= 1'b1;
			O_SEG_C <= 1'b1;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b0;
			O_SEG_G <= 1'b1;
		end
		4'hE:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b0;
			O_SEG_D <= 1'b1;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
		default:
		begin
			O_SEG_A <= 1'b1;
			O_SEG_B <= 1'b0;
			O_SEG_C <= 1'b0;
			O_SEG_D <= 1'b0;
			O_SEG_E <= 1'b1;
			O_SEG_F <= 1'b1;
			O_SEG_G <= 1'b1;
		end
	endcase


endmodule