data/full_repos/permissive/469195529/sources/hdl/multiClk_main.v
1: b"%Error: data/full_repos/permissive/469195529/sources/hdl/multiClk_main.v:26: syntax error, unexpected '(', expecting IDENTIFIER\n    clk_div_1Hz(.clk_in(clk5MHz), .clk_out(clk_1Hz));\n                ^\n%Error: Exiting due to 1 error(s)\n"
module multiClk_main(
    input clk,
    output clk_1Hz, clk_5MHz
    );
    wire clk5MHz;
    clk_div_1Hz(.clk_in(clk5MHz), .clk_out(clk_1Hz));
    clk_wiz_5MHz(.clk_in1(clk), .clk_out1(clk_5MHz));
endmodule
module multiClk_main(
    input clk,
    output clk_1Hz, clk_5MHz
    );

    wire clk5MHz;
    clk_div_1Hz(.clk_in(clk5MHz), .clk_out(clk_1Hz));
    clk_wiz_5MHz(.clk_in1(clk), .clk_out1(clk_5MHz));
endmodule