data/full_repos/permissive/513806017/generated/Leros.v
data/verilator_xmls/89e8d668-0412-4ac1-97d0-bdf2db6b5e63.xml
module Decode(
  input  [7:0] io_din,
  output       io_dout_ena,
  output [2:0] io_dout_op,
  output       io_dout_isRegOpd,
  output       io_dout_isStore,
  output       io_dout_isStoreInd,
  output       io_dout_isLoadInd,
  output       io_dout_isLoadAddr,
  output       io_dout_enahi,
  output       io_dout_enah2i,
  output       io_dout_enah3i,
  output       io_dout_nosext,
  output       io_dout_exit
);
  wire [3:0] field = io_din[7:4];
  wire  _T = field == 4'h8;
  wire  _GEN_1 = field == 4'h9 | _T;
  wire  _GEN_2 = field == 4'ha | _GEN_1;
  wire  _GEN_3 = field == 4'hb | _GEN_2;
  wire  isBranch = field == 4'hc | _GEN_3;
  wire [7:0] _instr_T = io_din & 8'hf0;
  wire [7:0] instr = isBranch ? _instr_T : io_din;
  wire  _GEN_7 = 8'h71 == instr ? 1'h0 : 8'hff == instr;
  wire  _GEN_8 = 8'h70 == instr | 8'h71 == instr;
  wire  _GEN_9 = 8'h70 == instr ? 1'h0 : _GEN_7;
  wire [2:0] _GEN_11 = 8'h61 == instr ? 3'h6 : 3'h0;
  wire  _GEN_12 = 8'h61 == instr ? 1'h0 : _GEN_8;
  wire  _GEN_13 = 8'h61 == instr ? 1'h0 : _GEN_9;
  wire  _GEN_14 = 8'h60 == instr | 8'h61 == instr;
  wire [2:0] _GEN_15 = 8'h60 == instr ? 3'h6 : _GEN_11;
  wire  _GEN_16 = 8'h60 == instr ? 1'h0 : _GEN_12;
  wire  _GEN_17 = 8'h60 == instr ? 1'h0 : _GEN_13;
  wire  _GEN_19 = 8'h50 == instr ? 1'h0 : _GEN_14;
  wire [2:0] _GEN_20 = 8'h50 == instr ? 3'h0 : _GEN_15;
  wire  _GEN_21 = 8'h50 == instr ? 1'h0 : _GEN_16;
  wire  _GEN_22 = 8'h50 == instr ? 1'h0 : _GEN_17;
  wire  _GEN_24 = 8'h30 == instr ? 1'h0 : 8'h50 == instr;
  wire  _GEN_25 = 8'h30 == instr ? 1'h0 : _GEN_19;
  wire [2:0] _GEN_26 = 8'h30 == instr ? 3'h0 : _GEN_20;
  wire  _GEN_27 = 8'h30 == instr ? 1'h0 : _GEN_21;
  wire  _GEN_28 = 8'h30 == instr ? 1'h0 : _GEN_22;
  wire [2:0] _GEN_29 = 8'h2b == instr ? 3'h6 : _GEN_26;
  wire  _GEN_31 = 8'h2b == instr | _GEN_25;
  wire  _GEN_32 = 8'h2b == instr ? 1'h0 : 8'h30 == instr;
  wire  _GEN_33 = 8'h2b == instr ? 1'h0 : _GEN_24;
  wire  _GEN_34 = 8'h2b == instr ? 1'h0 : _GEN_25;
  wire  _GEN_35 = 8'h2b == instr ? 1'h0 : _GEN_27;
  wire  _GEN_36 = 8'h2b == instr ? 1'h0 : _GEN_28;
  wire [2:0] _GEN_37 = 8'h2a == instr ? 3'h6 : _GEN_29;
  wire  _GEN_39 = 8'h2a == instr | _GEN_31;
  wire  _GEN_41 = 8'h2a == instr ? 1'h0 : 8'h2b == instr;
  wire  _GEN_42 = 8'h2a == instr ? 1'h0 : _GEN_32;
  wire  _GEN_43 = 8'h2a == instr ? 1'h0 : _GEN_33;
  wire  _GEN_44 = 8'h2a == instr ? 1'h0 : _GEN_34;
  wire  _GEN_45 = 8'h2a == instr ? 1'h0 : _GEN_35;
  wire  _GEN_46 = 8'h2a == instr ? 1'h0 : _GEN_36;
  wire [2:0] _GEN_47 = 8'h29 == instr ? 3'h6 : _GEN_37;
  wire  _GEN_48 = 8'h29 == instr | _GEN_39;
  wire  _GEN_51 = 8'h29 == instr ? 1'h0 : 8'h2a == instr;
  wire  _GEN_52 = 8'h29 == instr ? 1'h0 : _GEN_41;
  wire  _GEN_53 = 8'h29 == instr ? 1'h0 : _GEN_42;
  wire  _GEN_54 = 8'h29 == instr ? 1'h0 : _GEN_43;
  wire  _GEN_55 = 8'h29 == instr ? 1'h0 : _GEN_44;
  wire  _GEN_56 = 8'h29 == instr ? 1'h0 : _GEN_45;
  wire  _GEN_57 = 8'h29 == instr ? 1'h0 : _GEN_46;
  wire [2:0] _GEN_58 = 8'h27 == instr ? 3'h5 : _GEN_47;
  wire  _GEN_59 = 8'h27 == instr | _GEN_48;
  wire  _GEN_62 = 8'h27 == instr ? 1'h0 : 8'h29 == instr;
  wire  _GEN_63 = 8'h27 == instr ? 1'h0 : _GEN_51;
  wire  _GEN_64 = 8'h27 == instr ? 1'h0 : _GEN_52;
  wire  _GEN_65 = 8'h27 == instr ? 1'h0 : _GEN_53;
  wire  _GEN_66 = 8'h27 == instr ? 1'h0 : _GEN_54;
  wire  _GEN_67 = 8'h27 == instr ? 1'h0 : _GEN_55;
  wire  _GEN_68 = 8'h27 == instr ? 1'h0 : _GEN_56;
  wire  _GEN_69 = 8'h27 == instr ? 1'h0 : _GEN_57;
  wire [2:0] _GEN_70 = 8'h26 == instr ? 3'h5 : _GEN_58;
  wire  _GEN_71 = 8'h26 == instr | _GEN_59;
  wire  _GEN_74 = 8'h26 == instr ? 1'h0 : 8'h27 == instr;
  wire  _GEN_75 = 8'h26 == instr ? 1'h0 : _GEN_62;
  wire  _GEN_76 = 8'h26 == instr ? 1'h0 : _GEN_63;
  wire  _GEN_77 = 8'h26 == instr ? 1'h0 : _GEN_64;
  wire  _GEN_78 = 8'h26 == instr ? 1'h0 : _GEN_65;
  wire  _GEN_79 = 8'h26 == instr ? 1'h0 : _GEN_66;
  wire  _GEN_80 = 8'h26 == instr ? 1'h0 : _GEN_67;
  wire  _GEN_81 = 8'h26 == instr ? 1'h0 : _GEN_68;
  wire  _GEN_82 = 8'h26 == instr ? 1'h0 : _GEN_69;
  wire [2:0] _GEN_83 = 8'h25 == instr ? 3'h4 : _GEN_70;
  wire  _GEN_84 = 8'h25 == instr | _GEN_71;
  wire  _GEN_86 = 8'h25 == instr | _GEN_74;
  wire  _GEN_87 = 8'h25 == instr ? 1'h0 : 8'h26 == instr;
  wire  _GEN_88 = 8'h25 == instr ? 1'h0 : _GEN_75;
  wire  _GEN_89 = 8'h25 == instr ? 1'h0 : _GEN_76;
  wire  _GEN_90 = 8'h25 == instr ? 1'h0 : _GEN_77;
  wire  _GEN_91 = 8'h25 == instr ? 1'h0 : _GEN_78;
  wire  _GEN_92 = 8'h25 == instr ? 1'h0 : _GEN_79;
  wire  _GEN_93 = 8'h25 == instr ? 1'h0 : _GEN_80;
  wire  _GEN_94 = 8'h25 == instr ? 1'h0 : _GEN_81;
  wire  _GEN_95 = 8'h25 == instr ? 1'h0 : _GEN_82;
  wire [2:0] _GEN_96 = 8'h24 == instr ? 3'h4 : _GEN_83;
  wire  _GEN_97 = 8'h24 == instr | _GEN_84;
  wire  _GEN_98 = 8'h24 == instr | _GEN_87;
  wire  _GEN_100 = 8'h24 == instr ? 1'h0 : _GEN_86;
  wire  _GEN_101 = 8'h24 == instr ? 1'h0 : _GEN_88;
  wire  _GEN_102 = 8'h24 == instr ? 1'h0 : _GEN_89;
  wire  _GEN_103 = 8'h24 == instr ? 1'h0 : _GEN_90;
  wire  _GEN_104 = 8'h24 == instr ? 1'h0 : _GEN_91;
  wire  _GEN_105 = 8'h24 == instr ? 1'h0 : _GEN_92;
  wire  _GEN_106 = 8'h24 == instr ? 1'h0 : _GEN_93;
  wire  _GEN_107 = 8'h24 == instr ? 1'h0 : _GEN_94;
  wire  _GEN_108 = 8'h24 == instr ? 1'h0 : _GEN_95;
  wire [2:0] _GEN_109 = 8'h23 == instr ? 3'h3 : _GEN_96;
  wire  _GEN_110 = 8'h23 == instr | _GEN_97;
  wire  _GEN_112 = 8'h23 == instr | _GEN_100;
  wire  _GEN_113 = 8'h23 == instr ? 1'h0 : _GEN_98;
  wire  _GEN_114 = 8'h23 == instr ? 1'h0 : _GEN_101;
  wire  _GEN_115 = 8'h23 == instr ? 1'h0 : _GEN_102;
  wire  _GEN_116 = 8'h23 == instr ? 1'h0 : _GEN_103;
  wire  _GEN_117 = 8'h23 == instr ? 1'h0 : _GEN_104;
  wire  _GEN_118 = 8'h23 == instr ? 1'h0 : _GEN_105;
  wire  _GEN_119 = 8'h23 == instr ? 1'h0 : _GEN_106;
  wire  _GEN_120 = 8'h23 == instr ? 1'h0 : _GEN_107;
  wire  _GEN_121 = 8'h23 == instr ? 1'h0 : _GEN_108;
  wire [2:0] _GEN_122 = 8'h22 == instr ? 3'h3 : _GEN_109;
  wire  _GEN_123 = 8'h22 == instr | _GEN_110;
  wire  _GEN_124 = 8'h22 == instr | _GEN_113;
  wire  _GEN_126 = 8'h22 == instr ? 1'h0 : _GEN_112;
  wire  _GEN_127 = 8'h22 == instr ? 1'h0 : _GEN_114;
  wire  _GEN_128 = 8'h22 == instr ? 1'h0 : _GEN_115;
  wire  _GEN_129 = 8'h22 == instr ? 1'h0 : _GEN_116;
  wire  _GEN_130 = 8'h22 == instr ? 1'h0 : _GEN_117;
  wire  _GEN_131 = 8'h22 == instr ? 1'h0 : _GEN_118;
  wire  _GEN_132 = 8'h22 == instr ? 1'h0 : _GEN_119;
  wire  _GEN_133 = 8'h22 == instr ? 1'h0 : _GEN_120;
  wire  _GEN_134 = 8'h22 == instr ? 1'h0 : _GEN_121;
  wire [2:0] _GEN_135 = 8'h21 == instr ? 3'h6 : _GEN_122;
  wire  _GEN_136 = 8'h21 == instr | _GEN_123;
  wire  _GEN_138 = 8'h21 == instr ? 1'h0 : _GEN_124;
  wire  _GEN_139 = 8'h21 == instr ? 1'h0 : _GEN_126;
  wire  _GEN_140 = 8'h21 == instr ? 1'h0 : _GEN_127;
  wire  _GEN_141 = 8'h21 == instr ? 1'h0 : _GEN_128;
  wire  _GEN_142 = 8'h21 == instr ? 1'h0 : _GEN_129;
  wire  _GEN_143 = 8'h21 == instr ? 1'h0 : _GEN_130;
  wire  _GEN_144 = 8'h21 == instr ? 1'h0 : _GEN_131;
  wire  _GEN_145 = 8'h21 == instr ? 1'h0 : _GEN_132;
  wire  _GEN_146 = 8'h21 == instr ? 1'h0 : _GEN_133;
  wire  _GEN_147 = 8'h21 == instr ? 1'h0 : _GEN_134;
  wire [2:0] _GEN_148 = 8'h20 == instr ? 3'h6 : _GEN_135;
  wire  _GEN_149 = 8'h20 == instr | _GEN_136;
  wire  _GEN_150 = 8'h20 == instr | _GEN_138;
  wire  _GEN_152 = 8'h20 == instr ? 1'h0 : _GEN_139;
  wire  _GEN_153 = 8'h20 == instr ? 1'h0 : _GEN_140;
  wire  _GEN_154 = 8'h20 == instr ? 1'h0 : _GEN_141;
  wire  _GEN_155 = 8'h20 == instr ? 1'h0 : _GEN_142;
  wire  _GEN_156 = 8'h20 == instr ? 1'h0 : _GEN_143;
  wire  _GEN_157 = 8'h20 == instr ? 1'h0 : _GEN_144;
  wire  _GEN_158 = 8'h20 == instr ? 1'h0 : _GEN_145;
  wire  _GEN_159 = 8'h20 == instr ? 1'h0 : _GEN_146;
  wire  _GEN_160 = 8'h20 == instr ? 1'h0 : _GEN_147;
  wire [2:0] _GEN_161 = 8'h10 == instr ? 3'h7 : _GEN_148;
  wire  _GEN_162 = 8'h10 == instr | _GEN_149;
  wire  _GEN_163 = 8'h10 == instr ? 1'h0 : _GEN_150;
  wire  _GEN_165 = 8'h10 == instr ? 1'h0 : _GEN_152;
  wire  _GEN_166 = 8'h10 == instr ? 1'h0 : _GEN_153;
  wire  _GEN_167 = 8'h10 == instr ? 1'h0 : _GEN_154;
  wire  _GEN_168 = 8'h10 == instr ? 1'h0 : _GEN_155;
  wire  _GEN_169 = 8'h10 == instr ? 1'h0 : _GEN_156;
  wire  _GEN_170 = 8'h10 == instr ? 1'h0 : _GEN_157;
  wire  _GEN_171 = 8'h10 == instr ? 1'h0 : _GEN_158;
  wire  _GEN_172 = 8'h10 == instr ? 1'h0 : _GEN_159;
  wire  _GEN_173 = 8'h10 == instr ? 1'h0 : _GEN_160;
  wire [2:0] _GEN_174 = 8'hd == instr ? 3'h2 : _GEN_161;
  wire  _GEN_175 = 8'hd == instr | _GEN_162;
  wire  _GEN_176 = 8'hd == instr | _GEN_163;
  wire  _GEN_178 = 8'hd == instr ? 1'h0 : _GEN_165;
  wire  _GEN_179 = 8'hd == instr ? 1'h0 : _GEN_166;
  wire  _GEN_180 = 8'hd == instr ? 1'h0 : _GEN_167;
  wire  _GEN_181 = 8'hd == instr ? 1'h0 : _GEN_168;
  wire  _GEN_182 = 8'hd == instr ? 1'h0 : _GEN_169;
  wire  _GEN_183 = 8'hd == instr ? 1'h0 : _GEN_170;
  wire  _GEN_184 = 8'hd == instr ? 1'h0 : _GEN_171;
  wire  _GEN_185 = 8'hd == instr ? 1'h0 : _GEN_172;
  wire  _GEN_186 = 8'hd == instr ? 1'h0 : _GEN_173;
  wire [2:0] _GEN_187 = 8'hc == instr ? 3'h2 : _GEN_174;
  wire  _GEN_188 = 8'hc == instr | _GEN_175;
  wire  _GEN_189 = 8'hc == instr | _GEN_176;
  wire  _GEN_191 = 8'hc == instr ? 1'h0 : _GEN_178;
  wire  _GEN_192 = 8'hc == instr ? 1'h0 : _GEN_179;
  wire  _GEN_193 = 8'hc == instr ? 1'h0 : _GEN_180;
  wire  _GEN_194 = 8'hc == instr ? 1'h0 : _GEN_181;
  wire  _GEN_195 = 8'hc == instr ? 1'h0 : _GEN_182;
  wire  _GEN_196 = 8'hc == instr ? 1'h0 : _GEN_183;
  wire  _GEN_197 = 8'hc == instr ? 1'h0 : _GEN_184;
  wire  _GEN_198 = 8'hc == instr ? 1'h0 : _GEN_185;
  wire  _GEN_199 = 8'hc == instr ? 1'h0 : _GEN_186;
  wire [2:0] _GEN_200 = 8'h9 == instr ? 3'h1 : _GEN_187;
  wire  _GEN_201 = 8'h9 == instr | _GEN_188;
  wire  _GEN_202 = 8'h9 == instr | _GEN_189;
  wire  _GEN_204 = 8'h9 == instr ? 1'h0 : _GEN_191;
  wire  _GEN_205 = 8'h9 == instr ? 1'h0 : _GEN_192;
  wire  _GEN_206 = 8'h9 == instr ? 1'h0 : _GEN_193;
  wire  _GEN_207 = 8'h9 == instr ? 1'h0 : _GEN_194;
  wire  _GEN_208 = 8'h9 == instr ? 1'h0 : _GEN_195;
  wire  _GEN_209 = 8'h9 == instr ? 1'h0 : _GEN_196;
  wire  _GEN_210 = 8'h9 == instr ? 1'h0 : _GEN_197;
  wire  _GEN_211 = 8'h9 == instr ? 1'h0 : _GEN_198;
  wire  _GEN_212 = 8'h9 == instr ? 1'h0 : _GEN_199;
  assign io_dout_ena = 8'h8 == instr | _GEN_201;
  assign io_dout_op = 8'h8 == instr ? 3'h1 : _GEN_200;
  assign io_dout_isRegOpd = 8'h8 == instr | _GEN_202;
  assign io_dout_isStore = 8'h8 == instr ? 1'h0 : _GEN_208;
  assign io_dout_isStoreInd = 8'h8 == instr ? 1'h0 : _GEN_211;
  assign io_dout_isLoadInd = 8'h8 == instr ? 1'h0 : _GEN_210;
  assign io_dout_isLoadAddr = 8'h8 == instr ? 1'h0 : _GEN_209;
  assign io_dout_enahi = 8'h8 == instr ? 1'h0 : _GEN_205;
  assign io_dout_enah2i = 8'h8 == instr ? 1'h0 : _GEN_206;
  assign io_dout_enah3i = 8'h8 == instr ? 1'h0 : _GEN_207;
  assign io_dout_nosext = 8'h8 == instr ? 1'h0 : _GEN_204;
  assign io_dout_exit = 8'h8 == instr ? 1'h0 : _GEN_212;
endmodule
module Decode(
  input  [7:0] io_din,
  output       io_dout_ena,
  output [2:0] io_dout_op,
  output       io_dout_isRegOpd,
  output       io_dout_isStore,
  output       io_dout_isStoreInd,
  output       io_dout_isLoadInd,
  output       io_dout_isLoadAddr,
  output       io_dout_enahi,
  output       io_dout_enah2i,
  output       io_dout_enah3i,
  output       io_dout_nosext,
  output       io_dout_exit
);

  wire [3:0] field = io_din[7:4];
  wire  _T = field == 4'h8;
  wire  _GEN_1 = field == 4'h9 | _T;
  wire  _GEN_2 = field == 4'ha | _GEN_1;
  wire  _GEN_3 = field == 4'hb | _GEN_2;
  wire  isBranch = field == 4'hc | _GEN_3;
  wire [7:0] _instr_T = io_din & 8'hf0;
  wire [7:0] instr = isBranch ? _instr_T : io_din;
  wire  _GEN_7 = 8'h71 == instr ? 1'h0 : 8'hff == instr;
  wire  _GEN_8 = 8'h70 == instr | 8'h71 == instr;
  wire  _GEN_9 = 8'h70 == instr ? 1'h0 : _GEN_7;
  wire [2:0] _GEN_11 = 8'h61 == instr ? 3'h6 : 3'h0;
  wire  _GEN_12 = 8'h61 == instr ? 1'h0 : _GEN_8;
  wire  _GEN_13 = 8'h61 == instr ? 1'h0 : _GEN_9;
  wire  _GEN_14 = 8'h60 == instr | 8'h61 == instr;
  wire [2:0] _GEN_15 = 8'h60 == instr ? 3'h6 : _GEN_11;
  wire  _GEN_16 = 8'h60 == instr ? 1'h0 : _GEN_12;
  wire  _GEN_17 = 8'h60 == instr ? 1'h0 : _GEN_13;
  wire  _GEN_19 = 8'h50 == instr ? 1'h0 : _GEN_14;
  wire [2:0] _GEN_20 = 8'h50 == instr ? 3'h0 : _GEN_15;
  wire  _GEN_21 = 8'h50 == instr ? 1'h0 : _GEN_16;
  wire  _GEN_22 = 8'h50 == instr ? 1'h0 : _GEN_17;
  wire  _GEN_24 = 8'h30 == instr ? 1'h0 : 8'h50 == instr;
  wire  _GEN_25 = 8'h30 == instr ? 1'h0 : _GEN_19;
  wire [2:0] _GEN_26 = 8'h30 == instr ? 3'h0 : _GEN_20;
  wire  _GEN_27 = 8'h30 == instr ? 1'h0 : _GEN_21;
  wire  _GEN_28 = 8'h30 == instr ? 1'h0 : _GEN_22;
  wire [2:0] _GEN_29 = 8'h2b == instr ? 3'h6 : _GEN_26;
  wire  _GEN_31 = 8'h2b == instr | _GEN_25;
  wire  _GEN_32 = 8'h2b == instr ? 1'h0 : 8'h30 == instr;
  wire  _GEN_33 = 8'h2b == instr ? 1'h0 : _GEN_24;
  wire  _GEN_34 = 8'h2b == instr ? 1'h0 : _GEN_25;
  wire  _GEN_35 = 8'h2b == instr ? 1'h0 : _GEN_27;
  wire  _GEN_36 = 8'h2b == instr ? 1'h0 : _GEN_28;
  wire [2:0] _GEN_37 = 8'h2a == instr ? 3'h6 : _GEN_29;
  wire  _GEN_39 = 8'h2a == instr | _GEN_31;
  wire  _GEN_41 = 8'h2a == instr ? 1'h0 : 8'h2b == instr;
  wire  _GEN_42 = 8'h2a == instr ? 1'h0 : _GEN_32;
  wire  _GEN_43 = 8'h2a == instr ? 1'h0 : _GEN_33;
  wire  _GEN_44 = 8'h2a == instr ? 1'h0 : _GEN_34;
  wire  _GEN_45 = 8'h2a == instr ? 1'h0 : _GEN_35;
  wire  _GEN_46 = 8'h2a == instr ? 1'h0 : _GEN_36;
  wire [2:0] _GEN_47 = 8'h29 == instr ? 3'h6 : _GEN_37;
  wire  _GEN_48 = 8'h29 == instr | _GEN_39;
  wire  _GEN_51 = 8'h29 == instr ? 1'h0 : 8'h2a == instr;
  wire  _GEN_52 = 8'h29 == instr ? 1'h0 : _GEN_41;
  wire  _GEN_53 = 8'h29 == instr ? 1'h0 : _GEN_42;
  wire  _GEN_54 = 8'h29 == instr ? 1'h0 : _GEN_43;
  wire  _GEN_55 = 8'h29 == instr ? 1'h0 : _GEN_44;
  wire  _GEN_56 = 8'h29 == instr ? 1'h0 : _GEN_45;
  wire  _GEN_57 = 8'h29 == instr ? 1'h0 : _GEN_46;
  wire [2:0] _GEN_58 = 8'h27 == instr ? 3'h5 : _GEN_47;
  wire  _GEN_59 = 8'h27 == instr | _GEN_48;
  wire  _GEN_62 = 8'h27 == instr ? 1'h0 : 8'h29 == instr;
  wire  _GEN_63 = 8'h27 == instr ? 1'h0 : _GEN_51;
  wire  _GEN_64 = 8'h27 == instr ? 1'h0 : _GEN_52;
  wire  _GEN_65 = 8'h27 == instr ? 1'h0 : _GEN_53;
  wire  _GEN_66 = 8'h27 == instr ? 1'h0 : _GEN_54;
  wire  _GEN_67 = 8'h27 == instr ? 1'h0 : _GEN_55;
  wire  _GEN_68 = 8'h27 == instr ? 1'h0 : _GEN_56;
  wire  _GEN_69 = 8'h27 == instr ? 1'h0 : _GEN_57;
  wire [2:0] _GEN_70 = 8'h26 == instr ? 3'h5 : _GEN_58;
  wire  _GEN_71 = 8'h26 == instr | _GEN_59;
  wire  _GEN_74 = 8'h26 == instr ? 1'h0 : 8'h27 == instr;
  wire  _GEN_75 = 8'h26 == instr ? 1'h0 : _GEN_62;
  wire  _GEN_76 = 8'h26 == instr ? 1'h0 : _GEN_63;
  wire  _GEN_77 = 8'h26 == instr ? 1'h0 : _GEN_64;
  wire  _GEN_78 = 8'h26 == instr ? 1'h0 : _GEN_65;
  wire  _GEN_79 = 8'h26 == instr ? 1'h0 : _GEN_66;
  wire  _GEN_80 = 8'h26 == instr ? 1'h0 : _GEN_67;
  wire  _GEN_81 = 8'h26 == instr ? 1'h0 : _GEN_68;
  wire  _GEN_82 = 8'h26 == instr ? 1'h0 : _GEN_69;
  wire [2:0] _GEN_83 = 8'h25 == instr ? 3'h4 : _GEN_70;
  wire  _GEN_84 = 8'h25 == instr | _GEN_71;
  wire  _GEN_86 = 8'h25 == instr | _GEN_74;
  wire  _GEN_87 = 8'h25 == instr ? 1'h0 : 8'h26 == instr;
  wire  _GEN_88 = 8'h25 == instr ? 1'h0 : _GEN_75;
  wire  _GEN_89 = 8'h25 == instr ? 1'h0 : _GEN_76;
  wire  _GEN_90 = 8'h25 == instr ? 1'h0 : _GEN_77;
  wire  _GEN_91 = 8'h25 == instr ? 1'h0 : _GEN_78;
  wire  _GEN_92 = 8'h25 == instr ? 1'h0 : _GEN_79;
  wire  _GEN_93 = 8'h25 == instr ? 1'h0 : _GEN_80;
  wire  _GEN_94 = 8'h25 == instr ? 1'h0 : _GEN_81;
  wire  _GEN_95 = 8'h25 == instr ? 1'h0 : _GEN_82;
  wire [2:0] _GEN_96 = 8'h24 == instr ? 3'h4 : _GEN_83;
  wire  _GEN_97 = 8'h24 == instr | _GEN_84;
  wire  _GEN_98 = 8'h24 == instr | _GEN_87;
  wire  _GEN_100 = 8'h24 == instr ? 1'h0 : _GEN_86;
  wire  _GEN_101 = 8'h24 == instr ? 1'h0 : _GEN_88;
  wire  _GEN_102 = 8'h24 == instr ? 1'h0 : _GEN_89;
  wire  _GEN_103 = 8'h24 == instr ? 1'h0 : _GEN_90;
  wire  _GEN_104 = 8'h24 == instr ? 1'h0 : _GEN_91;
  wire  _GEN_105 = 8'h24 == instr ? 1'h0 : _GEN_92;
  wire  _GEN_106 = 8'h24 == instr ? 1'h0 : _GEN_93;
  wire  _GEN_107 = 8'h24 == instr ? 1'h0 : _GEN_94;
  wire  _GEN_108 = 8'h24 == instr ? 1'h0 : _GEN_95;
  wire [2:0] _GEN_109 = 8'h23 == instr ? 3'h3 : _GEN_96;
  wire  _GEN_110 = 8'h23 == instr | _GEN_97;
  wire  _GEN_112 = 8'h23 == instr | _GEN_100;
  wire  _GEN_113 = 8'h23 == instr ? 1'h0 : _GEN_98;
  wire  _GEN_114 = 8'h23 == instr ? 1'h0 : _GEN_101;
  wire  _GEN_115 = 8'h23 == instr ? 1'h0 : _GEN_102;
  wire  _GEN_116 = 8'h23 == instr ? 1'h0 : _GEN_103;
  wire  _GEN_117 = 8'h23 == instr ? 1'h0 : _GEN_104;
  wire  _GEN_118 = 8'h23 == instr ? 1'h0 : _GEN_105;
  wire  _GEN_119 = 8'h23 == instr ? 1'h0 : _GEN_106;
  wire  _GEN_120 = 8'h23 == instr ? 1'h0 : _GEN_107;
  wire  _GEN_121 = 8'h23 == instr ? 1'h0 : _GEN_108;
  wire [2:0] _GEN_122 = 8'h22 == instr ? 3'h3 : _GEN_109;
  wire  _GEN_123 = 8'h22 == instr | _GEN_110;
  wire  _GEN_124 = 8'h22 == instr | _GEN_113;
  wire  _GEN_126 = 8'h22 == instr ? 1'h0 : _GEN_112;
  wire  _GEN_127 = 8'h22 == instr ? 1'h0 : _GEN_114;
  wire  _GEN_128 = 8'h22 == instr ? 1'h0 : _GEN_115;
  wire  _GEN_129 = 8'h22 == instr ? 1'h0 : _GEN_116;
  wire  _GEN_130 = 8'h22 == instr ? 1'h0 : _GEN_117;
  wire  _GEN_131 = 8'h22 == instr ? 1'h0 : _GEN_118;
  wire  _GEN_132 = 8'h22 == instr ? 1'h0 : _GEN_119;
  wire  _GEN_133 = 8'h22 == instr ? 1'h0 : _GEN_120;
  wire  _GEN_134 = 8'h22 == instr ? 1'h0 : _GEN_121;
  wire [2:0] _GEN_135 = 8'h21 == instr ? 3'h6 : _GEN_122;
  wire  _GEN_136 = 8'h21 == instr | _GEN_123;
  wire  _GEN_138 = 8'h21 == instr ? 1'h0 : _GEN_124;
  wire  _GEN_139 = 8'h21 == instr ? 1'h0 : _GEN_126;
  wire  _GEN_140 = 8'h21 == instr ? 1'h0 : _GEN_127;
  wire  _GEN_141 = 8'h21 == instr ? 1'h0 : _GEN_128;
  wire  _GEN_142 = 8'h21 == instr ? 1'h0 : _GEN_129;
  wire  _GEN_143 = 8'h21 == instr ? 1'h0 : _GEN_130;
  wire  _GEN_144 = 8'h21 == instr ? 1'h0 : _GEN_131;
  wire  _GEN_145 = 8'h21 == instr ? 1'h0 : _GEN_132;
  wire  _GEN_146 = 8'h21 == instr ? 1'h0 : _GEN_133;
  wire  _GEN_147 = 8'h21 == instr ? 1'h0 : _GEN_134;
  wire [2:0] _GEN_148 = 8'h20 == instr ? 3'h6 : _GEN_135;
  wire  _GEN_149 = 8'h20 == instr | _GEN_136;
  wire  _GEN_150 = 8'h20 == instr | _GEN_138;
  wire  _GEN_152 = 8'h20 == instr ? 1'h0 : _GEN_139;
  wire  _GEN_153 = 8'h20 == instr ? 1'h0 : _GEN_140;
  wire  _GEN_154 = 8'h20 == instr ? 1'h0 : _GEN_141;
  wire  _GEN_155 = 8'h20 == instr ? 1'h0 : _GEN_142;
  wire  _GEN_156 = 8'h20 == instr ? 1'h0 : _GEN_143;
  wire  _GEN_157 = 8'h20 == instr ? 1'h0 : _GEN_144;
  wire  _GEN_158 = 8'h20 == instr ? 1'h0 : _GEN_145;
  wire  _GEN_159 = 8'h20 == instr ? 1'h0 : _GEN_146;
  wire  _GEN_160 = 8'h20 == instr ? 1'h0 : _GEN_147;
  wire [2:0] _GEN_161 = 8'h10 == instr ? 3'h7 : _GEN_148;
  wire  _GEN_162 = 8'h10 == instr | _GEN_149;
  wire  _GEN_163 = 8'h10 == instr ? 1'h0 : _GEN_150;
  wire  _GEN_165 = 8'h10 == instr ? 1'h0 : _GEN_152;
  wire  _GEN_166 = 8'h10 == instr ? 1'h0 : _GEN_153;
  wire  _GEN_167 = 8'h10 == instr ? 1'h0 : _GEN_154;
  wire  _GEN_168 = 8'h10 == instr ? 1'h0 : _GEN_155;
  wire  _GEN_169 = 8'h10 == instr ? 1'h0 : _GEN_156;
  wire  _GEN_170 = 8'h10 == instr ? 1'h0 : _GEN_157;
  wire  _GEN_171 = 8'h10 == instr ? 1'h0 : _GEN_158;
  wire  _GEN_172 = 8'h10 == instr ? 1'h0 : _GEN_159;
  wire  _GEN_173 = 8'h10 == instr ? 1'h0 : _GEN_160;
  wire [2:0] _GEN_174 = 8'hd == instr ? 3'h2 : _GEN_161;
  wire  _GEN_175 = 8'hd == instr | _GEN_162;
  wire  _GEN_176 = 8'hd == instr | _GEN_163;
  wire  _GEN_178 = 8'hd == instr ? 1'h0 : _GEN_165;
  wire  _GEN_179 = 8'hd == instr ? 1'h0 : _GEN_166;
  wire  _GEN_180 = 8'hd == instr ? 1'h0 : _GEN_167;
  wire  _GEN_181 = 8'hd == instr ? 1'h0 : _GEN_168;
  wire  _GEN_182 = 8'hd == instr ? 1'h0 : _GEN_169;
  wire  _GEN_183 = 8'hd == instr ? 1'h0 : _GEN_170;
  wire  _GEN_184 = 8'hd == instr ? 1'h0 : _GEN_171;
  wire  _GEN_185 = 8'hd == instr ? 1'h0 : _GEN_172;
  wire  _GEN_186 = 8'hd == instr ? 1'h0 : _GEN_173;
  wire [2:0] _GEN_187 = 8'hc == instr ? 3'h2 : _GEN_174;
  wire  _GEN_188 = 8'hc == instr | _GEN_175;
  wire  _GEN_189 = 8'hc == instr | _GEN_176;
  wire  _GEN_191 = 8'hc == instr ? 1'h0 : _GEN_178;
  wire  _GEN_192 = 8'hc == instr ? 1'h0 : _GEN_179;
  wire  _GEN_193 = 8'hc == instr ? 1'h0 : _GEN_180;
  wire  _GEN_194 = 8'hc == instr ? 1'h0 : _GEN_181;
  wire  _GEN_195 = 8'hc == instr ? 1'h0 : _GEN_182;
  wire  _GEN_196 = 8'hc == instr ? 1'h0 : _GEN_183;
  wire  _GEN_197 = 8'hc == instr ? 1'h0 : _GEN_184;
  wire  _GEN_198 = 8'hc == instr ? 1'h0 : _GEN_185;
  wire  _GEN_199 = 8'hc == instr ? 1'h0 : _GEN_186;
  wire [2:0] _GEN_200 = 8'h9 == instr ? 3'h1 : _GEN_187;
  wire  _GEN_201 = 8'h9 == instr | _GEN_188;
  wire  _GEN_202 = 8'h9 == instr | _GEN_189;
  wire  _GEN_204 = 8'h9 == instr ? 1'h0 : _GEN_191;
  wire  _GEN_205 = 8'h9 == instr ? 1'h0 : _GEN_192;
  wire  _GEN_206 = 8'h9 == instr ? 1'h0 : _GEN_193;
  wire  _GEN_207 = 8'h9 == instr ? 1'h0 : _GEN_194;
  wire  _GEN_208 = 8'h9 == instr ? 1'h0 : _GEN_195;
  wire  _GEN_209 = 8'h9 == instr ? 1'h0 : _GEN_196;
  wire  _GEN_210 = 8'h9 == instr ? 1'h0 : _GEN_197;
  wire  _GEN_211 = 8'h9 == instr ? 1'h0 : _GEN_198;
  wire  _GEN_212 = 8'h9 == instr ? 1'h0 : _GEN_199;
  assign io_dout_ena = 8'h8 == instr | _GEN_201;
  assign io_dout_op = 8'h8 == instr ? 3'h1 : _GEN_200;
  assign io_dout_isRegOpd = 8'h8 == instr | _GEN_202;
  assign io_dout_isStore = 8'h8 == instr ? 1'h0 : _GEN_208;
  assign io_dout_isStoreInd = 8'h8 == instr ? 1'h0 : _GEN_211;
  assign io_dout_isLoadInd = 8'h8 == instr ? 1'h0 : _GEN_210;
  assign io_dout_isLoadAddr = 8'h8 == instr ? 1'h0 : _GEN_209;
  assign io_dout_enahi = 8'h8 == instr ? 1'h0 : _GEN_205;
  assign io_dout_enah2i = 8'h8 == instr ? 1'h0 : _GEN_206;
  assign io_dout_enah3i = 8'h8 == instr ? 1'h0 : _GEN_207;
  assign io_dout_nosext = 8'h8 == instr ? 1'h0 : _GEN_204;
  assign io_dout_exit = 8'h8 == instr ? 1'h0 : _GEN_212;
endmodule