data/full_repos/permissive/436253691/hardware/nios_sys/nios_system/synthesis/submodules/SET_CLR.v
data/verilator_xmls/2f3c59c6-ad52-4a2f-884a-7c163c11b9ad.xml
module SET_CLR(

input SET_CLR_Clk,
input SET_CLR_Flag_Om_Full,
output SET_CLR_Clr

);




reg SetEn_Clr;




always @(negedge SET_CLR_Clk )
begin
	if(SET_CLR_Flag_Om_Full)
		SetEn_Clr<=1'b0;
	else
		SetEn_Clr<=1'b1;

end






assign SET_CLR_Clr=SetEn_Clr;

endmodule
module SET_CLR(

input SET_CLR_Clk,
input SET_CLR_Flag_Om_Full,
output SET_CLR_Clr

);





reg SetEn_Clr;




always @(negedge SET_CLR_Clk )
begin
	if(SET_CLR_Flag_Om_Full)
		SetEn_Clr<=1'b0;
	else
		SetEn_Clr<=1'b1;

end






assign SET_CLR_Clr=SetEn_Clr;

endmodule