data/full_repos/permissive/509335294/memtoregmux.v
data/verilator_xmls/3d57b622-3816-49e4-831f-7560e3387e64.xml
module memtoregmux(		input[15:0] alu, mem_out,
									input[12:0] pc_p2,
									input[1:0] sel,
									output reg[15:0] memtoregmux_out
									);
					
always@(*)begin
	case(sel)
	2'b00 : memtoregmux_out <= alu;
	2'b01 : memtoregmux_out <= mem_out;
	2'b10 : memtoregmux_out <= {3'b000, pc_p2};
	endcase

end
				
endmodule
module memtoregmux(		input[15:0] alu, mem_out,
									input[12:0] pc_p2,
									input[1:0] sel,
									output reg[15:0] memtoregmux_out
									);

					
always@(*)begin
	case(sel)
	2'b00 : memtoregmux_out <= alu;
	2'b01 : memtoregmux_out <= mem_out;
	2'b10 : memtoregmux_out <= {3'b000, pc_p2};
	endcase

end
				
endmodule