data/full_repos/permissive/507307707/generated/CellProcessing.v
data/verilator_xmls/ab97e684-dfea-49c9-88b0-d7fe90873c62.xml
module ConfMux(
  input  [2:0] io_selector,
  input  [5:0] io_mux_input,
  output       io_mux_output
);
  wire  inputs_0 = io_mux_input[0];
  wire  inputs_1 = io_mux_input[1];
  wire  inputs_2 = io_mux_input[2];
  wire  inputs_3 = io_mux_input[3];
  wire  inputs_4 = io_mux_input[4];
  wire  inputs_5 = io_mux_input[5];
  wire  _GEN_1 = 3'h1 == io_selector ? inputs_1 : inputs_0;
  wire  _GEN_2 = 3'h2 == io_selector ? inputs_2 : _GEN_1;
  wire  _GEN_3 = 3'h3 == io_selector ? inputs_3 : _GEN_2;
  wire  _GEN_4 = 3'h4 == io_selector ? inputs_4 : _GEN_3;
  assign io_mux_output = 3'h5 == io_selector ? inputs_5 : _GEN_4;
endmodule
module ConfMux(
  input  [2:0] io_selector,
  input  [5:0] io_mux_input,
  output       io_mux_output
);

  wire  inputs_0 = io_mux_input[0];
  wire  inputs_1 = io_mux_input[1];
  wire  inputs_2 = io_mux_input[2];
  wire  inputs_3 = io_mux_input[3];
  wire  inputs_4 = io_mux_input[4];
  wire  inputs_5 = io_mux_input[5];
  wire  _GEN_1 = 3'h1 == io_selector ? inputs_1 : inputs_0;
  wire  _GEN_2 = 3'h2 == io_selector ? inputs_2 : _GEN_1;
  wire  _GEN_3 = 3'h3 == io_selector ? inputs_3 : _GEN_2;
  wire  _GEN_4 = 3'h4 == io_selector ? inputs_4 : _GEN_3;
  assign io_mux_output = 3'h5 == io_selector ? inputs_5 : _GEN_4;
endmodule