data/full_repos/permissive/441359809/src/yosys/tests/asicworld/code_hdl_models_d_ff_gates.v
data/verilator_xmls/bf864419-337f-4943-81e0-aee1a907f946.xml
module d_ff_gates(d,clk,q,q_bar);
input d,clk;
output q, q_bar;

wire n1,n2,n3,q_bar_n;
wire cn,dn,n4,n5,n6;


not (n1,d);

nand (n2,d,clk);
nand (n3,n1,clk);

nand (dn,q_bar_n,n2);
nand (q_bar_n,dn,n3);


not (cn,clk);

not (n4,dn);

nand (n5,dn,cn);
nand (n6,n4,cn);

nand (q,q_bar,n5);
nand (q_bar,q,n6);


endmodule
module d_ff_gates(d,clk,q,q_bar);

input d,clk;
output q, q_bar;

wire n1,n2,n3,q_bar_n;
wire cn,dn,n4,n5,n6;


not (n1,d);

nand (n2,d,clk);
nand (n3,n1,clk);

nand (dn,q_bar_n,n2);
nand (q_bar_n,dn,n3);


not (cn,clk);

not (n4,dn);

nand (n5,dn,cn);
nand (n6,n4,cn);

nand (q,q_bar,n5);
nand (q_bar,q,n6);


endmodule