data/full_repos/permissive/503053625/fpga_projects/new_spgd/src/gen/gen_padder.v
data/verilator_xmls/df825203-b8ae-4693-8891-c67bf5767b7a.xml
module gen_padder
#(
	parameter IN_WIDTH = 12,
	parameter OUT_WIDTH = 48,
	parameter L_PAD_WIDTH = 4,
	parameter R_PAD_WIDTH = 32
)
(
	input wire [IN_WIDTH - 1:0] in,
	output wire [OUT_WIDTH - 1:0] out
);




	assign out = {{4{1'b0}}, in, {R_PAD_WIDTH{1'b0}}};
	
	












endmodule
module gen_padder
#(
	parameter IN_WIDTH = 12,
	parameter OUT_WIDTH = 48,
	parameter L_PAD_WIDTH = 4,
	parameter R_PAD_WIDTH = 32
)
(
	input wire [IN_WIDTH - 1:0] in,
	output wire [OUT_WIDTH - 1:0] out
);





	assign out = {{4{1'b0}}, in, {R_PAD_WIDTH{1'b0}}};
	
	












endmodule