data/full_repos/permissive/173691730/ccmb28_FPGA/sources_1/select_content.v
[Errno 2] No such file or directory: 'preprocess.output'
data/verilator_xmls/b4663c9d-98ec-4832-94a6-22c297b0053f.xml
module select_content(sw,state_show);
input sw;
output reg [1:0]state_show;
initial begin
state_show = 0;
end
always@(posedge sw)
begin
    case(state_show[1:0])
        2'b00:state_show=2'b01;
        2'b01:state_show=2'b10;
        2'b10:state_show=2'b11;
        2'b11:state_show=2'b00;
    endcase
end
endmodule
module select_content(sw,state_show);

input sw;
output reg [1:0]state_show;
initial begin
state_show = 0;
end
always@(posedge sw)
begin
    case(state_show[1:0])
        2'b00:state_show=2'b01;
        2'b01:state_show=2'b10;
        2'b10:state_show=2'b11;
        2'b11:state_show=2'b00;
    endcase
end
endmodule