data/full_repos/permissive/167489907/Examples/4-to-1-Mux/Mux_4to1.v
data/verilator_xmls/b7808243-695f-4869-acc7-06d107cc33f8.xml
module Mux_4to1(o,i,s);
	input[3:0]i;
	input[1:0]s;
	output reg o;
	
always @(s or i)
begin	
	case(s)
		2'b00: o=i[0];
		2'b01: o=i[1];
		2'b10: o=i[2];
		2'b11: o=i[3];
		default: o=1'bx;
	endcase
end
endmodule
module Mux_4to1(o,i,s);

	input[3:0]i;
	input[1:0]s;
	output reg o;
	
always @(s or i)
begin	
	case(s)
		2'b00: o=i[0];
		2'b01: o=i[1];
		2'b10: o=i[2];
		2'b11: o=i[3];
		default: o=1'bx;
	endcase
end
endmodule