data/full_repos/permissive/181665138/verilog/capitolo_ii/NOR.v
data/verilator_xmls/264dcba0-1567-4c70-bbbd-0358a1958274.xml
module NOR(x1, x0, z);
    input x1;
    input x0;
    output z;

    assign z = ({x1,x0} == 'B00)?1:0;
    



endmodule
module NOR(x1, x0, z);

    input x1;
    input x0;
    output z;

    assign z = ({x1,x0} == 'B00)?1:0;
    



endmodule