data/full_repos/permissive/174323821/hdl/cpu/j68/j68_test.v
data/verilator_xmls/87db9b71-f19e-48fe-9328-e651ab64f2a9.xml
module j68_test
(

    input  [19:0]     inst_in,

    input  [3:0]      flg_in,
    input  [15:0]     sr_in,
    input  [15:0]     a_src,
    input  [15:0]     ea1b,
    input  [15:0]     extw,

    output reg        branch
);

    always@(*) begin : BRANCH_FLAG
    
        case (inst_in[15:12])
            4'b0000 : branch = inst_in[11] ^ sr_in[12];
            4'b0001 : branch = inst_in[11] ^ flg_in[1];
            4'b0010 : branch = inst_in[11] ^ flg_in[2];
            4'b0011 : branch = inst_in[11] ^ flg_in[3];
            4'b0100 : branch = inst_in[11] ^ a_src[0];
            4'b0101 : branch = inst_in[11] ^ ea1b[4];
            4'b0110 : branch = inst_in[11] ^ ea1b[7];
            4'b0111 : branch = inst_in[11] ^ extw[11];
            4'b1000 : branch = inst_in[11] ^ sr_in[1];
            4'b1001 : branch = inst_in[11] ^ sr_in[3];
            4'b1010 : branch = inst_in[11] ^ sr_in[5];
            4'b1011 : branch = inst_in[11] ^ sr_in[11];
            4'b1100 : branch = inst_in[11] ^ sr_in[13];
            4'b1101 : branch = inst_in[11] ^ sr_in[15];
            default : branch = 1'b1;
        endcase
    end

endmodule
module j68_test
(

    input  [19:0]     inst_in,

    input  [3:0]      flg_in,
    input  [15:0]     sr_in,
    input  [15:0]     a_src,
    input  [15:0]     ea1b,
    input  [15:0]     extw,

    output reg        branch
);


    always@(*) begin : BRANCH_FLAG
    
        case (inst_in[15:12])
            4'b0000 : branch = inst_in[11] ^ sr_in[12];
            4'b0001 : branch = inst_in[11] ^ flg_in[1];
            4'b0010 : branch = inst_in[11] ^ flg_in[2];
            4'b0011 : branch = inst_in[11] ^ flg_in[3];
            4'b0100 : branch = inst_in[11] ^ a_src[0];
            4'b0101 : branch = inst_in[11] ^ ea1b[4];
            4'b0110 : branch = inst_in[11] ^ ea1b[7];
            4'b0111 : branch = inst_in[11] ^ extw[11];
            4'b1000 : branch = inst_in[11] ^ sr_in[1];
            4'b1001 : branch = inst_in[11] ^ sr_in[3];
            4'b1010 : branch = inst_in[11] ^ sr_in[5];
            4'b1011 : branch = inst_in[11] ^ sr_in[11];
            4'b1100 : branch = inst_in[11] ^ sr_in[13];
            4'b1101 : branch = inst_in[11] ^ sr_in[15];
            default : branch = 1'b1;
        endcase
    end

endmodule