data/full_repos/permissive/115852809/rtl/ttl_7404.v
data/verilator_xmls/6df42598-60ca-4195-931d-995198a70f6d.xml
module ttl_7404(
    input _1A, output _1Y,
    input _2A, output _2Y,
    input _3A, output _3Y,
    input _4A, output _4Y,
    input _5A, output _5Y,
    input _6A, output _6Y
);
    not(_1Y,_1A);
    not(_2Y,_2A);
    not(_3Y,_3A);
    not(_4Y,_4A);
    not(_5Y,_5A);
    not(_6Y,_6A);    
endmodule
module ttl_7404(
    input _1A, output _1Y,
    input _2A, output _2Y,
    input _3A, output _3Y,
    input _4A, output _4Y,
    input _5A, output _5Y,
    input _6A, output _6Y
);

    not(_1Y,_1A);
    not(_2Y,_2A);
    not(_3Y,_3A);
    not(_4Y,_4A);
    not(_5Y,_5A);
    not(_6Y,_6A);    
endmodule