data/full_repos/permissive/123627914/src/main/modules/bit-reducer/bitReducer.v
data/verilator_xmls/33efb86d-a478-4714-bc8f-2e58d8dac066.xml
module bitReducer(
RDATA   ,
ODATA
);

parameter DATA_WIDTH = 32;
parameter ADDR_WIDTH = 11;


input   [DATA_WIDTH-1:0]    RDATA;


output wire [ADDR_WIDTH-1:0]    ODATA;




assign ODATA = RDATA[ADDR_WIDTH-1:0];
										
endmodule
module bitReducer(
RDATA   ,
ODATA
);


parameter DATA_WIDTH = 32;
parameter ADDR_WIDTH = 11;


input   [DATA_WIDTH-1:0]    RDATA;


output wire [ADDR_WIDTH-1:0]    ODATA;




assign ODATA = RDATA[ADDR_WIDTH-1:0];
										
endmodule