data/full_repos/permissive/181082280/lab_5/top.v
[Errno 2] No such file or directory: 'preprocess.output'
1: b'%Warning-WIDTH: data/full_repos/permissive/181082280/lab_5/top.v:26: Output port connection \'hex\' expects 8 bits on the pin connection, but pin connection\'s VARREF \'hex\' generates 7 bits.\n                                                                   : ... In instance top\n        .hex ( hex      )\n         ^~~\n                ... Use "/* verilator lint_off WIDTH */" and lint_on around source to disable this message.\n%Error: Exiting due to 1 warning(s)\n'
module top
(
    input  io_67, io_69, io_71, io_73,
    input  io_66, io_68, io_70, io_72,
    output io_74, io_75, io_76, io_77, io_78,
    output io_2, io_4, io_6, io_8, io_14, io_16, io_18
);

    wire [3:0] a = { io_67, io_69, io_71, io_73 };
    wire [3:0] b = { io_66, io_68, io_70, io_72 };


    wire [4:0] val;
    wire [6:0] hex;
    assign { io_74, io_75, io_76, io_77, io_78 } = val;
    assign { io_2, io_4, io_6, io_8, io_14, io_16, io_18 } = hex;


    adder adder (a, b, val);


    seven_seg_digit seg7
    (
        .dig ( val[3:0] ),
        .hex ( hex      )
    );

endmodule
module top
(
    input  io_67, io_69, io_71, io_73,
    input  io_66, io_68, io_70, io_72,
    output io_74, io_75, io_76, io_77, io_78,
    output io_2, io_4, io_6, io_8, io_14, io_16, io_18
);


    wire [3:0] a = { io_67, io_69, io_71, io_73 };
    wire [3:0] b = { io_66, io_68, io_70, io_72 };


    wire [4:0] val;
    wire [6:0] hex;
    assign { io_74, io_75, io_76, io_77, io_78 } = val;
    assign { io_2, io_4, io_6, io_8, io_14, io_16, io_18 } = hex;


    adder adder (a, b, val);


    seven_seg_digit seg7
    (
        .dig ( val[3:0] ),
        .hex ( hex      )
    );

endmodule