data/full_repos/permissive/112978342/max10_adc_firmware/demux1.v
data/verilator_xmls/e039bfe7-8578-4bf4-ad72-04e8b9fc45c6.xml
module demux1to2(     Data_in,     sel,    Data_out_0,    Data_out_1    );


    input Data_in;
    input sel;

    output Data_out_0;
    output Data_out_1;

    reg Data_out_0;
    reg Data_out_1;


    always @(Data_in or sel)
    begin
        case (sel)
            1'b0 : begin
                        Data_out_0 = Data_in;
                        Data_out_1 = 0;
                      end
            1'b1 : begin
                        Data_out_0 = 0;
                        Data_out_1 = Data_in;
                      end
        endcase
    end
    
endmodule
module demux1to2(     Data_in,     sel,    Data_out_0,    Data_out_1    );



    input Data_in;
    input sel;

    output Data_out_0;
    output Data_out_1;

    reg Data_out_0;
    reg Data_out_1;


    always @(Data_in or sel)
    begin
        case (sel)
            1'b0 : begin
                        Data_out_0 = Data_in;
                        Data_out_1 = 0;
                      end
            1'b1 : begin
                        Data_out_0 = 0;
                        Data_out_1 = Data_in;
                      end
        endcase
    end
    
endmodule