data/full_repos/permissive/181665138/verilog/capitolo_i/Rete_Totale_2.v
data/verilator_xmls/6f430daa-1b0f-496a-bb10-813e63c98d02.xml
module Rete_di_Tipo_B(z3_z0, x15_x0);
    input   [15:0]  x15_x0;
    output  [3:0]   z3_z0;


endmodule
module Rete_di_Tipo_B(z3_z0, x15_x0);

    input   [15:0]  x15_x0;
    output  [3:0]   z3_z0;


endmodule