data/full_repos/permissive/128426084/src/sources_1/new/char_rom_16x16.v
 line:59: before: "code"
data/verilator_xmls/232c49b7-73ff-4851-808b-2ede055e896d.xml
module char_rom_16x16(
    input wire [7:0] char_xy,
    output reg [6:0] code
    );
    
    

    always @*
        case (char_xy)

            8'h00: code = 7'h53;
            8'h01: code = 7'h69;
            8'h02: code = 7'h6E;
            8'h03: code = 7'h67;
            8'h04: code = 7'h6C;
            8'h05: code = 7'h65;
            8'h06: code = 7'h20;
            8'h07: code = 7'h50;
            8'h08: code = 7'h6C;
            8'h09: code = 7'h61;
            8'h0A: code = 7'h79;
            8'h0B: code = 7'h65;
            8'h0C: code = 7'h72;
            
            8'h60: code = 7'h4D;
            8'h61: code = 7'h75;
            8'h62: code = 7'h6C;
            8'h63: code = 7'h74;
            8'h64: code = 7'h69;
            8'h65: code = 7'h20;
            8'h66: code = 7'h50;
            8'h67: code = 7'h6C;
            8'h68: code = 7'h61;
            8'h69: code = 7'h79;
            8'h6A: code = 7'h65;
            8'h6B: code = 7'h72;
            default code = 7'h20;

         endcase
    
endmodule
module char_rom_16x16(
    input wire [7:0] char_xy,
    output reg [6:0] code
    );

    
    

    always @*
        case (char_xy)

            8'h00: code = 7'h53;
            8'h01: code = 7'h69;
            8'h02: code = 7'h6E;
            8'h03: code = 7'h67;
            8'h04: code = 7'h6C;
            8'h05: code = 7'h65;
            8'h06: code = 7'h20;
            8'h07: code = 7'h50;
            8'h08: code = 7'h6C;
            8'h09: code = 7'h61;
            8'h0A: code = 7'h79;
            8'h0B: code = 7'h65;
            8'h0C: code = 7'h72;
            
            8'h60: code = 7'h4D;
            8'h61: code = 7'h75;
            8'h62: code = 7'h6C;
            8'h63: code = 7'h74;
            8'h64: code = 7'h69;
            8'h65: code = 7'h20;
            8'h66: code = 7'h50;
            8'h67: code = 7'h6C;
            8'h68: code = 7'h61;
            8'h69: code = 7'h79;
            8'h6A: code = 7'h65;
            8'h6B: code = 7'h72;
            default code = 7'h20;

         endcase
    
endmodule