data/full_repos/permissive/1122957/coregen/dram_v6_mig37/mig_37/example_design/sim/ddr3_model_parameters.vh
None: at end of input
1: b'%Error: No top level module found\n%Error: Exiting due to 1 error(s)\n'
function valid_cl;
      input [3:0] cl;
      input [3:0] cwl;

      case ({cwl, cl})
  `ifdef sg15E
          {4'd5, 4'd6 },
          {4'd6, 4'd8 },
          {4'd7, 4'd9 },
          {4'd7, 4'd10}: valid_cl = 1;
  `else `ifdef sg15
          {4'd5, 4'd6 },
          {4'd6, 4'd8 },
          {4'd7, 4'd10}: valid_cl = 1;
  `else `ifdef sg187E
          {4'd5, 4'd6 },
          {4'd6, 4'd7 },
          {4'd6, 4'd8 }: valid_cl = 1;
  `else `ifdef sg187
          {4'd5, 4'd6 },
          {4'd6, 4'd8 }: valid_cl = 1;
  `else `ifdef sg25E
          {4'd5, 4'd5 },
          {4'd5, 4'd6 }: valid_cl = 1;
  `else `ifdef sg25
          {4'd5, 4'd6 }: valid_cl = 1;
  `endif `endif `endif `endif `endif `endif
          default : valid_cl = 0;
      endcase
  endfunction
function valid_cl;

      input [3:0] cl;
      input [3:0] cwl;

      case ({cwl, cl})
  `ifdef sg15E
          {4'd5, 4'd6 },
          {4'd6, 4'd8 },
          {4'd7, 4'd9 },
          {4'd7, 4'd10}: valid_cl = 1;
  `else `ifdef sg15
          {4'd5, 4'd6 },
          {4'd6, 4'd8 },
          {4'd7, 4'd10}: valid_cl = 1;
  `else `ifdef sg187E
          {4'd5, 4'd6 },
          {4'd6, 4'd7 },
          {4'd6, 4'd8 }: valid_cl = 1;
  `else `ifdef sg187
          {4'd5, 4'd6 },
          {4'd6, 4'd8 }: valid_cl = 1;
  `else `ifdef sg25E
          {4'd5, 4'd5 },
          {4'd5, 4'd6 }: valid_cl = 1;
  `else `ifdef sg25
          {4'd5, 4'd6 }: valid_cl = 1;
  `endif `endif `endif `endif `endif `endif
          default : valid_cl = 0;
      endcase
  endfunction