data/full_repos/permissive/118895561/Project 2/dmext.v
1: b'%Error: Cannot find file containing module: 2,data/full_repos/permissive/118895561\n        ... Looked in:\n             data/full_repos/permissive/118895561/Project/2,data/full_repos/permissive/118895561\n             data/full_repos/permissive/118895561/Project/2,data/full_repos/permissive/118895561.v\n             data/full_repos/permissive/118895561/Project/2,data/full_repos/permissive/118895561.sv\n             2,data/full_repos/permissive/118895561\n             2,data/full_repos/permissive/118895561.v\n             2,data/full_repos/permissive/118895561.sv\n             obj_dir/2,data/full_repos/permissive/118895561\n             obj_dir/2,data/full_repos/permissive/118895561.v\n             obj_dir/2,data/full_repos/permissive/118895561.sv\n%Error: Cannot find file containing module: data/full_repos/permissive/118895561/Project\n%Error: Cannot find file containing module: 2/dmext.v\n%Error: Exiting due to 3 error(s)\n'
module dmext(
    input [31:0] DM_Out,
    input [31:26] Op,
    input [31:0] ALU_Out_M,
    output [31:0] DM_Out_M,
	 output LW_EXP
    );
	 
	 assign LW_EXP = (`co)	? 1'b1 :
									  1'b0 ;
	 
	 assign DM_Out_M = (`lb && `un && ALU_Out_M[1:0] == 2'b00)  ? {{24'b0},DM_Out[7:0]} :
							 (`lb && `un && ALU_Out_M[1:0] == 2'b01)  ? {{24'b0},DM_Out[15:8]}:
							 (`lb && `un && ALU_Out_M[1:0] == 2'b10)  ? {{24'b0},DM_Out[23:16]} :
							 (`lb && `un && ALU_Out_M[1:0] == 2'b11)  ? {{24'b0},DM_Out[31:24]} :
							 (`lb && !`un && ALU_Out_M[1:0] == 2'b00) ? {{24{DM_Out[7]}} ,DM_Out[7:0]} :
							 (`lb && !`un && ALU_Out_M[1:0] == 2'b01) ? {{24{DM_Out[15]}},DM_Out[15:8]} :
							 (`lb && !`un && ALU_Out_M[1:0] == 2'b10) ? {{24{DM_Out[23]}},DM_Out[23:16]} :
							 (`lb && !`un && ALU_Out_M[1:0] == 2'b11) ? {{24{DM_Out[31]}},DM_Out[31:24]} :
							 (`lh && `un && !ALU_Out_M[1]) 				? {24'b0,DM_Out[15:0]} :
							 (`lh && `un && ALU_Out_M[1]) 				? {24'b0,DM_Out[31:16]} :
							 (`lh && !`un && !ALU_Out_M[1]) 				? {{24{DM_Out[15]}},DM_Out[15:0]} :
							 (`lh && !`un && ALU_Out_M[1]) 				? {{24{DM_Out[31]}},DM_Out[31:16]} :
							 (`lw) 												? DM_Out :
																					  DM_Out ;
endmodule
module dmext(
    input [31:0] DM_Out,
    input [31:26] Op,
    input [31:0] ALU_Out_M,
    output [31:0] DM_Out_M,
	 output LW_EXP
    );

	 
	 assign LW_EXP = (`co)	? 1'b1 :
									  1'b0 ;
	 
	 assign DM_Out_M = (`lb && `un && ALU_Out_M[1:0] == 2'b00)  ? {{24'b0},DM_Out[7:0]} :
							 (`lb && `un && ALU_Out_M[1:0] == 2'b01)  ? {{24'b0},DM_Out[15:8]}:
							 (`lb && `un && ALU_Out_M[1:0] == 2'b10)  ? {{24'b0},DM_Out[23:16]} :
							 (`lb && `un && ALU_Out_M[1:0] == 2'b11)  ? {{24'b0},DM_Out[31:24]} :
							 (`lb && !`un && ALU_Out_M[1:0] == 2'b00) ? {{24{DM_Out[7]}} ,DM_Out[7:0]} :
							 (`lb && !`un && ALU_Out_M[1:0] == 2'b01) ? {{24{DM_Out[15]}},DM_Out[15:8]} :
							 (`lb && !`un && ALU_Out_M[1:0] == 2'b10) ? {{24{DM_Out[23]}},DM_Out[23:16]} :
							 (`lb && !`un && ALU_Out_M[1:0] == 2'b11) ? {{24{DM_Out[31]}},DM_Out[31:24]} :
							 (`lh && `un && !ALU_Out_M[1]) 				? {24'b0,DM_Out[15:0]} :
							 (`lh && `un && ALU_Out_M[1]) 				? {24'b0,DM_Out[31:16]} :
							 (`lh && !`un && !ALU_Out_M[1]) 				? {{24{DM_Out[15]}},DM_Out[15:0]} :
							 (`lh && !`un && ALU_Out_M[1]) 				? {{24{DM_Out[31]}},DM_Out[31:16]} :
							 (`lw) 												? DM_Out :
																					  DM_Out ;
endmodule