data/full_repos/permissive/109608368/check/Checker.v
data/verilator_xmls/352ad8e1-b86f-46a7-9b02-ee9b02099aa5.xml
module Checker(a, b, c, d, e, ans);
    input [1:0] a,b,c,d,e;
    output reg [1:0] ans;
    
    always@(*)
    begin

        if((a==2'b01) && (b==2'b01) && (c==2'b01) && (d==2'b01) && (e==2'b01)) ans = 2'b01;

        else if ((a==2'b10) && (b==2'b10) && (c==2'b10) && (d==2'b10) && (e==2'b10)) ans = 2'b10;

        else ans = 2'b00;
    end

endmodule
module Checker(a, b, c, d, e, ans);

    input [1:0] a,b,c,d,e;
    output reg [1:0] ans;
    
    always@(*)
    begin

        if((a==2'b01) && (b==2'b01) && (c==2'b01) && (d==2'b01) && (e==2'b01)) ans = 2'b01;

        else if ((a==2'b10) && (b==2'b10) && (c==2'b10) && (d==2'b10) && (e==2'b10)) ans = 2'b10;

        else ans = 2'b00;
    end

endmodule