data/full_repos/permissive/135350124/src_SSITH_P1/xilinx_ip/hdl/SyncWire.v
data/verilator_xmls/f66f7a30-143b-4245-a87d-de37aa138dfe.xml
module SyncWire( DIN, DOUT );

   parameter width = 1;
            
   input [width - 1 : 0]    DIN;
   output [width - 1 : 0]   DOUT;

   assign                   DOUT = DIN ;
   

endmodule
module SyncWire( DIN, DOUT );


   parameter width = 1;
            
   input [width - 1 : 0]    DIN;
   output [width - 1 : 0]   DOUT;

   assign                   DOUT = DIN ;
   

endmodule