data/full_repos/permissive/115852809/rtl/ttl_74244.v
data/verilator_xmls/08dd84e3-17ed-4942-8a21-20c1e55ca238.xml
module ttl_74244(
    input  _1G_n,
    input  [4:1] _1A, output [4:1] _1Y,
    input  _2G_n,
    input  [4:1] _2A, output [4:1] _2Y
);
    bufif0(_1Y[1],_1A[1],_1G_n);
    bufif0(_1Y[2],_1A[2],_1G_n);
    bufif0(_1Y[3],_1A[3],_1G_n);
    bufif0(_1Y[4],_1A[4],_1G_n);
    bufif0(_2Y[1],_2A[1],_2G_n);
    bufif0(_2Y[2],_2A[2],_2G_n);
    bufif0(_2Y[3],_2A[3],_2G_n);
    bufif0(_2Y[4],_2A[4],_2G_n);    
endmodule
module ttl_74244(
    input  _1G_n,
    input  [4:1] _1A, output [4:1] _1Y,
    input  _2G_n,
    input  [4:1] _2A, output [4:1] _2Y
);

    bufif0(_1Y[1],_1A[1],_1G_n);
    bufif0(_1Y[2],_1A[2],_1G_n);
    bufif0(_1Y[3],_1A[3],_1G_n);
    bufif0(_1Y[4],_1A[4],_1G_n);
    bufif0(_2Y[1],_2A[1],_2G_n);
    bufif0(_2Y[2],_2A[2],_2G_n);
    bufif0(_2Y[3],_2A[3],_2G_n);
    bufif0(_2Y[4],_2A[4],_2G_n);    
endmodule