data/full_repos/permissive/188868339/src/bus/tri_buf.v
data/verilator_xmls/3f3052f8-f834-4051-af52-5d0c2939f102.xml
module tri_buf(
	input a,
	input en,
	output reg y
);
	
	always @(en) begin
		if(~en) y <= 1'bz;
		else y <= a;
	end
	
endmodule
module tri_buf(
	input a,
	input en,
	output reg y
);

	
	always @(en) begin
		if(~en) y <= 1'bz;
		else y <= a;
	end
	
endmodule