data/full_repos/permissive/174155074/combinational-logic/alus/jeff-74x181/sections/aeqb-section.v
data/verilator_xmls/3ffd3348-2201-4022-b4c7-f883ff30262d.xml
module aeqb (   
    input   f3,
    input   f2,
    input   f1,
    input   f0,
    output  aeqb
);

assign aeqb = (f3 & f2 & f1 & f0);

endmodule
module aeqb (   
    input   f3,
    input   f2,
    input   f1,
    input   f0,
    output  aeqb
);


assign aeqb = (f3 & f2 & f1 & f0);

endmodule