data/full_repos/permissive/181665138/verilog/capitolo_i/Rete_Totale_3.v
data/verilator_xmls/269a5cef-7105-46b8-a225-49f7f4f5c350.xml
module Rete_di_Tipo_B(z3_z0, x15_x0);
    input   [15:0]  x15_x0;
    output  [3:0]   z3_z0;


endmodule
module Rete_di_Tipo_B(z3_z0, x15_x0);

    input   [15:0]  x15_x0;
    output  [3:0]   z3_z0;


endmodule