data/full_repos/permissive/205055389/vlib/74xx.v
 line:681: before: "."
1: b"%Error: data/full_repos/permissive/205055389/vlib/74xx.v:681: syntax error, unexpected '.', expecting '['\nmodule H7442 #(.delay(14)) (A0,A1,A2,A3,_Y0,_Y1,_Y2,_Y3,_Y4,_Y5,_Y6,_Y7,_Y8,_Y9);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:686: syntax error, unexpected assign\n  assign c1_0 = ~(~A0 & ~A1);\n  ^~~~~~\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:791: syntax error, unexpected '.', expecting '['\nmodule H74182 #(.delay(4)) (_G0,_G1,_G2,_G3,_P0,_P1,_P2,_P3,_P,_G,Cn,CnPx,CnPy,CnPz);\n                ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:815: syntax error, unexpected '.', expecting '['\nmodule H7474 #(.delay(18)) (CLK,D1,_PRE1,_CLR1,D2,_PRE2,_CLR2,Q1,_Q1,Q2,_Q2);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:820: syntax error, unexpected assign\n  assign #delay _Q1 = ~R1;\n  ^~~~~~\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:858: syntax error, unexpected '.', expecting '['\nmodule H7404 #(.delay(3)) (A1,A2,A3,A4,A5,A6,Y1,Y2,Y3,Y4,Y4,Y6);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:878: syntax error, unexpected '.', expecting '['\nmodule H7411 #(.delay(6)) (A1,A2,A3,B1,B2,B3,C1,C2,C3,Y1,Y2,Y3);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:895: syntax error, unexpected '.', expecting '['\nmodule H7427 #(.delay(6)) (A1,B1,C1,A2,B2,C2,A3,B3,C3,Y1,Y2,Y3);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:912: syntax error, unexpected '.', expecting '['\nmodule H7420 #(.delay(6)) (A1,A2,B1,B2,C1,C2,D1,D2,Y1,Y2);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:928: syntax error, unexpected '.', expecting '['\nmodule H7402 #(.delay(4)) (A1,A2,A3,A4,B1,B2,B3,B4,Y1,Y2,Y3,Y4);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:946: syntax error, unexpected '.', expecting '['\nmodule H74154 #(.delay(20)) (A,B,C,D,_G1,_G2,_Y1,_Y2,_Y3,_Y4,_Y5,_Y6,_Y7,_Y8,\n                ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:952: syntax error, unexpected assign\n  assign #delay {_Y16,_Y15,_Y14,_Y13,_Y12,_Y11,_Y10,_Y9,_Y8,_Y7,_Y6,_Y5,_Y4,_Y3,_Y2,_Y1} = ~R;\n  ^~~~~~\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:976: syntax error, unexpected '.', expecting '['\nmodule H74181 #(.delay(4)) (_A0,_A1,_A2,_A3,_B0,_B1,_B2,_B3,S0,S1,S2,S3,Cn,M,_F0,_F1,_F2,_F3,AEB,CnP4,_G,_P);\n                ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:988: syntax error, unexpected assign\n  assign #delay L1_0 = ~( _A0 | (_B0 & S0) | (~_B0 & S1) );\n  ^~~~~~\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1003: syntax error, unexpected assign\n  assign #delay L2_0 = ~(~M & Cn);\n  ^~~~~~\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1027: syntax error, unexpected '.', expecting '['\nmodule H74157 #(.delay(18)) (S,_G,A1,A2,A3,A4,B1,B2,B3,B4,Y1,Y2,Y3,Y4);\n                ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1046: syntax error, unexpected '.', expecting '['\nmodule H7486 #(.delay(4)) (A1,A2,A3,A4,B1,B2,B3,B4,Y1,Y2,Y3,Y4);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1064: syntax error, unexpected '.', expecting '['\nmodule H7408 #(.delay(4)) (A1,A2,A3,A4,B1,B2,B3,B4,Y1,Y2,Y3,Y4);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1082: syntax error, unexpected '.', expecting '['\nmodule H74163 #(.delay(20)) (_CLR, _LOAD, ENT, ENP, CLK, A, B, C, D, QA, QB, QC, QD, RCO);\n                ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1120: syntax error, unexpected '.', expecting '['\nmodule H7410 #(.delay(6)) (A1,A2,A3,B1,B2,B3,C1,C2,C3,Y1,Y2,Y3);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1137: syntax error, unexpected '.', expecting '['\nmodule H74175 #(.delay(18)) (CLK,_PRE,_CLR,D1,D2,D3,D4,Q1,_Q1,Q2,_Q2,Q3,_Q3,Q4,_Q4);\n                ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1142: syntax error, unexpected assign\n  assign #delay _Q1 = ~R1;\n  ^~~~~~\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1190: syntax error, unexpected '.', expecting '['\nmodule H7421 #(.delay(6)) (A1,A2,B1,B2,C1,C2,D1,D2,Y1,Y2);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1206: syntax error, unexpected '.', expecting '['\nmodule H7430 #(.delay(12)) (A,B,C,D,E,F,G,H,Y);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1221: syntax error, unexpected '.', expecting '['\nmodule H7400 #(.delay(4)) (A1,A2,A3,A4,B1,B2,B3,B4,Y1,Y2,Y3,Y4);\n               ^\n%Error: data/full_repos/permissive/205055389/vlib/74xx.v:1239: syntax error, unexpected '.', expecting '['\nmodule H7432 #(.delay(6)) (A1,A2,A3,A4,B1,B2,B3,B4,Y1,Y2,Y3,Y4);\n               ^\n%Error: Exiting due to 26 error(s)\n"
module main;
reg w45;
reg w166;
reg w134;


reg w14;
reg w89;
reg w4;
reg w195;
reg w38;




















reg w152;
reg w194;
reg w151;
reg w0;




















reg w3;










reg w120;
reg w171;
reg w168;
reg w133;


reg w111;
reg w90;
reg w167;
reg w36;
























reg w41;
reg w108;
reg w126;
reg w91;
reg w144;
reg w84;
reg w172;
reg w2;
















reg w12;








reg w44;
reg w138;
reg w86;
reg w142;
reg w155;
reg w147;
reg w50;
reg w6;
reg w7;








reg w93;
reg w61;
reg w46;
reg w99;
reg w153;
reg w15;
reg w106;
reg w109;
reg w37;
























reg w159;
reg w63;
reg w87;
reg w43;
reg w170;
reg w58;
reg w169;
reg w28;
reg w24;
reg w184;
reg w1;




















reg w196;
reg w154;
reg w121;
reg w40;
reg w92;
reg w149;
reg w146;
reg w59;
reg w62;
reg w85;
reg w49;
reg w193;
reg w150;
reg w148;
reg w105;
reg w110;
reg w88;
reg w13;




reg w94;
reg w5;
reg w48;
reg w47;
reg w107;
reg w145;
reg w39;














wire w32;
wire w160;
wire w96;
wire w73;
wire w122;


wire [9:0] w141;
wire w56;
wire w16;
wire w179;
wire w81;
wire w19;
wire w183;
wire w182;
wire w180;
wire w181;
wire w127;
wire w128;
wire w104;
wire w75;
wire w67;
wire w54;
wire w119;
wire w176;
wire [6:0] w156;


wire w174;
wire w124;
wire w20;
wire w23;
wire w82;
wire w158;
wire w125;
wire w74;
wire w8;
wire w35;
wire w103;
wire w163;
wire w71;
wire w101;
wire w22;
wire w17;
wire w53;
wire w117;
wire w113;
wire w115;
wire w83;
wire w77;
wire w10;
wire w78;
wire w27;
wire w190;
wire w52;
wire w95;
wire w29;
wire w80;
wire w178;
wire w42;
wire w175;
wire [15:0] w60;
wire w112;
wire w135;
wire w69;
wire w51;
wire w129;
wire w97;
wire w114;
wire w177;
wire w66;
wire w64;
wire w34;
wire w76;
wire w21;
wire w102;
wire w157;
wire w31;
wire w100;
wire w130;
wire w161;
wire w132;
wire central;
wire w140;


wire w25;
wire w116;
wire w98;
wire w65;
wire w118;
wire w18;
wire w164;
wire w162;
wire w30;
wire w68;
wire w123;


wire w165;
wire w185;
wire w137;
wire w11;
wire w57;
wire w136;
wire w139;


wire w173;
wire w197;
wire w70;
wire w189;
wire [6:0] w186;
wire w72;
wire w33;
wire w191;
wire w131;
wire [3:0] w143;
wire w9;
wire w79;
wire w55;
wire w26;












  H7402 g1 (.B4(w3), .B3(w2), .B2(w1), .B1(w0), .A4(w39), .A3(w38), .A2(w37), .A1(w36), .Y4(w23), .Y3(w22), .Y2(w21), .Y1(w20));



















  H7421 g169 (.A1(w36), .A2(w37), .B1(w0), .B2(w1), .C1(w7), .C2(w12), .D1(w133), .D2(w134), .Y1(w136), .Y2(w135));
  H7420 g160 (.A1(w36), .A2(w37), .B1(w0), .B2(w1), .C1(w7), .C2(w12), .D1(w133), .D2(w134), .Y1(w132), .Y2(w128));










  H7430 g52 (.A(w43), .B(w44), .C(w45), .D(w46), .E(w47), .F(w48), .G(w49), .H(w50), .Y(w42));










  assign w156 = {w183, w197, w190, central, w191, w189, w185};


  H74163 g116 (.A(w105), .B(w106), .C(w107), .D(w108), ._CLR(w92), .ENP(w93), .ENT(w94), ._LOAD(w99), .CLK(w91), .QA(w104), .QB(w103), .QC(w102), .QD(w101), .RCO(w100));


  H7432 g54 (.A1(w36), .A2(w37), .A3(w38), .A4(w39), .B1(w0), .B2(w1), .B3(w2), .B4(w3), .Y1(w54), .Y2(w53), .Y3(w52), .Y4(w51));





  H7400 g0 (.B4(w3), .B3(w2), .B2(w1), .B1(w0), .A4(w39), .A3(w38), .A2(w37), .A1(w36), .Y4(w11), .Y3(w10), .Y2(w9), .Y1(w8));














  _GGNBUF7 #(2) g250 (.I(w156), .Z(w186));


  H7411 g147 (.A1(w36), .A2(w37), .A3(w38), .B1(w0), .B2(w1), .B3(w2), .C1(w7), .C2(w12), .C3(w13), .Y1(w131), .Y2(w130), .Y3(w129));



















  H74175 g131 (.D1(w111), .D2(w121), .D3(w109), .D4(w90), ._PRE(w63), ._CLR(w110), .CLK(w120), .Q1(w119), .Q2(w118), .Q3(w117), .Q4(w116), ._Q1(w115), ._Q2(w114), ._Q3(w113), ._Q4(w112));

  H7474 g67 (.D1(w58), ._PRE1(w24), ._CLR1(w15), .D2(w14), ._PRE2(w6), ._CLR2(w5), .CLK(w4), .Q1(w57), ._Q1(w56), .Q2(w55), ._Q2(w29));

















  H74154 g92 (.A(w84), .B(w85), .C(w86), .D(w87), ._G1(w88), ._G2(w89), ._Y1(w83), ._Y2(w82), ._Y3(w81), ._Y4(w80), ._Y5(w79), ._Y6(w78), ._Y7(w77), ._Y8(w76), ._Y9(w75), ._Y10(w74), ._Y11(w73), ._Y12(w72), ._Y13(w71), ._Y14(w70), ._Y15(w65), ._Y16(w64));



  H74157 g101 (.A1(w36), .A2(w37), .A3(w38), .A4(w39), .B1(w0), .B2(w1), .B3(w2), .B4(w3), ._G(w61), .S(w59), .Y1(w98), .Y2(w97), .Y3(w96), .Y4(w95));

















  H7447 g239 (.A(w193), .B(w194), .C(w195), .D(w196), .LT(w138), .RBI(w142), .a(w185), .b(w191), .c(w197), .d(w183), .e(w190), .f(w189), .g(central), .BI_RBO(w184));
  H7427 g219 (.A1(w36), .A2(w37), .A3(w38), .B1(w0), .B2(w1), .B3(w2), .C1(w7), .C2(w12), .C3(w13), .Y1(w177), .Y2(w176), .Y3(w175));






  assign w141 = {w157, w158, w165, w173, w174, w178, w179, w180, w181, w182};
  H7408 g4 (.A1(w36), .A2(w37), .A3(w38), .A4(w39), .B1(w0), .B2(w1), .B3(w2), .B4(w3), .Y1(w19), .Y2(w18), .Y3(w17), .Y4(w16));











































  H7442 g232 (.A3(w39), .A2(w38), .A1(w37), .A0(w36), ._Y9(w157), ._Y8(w158), ._Y7(w165), ._Y6(w173), ._Y5(w174), ._Y4(w178), ._Y3(w179), ._Y2(w180), ._Y1(w181), ._Y0(w182));



























  H7404 g2 (.A6(w40), .A5(w41), .A4(w39), .A3(w38), .A2(w37), .A1(w36), .Y6(w35), .Y5(w34), .Y4(w33), .Y3(w32), .Y2(w31), .Y1(w30));





  assign w60 = {w64, w65, w70, w71, w72, w73, w74, w75, w76, w77, w78, w79, w80, w81, w82, w83};

  assign w143 = {w139, w122, w123, w140};




















  H7410 g42 (.A1(w36), .A2(w37), .A3(w38), .B1(w0), .B2(w1), .B3(w2), .C1(w7), .C2(w12), .C3(w13), .Y1(w27), .Y2(w26), .Y3(w25));
  H74181 g180 (._A0(w144), ._A1(w145), ._A2(w146), ._A3(w147), ._B0(w149), ._B1(w151), ._B2(w150), ._B3(w148), .Cn(w28), .M(w62), .S0(w154), .S1(w155), .S2(w152), .S3(w153), ._F0(w140), ._F1(w123), ._F2(w122), ._F3(w139), .AEB(w127), .CnP4(w125), ._G(w124), ._P(w137));







  H7486 g79 (.A1(w36), .A2(w37), .A3(w38), .A4(w39), .B1(w0), .B2(w1), .B3(w2), .B4(w3), .Y1(w69), .Y2(w68), .Y3(w67), .Y4(w66));










  H74182 g209 (._G0(w166), ._G1(w159), ._G2(w167), ._G3(w168), ._P0(w171), ._P1(w172), ._P2(w169), ._P3(w170), .Cn(w126), .CnPx(w164), .CnPy(w163), .CnPz(w162), ._G(w161), ._P(w160));





endmodule
module main;

reg w45;
reg w166;
reg w134;


reg w14;
reg w89;
reg w4;
reg w195;
reg w38;




















reg w152;
reg w194;
reg w151;
reg w0;




















reg w3;










reg w120;
reg w171;
reg w168;
reg w133;


reg w111;
reg w90;
reg w167;
reg w36;
























reg w41;
reg w108;
reg w126;
reg w91;
reg w144;
reg w84;
reg w172;
reg w2;
















reg w12;








reg w44;
reg w138;
reg w86;
reg w142;
reg w155;
reg w147;
reg w50;
reg w6;
reg w7;








reg w93;
reg w61;
reg w46;
reg w99;
reg w153;
reg w15;
reg w106;
reg w109;
reg w37;
























reg w159;
reg w63;
reg w87;
reg w43;
reg w170;
reg w58;
reg w169;
reg w28;
reg w24;
reg w184;
reg w1;




















reg w196;
reg w154;
reg w121;
reg w40;
reg w92;
reg w149;
reg w146;
reg w59;
reg w62;
reg w85;
reg w49;
reg w193;
reg w150;
reg w148;
reg w105;
reg w110;
reg w88;
reg w13;




reg w94;
reg w5;
reg w48;
reg w47;
reg w107;
reg w145;
reg w39;














wire w32;
wire w160;
wire w96;
wire w73;
wire w122;


wire [9:0] w141;
wire w56;
wire w16;
wire w179;
wire w81;
wire w19;
wire w183;
wire w182;
wire w180;
wire w181;
wire w127;
wire w128;
wire w104;
wire w75;
wire w67;
wire w54;
wire w119;
wire w176;
wire [6:0] w156;


wire w174;
wire w124;
wire w20;
wire w23;
wire w82;
wire w158;
wire w125;
wire w74;
wire w8;
wire w35;
wire w103;
wire w163;
wire w71;
wire w101;
wire w22;
wire w17;
wire w53;
wire w117;
wire w113;
wire w115;
wire w83;
wire w77;
wire w10;
wire w78;
wire w27;
wire w190;
wire w52;
wire w95;
wire w29;
wire w80;
wire w178;
wire w42;
wire w175;
wire [15:0] w60;
wire w112;
wire w135;
wire w69;
wire w51;
wire w129;
wire w97;
wire w114;
wire w177;
wire w66;
wire w64;
wire w34;
wire w76;
wire w21;
wire w102;
wire w157;
wire w31;
wire w100;
wire w130;
wire w161;
wire w132;
wire central;
wire w140;


wire w25;
wire w116;
wire w98;
wire w65;
wire w118;
wire w18;
wire w164;
wire w162;
wire w30;
wire w68;
wire w123;


wire w165;
wire w185;
wire w137;
wire w11;
wire w57;
wire w136;
wire w139;


wire w173;
wire w197;
wire w70;
wire w189;
wire [6:0] w186;
wire w72;
wire w33;
wire w191;
wire w131;
wire [3:0] w143;
wire w9;
wire w79;
wire w55;
wire w26;












  H7402 g1 (.B4(w3), .B3(w2), .B2(w1), .B1(w0), .A4(w39), .A3(w38), .A2(w37), .A1(w36), .Y4(w23), .Y3(w22), .Y2(w21), .Y1(w20));



















  H7421 g169 (.A1(w36), .A2(w37), .B1(w0), .B2(w1), .C1(w7), .C2(w12), .D1(w133), .D2(w134), .Y1(w136), .Y2(w135));
  H7420 g160 (.A1(w36), .A2(w37), .B1(w0), .B2(w1), .C1(w7), .C2(w12), .D1(w133), .D2(w134), .Y1(w132), .Y2(w128));










  H7430 g52 (.A(w43), .B(w44), .C(w45), .D(w46), .E(w47), .F(w48), .G(w49), .H(w50), .Y(w42));










  assign w156 = {w183, w197, w190, central, w191, w189, w185};


  H74163 g116 (.A(w105), .B(w106), .C(w107), .D(w108), ._CLR(w92), .ENP(w93), .ENT(w94), ._LOAD(w99), .CLK(w91), .QA(w104), .QB(w103), .QC(w102), .QD(w101), .RCO(w100));


  H7432 g54 (.A1(w36), .A2(w37), .A3(w38), .A4(w39), .B1(w0), .B2(w1), .B3(w2), .B4(w3), .Y1(w54), .Y2(w53), .Y3(w52), .Y4(w51));





  H7400 g0 (.B4(w3), .B3(w2), .B2(w1), .B1(w0), .A4(w39), .A3(w38), .A2(w37), .A1(w36), .Y4(w11), .Y3(w10), .Y2(w9), .Y1(w8));














  _GGNBUF7 #(2) g250 (.I(w156), .Z(w186));


  H7411 g147 (.A1(w36), .A2(w37), .A3(w38), .B1(w0), .B2(w1), .B3(w2), .C1(w7), .C2(w12), .C3(w13), .Y1(w131), .Y2(w130), .Y3(w129));



















  H74175 g131 (.D1(w111), .D2(w121), .D3(w109), .D4(w90), ._PRE(w63), ._CLR(w110), .CLK(w120), .Q1(w119), .Q2(w118), .Q3(w117), .Q4(w116), ._Q1(w115), ._Q2(w114), ._Q3(w113), ._Q4(w112));

  H7474 g67 (.D1(w58), ._PRE1(w24), ._CLR1(w15), .D2(w14), ._PRE2(w6), ._CLR2(w5), .CLK(w4), .Q1(w57), ._Q1(w56), .Q2(w55), ._Q2(w29));

















  H74154 g92 (.A(w84), .B(w85), .C(w86), .D(w87), ._G1(w88), ._G2(w89), ._Y1(w83), ._Y2(w82), ._Y3(w81), ._Y4(w80), ._Y5(w79), ._Y6(w78), ._Y7(w77), ._Y8(w76), ._Y9(w75), ._Y10(w74), ._Y11(w73), ._Y12(w72), ._Y13(w71), ._Y14(w70), ._Y15(w65), ._Y16(w64));



  H74157 g101 (.A1(w36), .A2(w37), .A3(w38), .A4(w39), .B1(w0), .B2(w1), .B3(w2), .B4(w3), ._G(w61), .S(w59), .Y1(w98), .Y2(w97), .Y3(w96), .Y4(w95));

















  H7447 g239 (.A(w193), .B(w194), .C(w195), .D(w196), .LT(w138), .RBI(w142), .a(w185), .b(w191), .c(w197), .d(w183), .e(w190), .f(w189), .g(central), .BI_RBO(w184));
  H7427 g219 (.A1(w36), .A2(w37), .A3(w38), .B1(w0), .B2(w1), .B3(w2), .C1(w7), .C2(w12), .C3(w13), .Y1(w177), .Y2(w176), .Y3(w175));






  assign w141 = {w157, w158, w165, w173, w174, w178, w179, w180, w181, w182};
  H7408 g4 (.A1(w36), .A2(w37), .A3(w38), .A4(w39), .B1(w0), .B2(w1), .B3(w2), .B4(w3), .Y1(w19), .Y2(w18), .Y3(w17), .Y4(w16));











































  H7442 g232 (.A3(w39), .A2(w38), .A1(w37), .A0(w36), ._Y9(w157), ._Y8(w158), ._Y7(w165), ._Y6(w173), ._Y5(w174), ._Y4(w178), ._Y3(w179), ._Y2(w180), ._Y1(w181), ._Y0(w182));



























  H7404 g2 (.A6(w40), .A5(w41), .A4(w39), .A3(w38), .A2(w37), .A1(w36), .Y6(w35), .Y5(w34), .Y4(w33), .Y3(w32), .Y2(w31), .Y1(w30));





  assign w60 = {w64, w65, w70, w71, w72, w73, w74, w75, w76, w77, w78, w79, w80, w81, w82, w83};

  assign w143 = {w139, w122, w123, w140};




















  H7410 g42 (.A1(w36), .A2(w37), .A3(w38), .B1(w0), .B2(w1), .B3(w2), .C1(w7), .C2(w12), .C3(w13), .Y1(w27), .Y2(w26), .Y3(w25));
  H74181 g180 (._A0(w144), ._A1(w145), ._A2(w146), ._A3(w147), ._B0(w149), ._B1(w151), ._B2(w150), ._B3(w148), .Cn(w28), .M(w62), .S0(w154), .S1(w155), .S2(w152), .S3(w153), ._F0(w140), ._F1(w123), ._F2(w122), ._F3(w139), .AEB(w127), .CnP4(w125), ._G(w124), ._P(w137));







  H7486 g79 (.A1(w36), .A2(w37), .A3(w38), .A4(w39), .B1(w0), .B2(w1), .B3(w2), .B4(w3), .Y1(w69), .Y2(w68), .Y3(w67), .Y4(w66));










  H74182 g209 (._G0(w166), ._G1(w159), ._G2(w167), ._G3(w168), ._P0(w171), ._P1(w172), ._P2(w169), ._P3(w170), .Cn(w126), .CnPx(w164), .CnPy(w163), .CnPz(w162), ._G(w161), ._P(w160));





endmodule