data/full_repos/permissive/98490156/complishment_coordi/check/Summarize16.v
data/verilator_xmls/92054b43-06d2-479b-8aef-0acca4726d41.xml
module Summarize16(check_ans, out);
    input [31:0] check_ans;
    output reg [1:0] out;

    always@(*)
    begin

        if((check_ans[1:0] == 2'b00) && (check_ans[3:2] == 2'b00)  && (check_ans[5:4] == 2'b00) && (check_ans[7:6] == 2'b00)
            && (check_ans[9:8] == 2'b00) && (check_ans[11:10] == 2'b00) && (check_ans[13:12] == 2'b00) && (check_ans[15:14] == 2'b00)
            && (check_ans[17:16] == 2'b00) && (check_ans[19:18] == 2'b00) && (check_ans[21:20] == 2'b00) && (check_ans[23:22] == 2'b00)
            && (check_ans[25:24] == 2'b00) && (check_ans[27:26] == 2'b00) && (check_ans[29:28] == 2'b00) && (check_ans[31:30] == 2'b00))
           out = 2'b00;

        else if((check_ans[1:0] == 2'b10) || (check_ans[3:2] == 2'b10)  || (check_ans[5:4] == 2'b10) || (check_ans[7:6] == 2'b10)
                || (check_ans[9:8] == 2'b10) || (check_ans[11:10] == 2'b10) || (check_ans[13:12] == 2'b10) || (check_ans[15:14] == 2'b10)
                || (check_ans[17:16] == 2'b10) || (check_ans[19:18] == 2'b10) || (check_ans[21:20] == 2'b10) || (check_ans[23:22] == 2'b10)
                || (check_ans[25:24] == 2'b10) || (check_ans[27:26] == 2'b10) || (check_ans[29:28] == 2'b10) || (check_ans[31:30] == 2'b10))
           out = 2'b10;

        else out = 2'b01;
    end

endmodule
module Summarize16(check_ans, out);

    input [31:0] check_ans;
    output reg [1:0] out;

    always@(*)
    begin

        if((check_ans[1:0] == 2'b00) && (check_ans[3:2] == 2'b00)  && (check_ans[5:4] == 2'b00) && (check_ans[7:6] == 2'b00)
            && (check_ans[9:8] == 2'b00) && (check_ans[11:10] == 2'b00) && (check_ans[13:12] == 2'b00) && (check_ans[15:14] == 2'b00)
            && (check_ans[17:16] == 2'b00) && (check_ans[19:18] == 2'b00) && (check_ans[21:20] == 2'b00) && (check_ans[23:22] == 2'b00)
            && (check_ans[25:24] == 2'b00) && (check_ans[27:26] == 2'b00) && (check_ans[29:28] == 2'b00) && (check_ans[31:30] == 2'b00))
           out = 2'b00;

        else if((check_ans[1:0] == 2'b10) || (check_ans[3:2] == 2'b10)  || (check_ans[5:4] == 2'b10) || (check_ans[7:6] == 2'b10)
                || (check_ans[9:8] == 2'b10) || (check_ans[11:10] == 2'b10) || (check_ans[13:12] == 2'b10) || (check_ans[15:14] == 2'b10)
                || (check_ans[17:16] == 2'b10) || (check_ans[19:18] == 2'b10) || (check_ans[21:20] == 2'b10) || (check_ans[23:22] == 2'b10)
                || (check_ans[25:24] == 2'b10) || (check_ans[27:26] == 2'b10) || (check_ans[29:28] == 2'b10) || (check_ans[31:30] == 2'b10))
           out = 2'b10;

        else out = 2'b01;
    end

endmodule