data/full_repos/permissive/201196900/Tutorial/06_mux4x1_with_assign.v
data/verilator_xmls/84a51152-ba6e-4703-ab17-eddbe478bc4d.xml
module mux4x1_without_reg(input [7:0]a, input [7:0]b, input [7:0]c, input [7:0]d, input [1:0]select, output [7:0]q);
assign q= (select==2'b00) ? a: (select==2'b01) ? b: (select==2'b10) ? c: (select==2'b11) ? d: 0;
endmodule
module mux4x1_without_reg(input [7:0]a, input [7:0]b, input [7:0]c, input [7:0]d, input [1:0]select, output [7:0]q);

assign q= (select==2'b00) ? a: (select==2'b01) ? b: (select==2'b10) ? c: (select==2'b11) ? d: 0;
endmodule