data/full_repos/permissive/181665138/verilog/capitolo_ii/XOR.v
data/verilator_xmls/a74e55a2-9815-46cf-9119-96f78bfb6052.xml
module XOR(x1, x0, z);
    input x1;
    input x0;
    output z;

    assign z = x1 ^ x0;
endmodule
module XOR(x1, x0, z);

    input x1;
    input x0;
    output z;

    assign z = x1 ^ x0;
endmodule