data/full_repos/permissive/184916587/ALU_RECV.v
data/verilator_xmls/11c131a4-5f02-45c9-b967-521eab3318de.xml
module xor_32(
	input[31:0] xor_rs1,
	input[31:0] xor_rs2,
	output[31:0] xor_rd
);
	assign xor_rd=xor_rs1^xor_rs2;
endmodule
module xor_32(
	input[31:0] xor_rs1,
	input[31:0] xor_rs2,
	output[31:0] xor_rd
);

	assign xor_rd=xor_rs1^xor_rs2;
endmodule