- phase ▁clock ▁( 1 . 1 1 7 ▁ µ s ▁and ▁ 1 . 7 8 9 7 7 2 5   M Hz ▁N T SC ) ▁ 1 6 - bit ▁multiple x ed ▁data / address ▁bus ▁ 1 4 5 6   bytes ▁of ▁RAM ▁( S RAM ): ▁ 2 4 0 ▁× ▁ 8 - bit ▁scratch pad ▁memory ▁ 3 5 2 ▁× ▁ 1 6 - bit ▁( 7 0 4 ▁bytes ) ▁system ▁memory , ▁General ▁Inst rument ▁RA - 3 - 9 6 0 0 ▁dual ▁port ed , ▁brid ges ▁CPU ▁and ▁ST IC ▁bus es , ▁ 2 4 0 ▁words ▁used ▁for ▁graphics ▁ 5 1 2 ▁× ▁ 8 - bit ▁graphics ▁RAM ▁ 7 1 6 8 ▁bytes ▁of ▁R OM : ▁ 4 0 9 6 ▁× ▁ 1 0 - bit ▁( 5 1 2 0 ▁bytes ) ▁executive ▁R OM ▁( 4 3 5 2 ▁x ▁ 1 0 - bit ▁Int ell iv ision ▁II ) ▁ 2 0 4 8 ▁× ▁ 8 - bit ▁graphics ▁R OM ▁( 3 4 4 ▁bytes ▁used ▁by ▁Exec ▁program ) ▁Standard ▁Television ▁Interface ▁Ch ip ▁( ST IC ): ▁General ▁Inst rument ▁A Y - 3 - 8 9 0 0 / A Y - 3 - 8 9 0 0 - 1 ▁oper ates ▁at ▁ 4 ▁M Hz ▁or ▁ 3 . 5 7 9 5 4 5 ▁M Hz ▁(