section_heading: Paralelizam na razini instrukcije
paragraph_text: mini|300px|Kanonski petstadijski cjevovod u [[RISC procesoru (Dane skraćenice označavaju različite stadije izvođenja instrukcija: IF = Dohvaćanje instrukcije, ID = Dekodiranje instrukcije, EX = Izvršenje, MEM = Pristup memoriji, WB = Ponovno zapisivanje u registar)]] Računalni program je u osnovi slijed instrukcija koje izvršava procesor. Ove instrukcije se mogu presložiti i kombinirati u grupe koje će se izvršiti paralelno bez mijenjanja rezultata programa. To je poznato kao paralelizam na razini instrukcije. Napreci u paralelizmu na razni instrukcija su dominirali računalnom arhitekturom od sredine 1980-ih do sredine 1990-ih.[12] Moderni procesori imaju višestadijske instrukcijske cjevovode. Svaki stadij odgovara različitoj radnji koju procesor izvršava na instrukciji u tom stadiju. Drugim riječima, procesor s N cjevovodnih stadija može imati do N različitih instrukcija u različitim stadijima izvođenja. Kanonski primjer procesora s cjevovodima je RISC procesor s pet stadija: dohvaćanje instrukcije, dekodiranje, izvršavanje, pristup memoriji i zapisivanje nazad. Procesor Pentium 4 ima 35-stadijski cjevovod. mini|300px|Petstadijski cjevovodni superskalarni procesor sposoban za izvršavanje dviju instrukcija po ciklusu. Može imati dvije instrukcije u svakom stadiju cjevovoda, ukupno do deset instrukcija (prikazano zeleno) istovremeno izvršavanih. Kao dodatak paralelizmu na razini instrukcije od cjevovoda, neki procesori mogu izvršavati više od jedne instrukcije istodobno - superskalarni procesori. Instrukcije se mogu grupirati zajedno, jedino ako ne postoji podatkovna ovisnost između njih. Semafor i Tomasulov algoritam (sličan Semaforu ali koristi preimenovanje registara) su dvije najčešće tehnike implementacije izvršavanja van redoslijeda i paralelizma na razini instrukcija.