暗電流が少なく、高感度なイメージセンサを実現する。【解決手段】フォトダイオードの電荷蓄積部(2)であるn型領域が基板(1)中に埋め込まれている。シリコンとシリコン酸化膜(4)の界面は、高濃度のp層(3)で覆われ、信号取りだし用浮遊電極(14)の直下の部分だけ、比較的低濃度のp層(11)を形成する。光により発生した電子は、電荷蓄積部(2)であるn型領域に蓄積され、それによって半導体表面のp層(11)の部分の電位が変化する。この電位の変化を薄い絶縁膜を介して浮遊状態にした浮遊電極(14)に容量結合により伝える。その浮遊電極(14)の電位の変化をバッファトランジスタ(7)により読み出す。電荷の初期化は、制御信号Rによってゲート電極(6)に正の高い電圧を加えることによって行われるが、このときフォトダイオードの電荷蓄積部(2)に蓄積された電子を全てn+領域(5)に転送することで、リセット雑音の発生を防ぐ。概要CMOS集積回路の製作工程に光電変換の構造のための幾つかの工程を追加することで実現されるCMOSイメージセンサには、光により発生された電荷を、画素アレイの外に設けた回路に直接読み出す受動型画素方式と、信号電荷蓄積に伴う電圧変化を画素内にもうけたトランジスタを介在して画素アレイの外の回路に読み出す能動型画素方式とがある。能動型画素方式の方が、低雑音、高感度にできるとされている。能動型画素方式としては、電荷蓄積に伴うフォトダイオードの電位変化を直接トランジスタを介して読み出す方式と、画素内でフォトダイオードから浮遊拡散層に電荷転送を行い、浮遊拡散層の電位変化をトランジスタを介して読み出す方式がある。後者の例が、以下の文献に開示されている。後者の画素の構造と回路の例を、図1に示す。p型半導体シリコンを基板(1)とし、フォトダイオードとなる部分に電荷蓄積部(2)としてのn型領域が形成され、その表面にさらに基板と同極性のp型領域である高濃度のp層(3)を形成することで、電子の蓄積が行われる部分が半導体内部に埋め込まれ、表面が逆極性のキャリア(電子を蓄積する場合にはホール)で満たされるようにすることで、暗電流を非常に小さくしている。電荷蓄積部(2)を転送トランジスタに接続し、そのゲート電極(6’)の制御信号TXの電位を高くしてゲートを開き、n型の浮遊拡散層(FD)(15)に蓄積された電荷を完全に転送するように構成する。このことによって残留電荷による残像とノイズの発生をなくし、電荷転送と、周辺回路への読み出し動作を組み合わせて、相関2重サンプリング処理を行うことによって、リセットノイズをキャンセルすることができる。読み出しは、浮遊拡散層(15)にバッファトランジスタ(7)のゲートを接続し、Sに高い電圧を与えることにより画素選択トランジスタ(8)を導通させる。その際にバッファトランジスタ(7)と画素アレイの周辺に設けた電流源トランジスタ(9)とによってソースフォロワ回路が構成され、浮遊拡散層の電位を出力に読み出す。図1の4はシリコン酸化膜による絶縁体(誘電体)、5はリセット用n+領域、6はリセット用ゲート電極である。このような画素構成は、暗電流とランダム雑音が低く、高感度なCMOSイメージセンサが実現できるため、広く用いられている。このような電荷転送を行う方式では、電荷を蓄積・記憶保持する部分が、フォトダイオード部と浮遊拡散層の2箇所に必要であるため、画素サイズの縮小に伴い、扱える信号電荷量が小さくなり、また、浮遊拡散層での信号振幅を高くしにくいため、電源電圧の低下に伴ってダイナミックレンジが減少することが懸念されている。前者については、電荷転送を行わない方式であり、扱える信号電荷量については電荷転送方式よりも有利であるが、この場合にはリセット雑音がランダム雑音の主要因となり、ノイズレベルが大きくなり、またフォトダイオードが埋め込み構造にできないため、暗電流も大きくなる。この暗電流を低減する構造として部分的に表面にp型半導体を形成する方法が以下の文献に開示されている。この構造の例を図2に示す。図2に示すような構造では、フォトダイオードの電荷蓄積部(2)であるn型領域の電位をMOS型バッファトランジスタ(7)のゲートに接続するため、フォトダイオードのn層の一部が半導体とシリコン酸化膜(4)の界面に接触し、完全に埋め込まれる場合に比べて暗電流が大きくなる。本発明は、低雑音で、暗電流が少なく、高感度なイメージセンサを実現する画素部の構造に関するものであり、特にCMOS集積回路工程にいくつかの工程を追加することによって構成するイメージセンサに関する。prevented.※ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください。同じキーワードでJ-STORE内を検索することが出来ます。