Abstract3次元VLSI設計に関して種々の理論的観点から調査・検討を行い、問題点を明らかにした・更に並列配線アルゴリズムの理論的基礎を与え、そのプロトタイプを設計し、理論的に解析した。1.VLSIの一層配線問題は平面(格子)グラフでスタイナ-林を求める問題として定式化できる。配線領域を表す平面グラフG及び同電位にしたい端子の集合(即ちネット)がいくつか与えられたとき、各ネットの端子を連結する木で互いに点素なもの(即ちスタイナ-林)を求めたい。本研究ではネットの端子が平面グラフGの2つの面上にだけ置かれている場合に上の問題を解く並列アルゴリズムを与えた。端子が全て外周上にある場合にはO(n^3/1ogn)個のプロセッサ-を用いてO(log^2n)時間でスタイナ-林を求める。ここでnはグラフの点数である。端子が2つの面上にだけある場合にはO(n^6/logn)個のプロセッサ-を用いてO(log^2/n)時間で求める。O(n^3/logn)時間で求める。2.平面グラフで内素な道を求める並列アルゴリズムを与えた。このアルゴリズムはO(n^6/logn)個のプロセッサ-を用いればO(log^2n)時間で終了し、O(n^3/logn)個のプロセッサ-を用いればO(log^3n)時間で終了する。3.与えられた3-連結グラフを、指定された点を含みかつ指定された大きさの3つの連結部分グラフに分割するO(n^2)時間のアルゴリズムを与えた。ここでnはグラフの点数である。辺数がO(n)である全域部分グラフを求めるO(n^2)時間も求めた。4.3次元VLSI配線のための多層チャネル配線アルゴリズムを設計し、その効率及び計算時間を解析した。それを用いて、3次元VLSI配線プログラムのプロトタイトを設計した。