ビットフリーランタイマのカウンタ値をインプットキャプチャデータレジスタに格納します。エッジ検出回路で構成されています。両エッジから選択できます。割込み要求を発生できます。つの事象計測に利用できます。ビットフリーランタイマのカウンタ値を保持します。入力信号のエッジを検出すると割込みを発生することができます。ビットフリーランタイマの割込み要求番号は次のとおりです。ビットアップカウンタにカウントクロックを供給します。種類から選択できます。ビットのアップカウンタです。ビットフリーランタイマの現在のカウンタ値を読み出すことができます。カウンタ値を任意に設定できます。以下の機能があります。種類の内部クロックおよび外部イベントクロックから選択できます。ソフトウェアトリガまたは外部トリガを選択することができます。割込みを発生させることができます。割込みを利用してインターバルタイマとして利用することもできます。カウント動作を継続するリロードモードを選択できます。チャネル内蔵されています。内部クロックモードに設定されます。内部クロックに同期してカウントダウンします。種類のカウントクロック周期を選択することができます。ソフトウェアトリガまたは外部トリガのエッジ検出を設定します。ビットのフリーランカウンタです。インターバル時間ごとに割込み要求を発生できます。・サブクロック発振安定待ち時間用タイマやウォッチドッグタイマに動作クロックを供給します。常にサブクロックをカウントクロックとします。割込み要求が発生します。種類から選択できます。シリーズ時計タイマの実際の割込み要求番号は次のとおりです。ビットのアップカウンタです。時計タイマカウンタをクリアする回路です。以下の動作が可能です。タイマを内蔵しています。機能について説明します。