■参加申込不要(先着順)検索条件を選択してください。※Ctrlボタンで複数選択が可能です※全てを選択する以外は└のある項目から選択して下さい。先日開催しました弊社ユーザーセミナーでは、大手半導体メーカー様などから、その設計適用事例を多数紹介頂きました。Generator”などを使用し、手間の掛かるI/F設計が如何に容易に実現可能で、設計生産性の大幅な向上に繋がるのかを分かりやすく説明させて頂きます。多数の皆様のご参加の程、よろしくお願い申し上げます。近年RFIC設計のパフォーマンスはインダクタンスまた相互インダクタンスの影響に大きく左右されています。チップのリスピン及びこれによる開発の長期化は製品のTime-to-Marketへの障害となります。本セッションでは、RLCk寄生を考慮した設計フローを紹介し、スパイラル・インダクタ、トランス、バラン、RFインタコネクト配線また様々なカスタムなインダクタ形状の設計及び高速抽出を説明します。相互インダクタンスを活用した設計手法の利点を紹介します。RFインターコネクト配線抽出及び回路パフォーマンスへの影響を検証します。本セッションでは、回路及びレイアウト設計のそれぞれの段階で活用できる超高速インダクタ合成EDAツールを紹介します。高周波VCO、LNA及びInput/Outputマッチングネットワークなどの設計例題を使い、Constrain-Driven合成を説明します。非常に近接配置したインダクタにおける回路パフォーマンス及びチップ面積への利点について紹介します。正確なインターコネクト配線のRLCkモデルを抽出する手法の説明します。3DフィールドソルバーによるフルチップRC抽出が初めて実現しました。Pextra社のフィールドソルバーはRC値を従来のLPEツールで可能な10〜20%よりもはるかに正確な1%の精度で抽出を可能にしました。抽出速度も従来のLPEツールに劣らぬ速さを維持。世界的によく知られた研究者によって開発された画期的な技術を基盤としています。高性能集積回路の遅延解析、シグナルインテグリティー分析に最適なツールです。アナログ・ミックスドシグナル回路/デジタル回路でのバラつきを考慮した最適化、解析およびモデリングを実行するMunEDAのEDAツールセット「WiCkeD」を紹介します。「WiCkeD」は、通信、コンピュータ、メモリ、自動車、家電等の様々な分野で多くの半導体企業に採用されています。今回のセッションでは、ツールの方法論と実際の適用例を紹介した後、短いデモを行います。FloTHERM.PCBの3つのプロダクトで構成される電子機器設計者のための熱設計支援ツールです。これらを有効に組み合わせて使うことで、設計の早期に潜在的な熱問題を同時に発見・対策することが可能になり、開発スピードアップおよびコストダウンを実現します。IC設計が65nmや45nm世代に入り、より高精度かつ広範囲なデバイス・モデル並びに配線モデルに対するニーズが重要度を増しつつあります。タイミング、パワー、ノイズ、リーク電流等に対する高精度なシミュレーションは、ロバストなシリコンモデル無しでは達成できません。xRC製品群を用いたシリコン・モデリング・フローの最新動向をご紹介します。最新テクノロジであるパワー・インテグリティ・シミュレーションを中心に、DDR2/3、SERDES時代に必要なPI/SIシミュレーション技術とその応用方法を、デモを交えてご紹介します。45nmおよび32nmにおけるデジタルICのフィジカル・インプリメンテーションでは、次の4つの重要な技術課題に対するソリューションが求められています。このセミナーでは、最先端プロセスで直面するこれらの技術課題に対応するOlympus-SoCのソリューションをご説明します。近年の液浸露光技術やCMP技術の発達により微細パターンのシリコン転写精度が向上した反面、わずかなプロセスばらつきによってチップの歩留まりに大きな影響を与えるシステマティック起因の影響が無視できなくなっています。DFMツール群を用いた歩留まり向上支援ソリューションをご紹介します。Association。