1:1を使用して差動に変換します。dBの範囲で調整可能です。ADA4960-1はAD9434の理想的なドライバで、ローパス・フィルタを通りADCへ入力するまで完全な差動構成になっているので、優れた高周波数コモン・モード除去が得られ、同時に2次歪積を最小限にする事ができます。dBになるようにゲインを3.4dBに設定しました。p-pの差動信号になります。アンチエイリアシング・フィルタは標準フィルタ設計プログラムで設計した3次バタワース・フィルタです。通過帯域が平坦な周波数特性であるバターワ―ス・フィルタを選択しました。(www.qucs.sourceforge.net)のようないくつかの無償のフィルタ・プログラムで設計する事ができます。Ωで構成する必要があります。Ωはフィルタ容量をアンプ出力からアイソレートします。Ω抵抗は内部スイッチング・トランジェントをフィルタとアンプからアイソレートします。Ω抵抗はADCの入力インピーダンスを低減し、性能をより向上させます。MHzの条件で行いました。プログラムで計算した値を図2に示します。MHzフィルタの受動部品に選んだ値はプログラムで作成した値に最も近い標準値です。pFコンデンサをグラウンドに接続する事により実現しています。この方法により同じフィルタ効果が得られると共に、ある程度のAC同相除去効果も得られます。表1はシステムの実測性能の一覧です。SFDRの特性を図4に示します。etc.)を実現するには回路全般に施されなければならないいくつかのアンプやADCによる設計制約があります。アンプに接続される負荷は最適な性能を得るためにデータシートで推奨している正しい値を設定する必要があります。アンプとその負荷(回路ではフィルタとなっている)の間に正しい大きさの直列抵抗を接続する必要があります。この抵抗は通過帯域で望ましくないピーキングを防ぐ効果があります。ADCへの入力信号は外部並列抵抗によって低減されます。ADCをフィルタからアイソレートするために正しい直列抵抗を接続する必要があります。この直列抵抗はピーキングを小さくする効果があります。図5で示す回路はほとんどの高速差動アンプ/ADCインターフェースに適合し、議論の基本として使用されるでしょう。この設計方法はほとんどの高速ADCの入力インピーダンスが相対的に高い事と駆動源(アンプ)のインピーダンスが相対的に低い事が有効に働きフィルタの挿入損失を最小限に抑える傾向になります。Ω.になるように外付けADC終端抵抗RTADCを選択する。2RKB)アンプの外付け直列抵抗Aを選ぶ。