出展物紹介タイミング、面積、パワー、テスト性、歩留まりをコンカレントかつ自動に最適化する、完全に統合されたプラットフォームをご紹介いたします。短縮といった課題を克服することが可能です。Validator、そして業界で最も包括的かつ高度に自動化された製造工程直結の設計環境により、チップ開発期間を短縮し、プロジェクト管理とコスト削減を実現するSoC開発環境Lynxデザイン・システムも注目です!ブース・ステージでは、お客様が設計事例をご発表、設計者の皆様の「生の声」をお聴きください。LSIテストにおいて、テクノロジの微細化、設計規模の増大などにより、パワーを考慮したLSIテストの要求がますます高まっています。これにお応えするため、シノプシスでは、従来のパワーアウェアDFT/ATPGに加え、新たな機能を発表いたしました。本セミナーでは、シノプシスのパワーアウェア・テストの現状についてご説明するとともに、新機能のUPFベースのテスト・スケジューリングとその他の最新機能をご紹介いたします。Controller、PHYの双方をご提供するIPコアプロバイダです。IPを用いることにより縦断的な整合性検証とファームウェア開発の環境を構築することができます。AXI検証IPを例題とした実践的検証手法をご紹介いたします。最近のエコロジー指向の高まりによって、半導体業界においてはチップの消費電力削減への積極的なチャレンジが求められるようになりました。携帯機器など、ごく一部のバッテリー駆動製品のみに適用されていたマルチVDDや電源遮断の設計検証技法は、今や据え置き型機器のデバイスにも積極的に採用される傾向にあります。Validatorは、最先端のプロセス・ノードでインデザイン・フィジカル検証を行うために開発されたDRC/LVSサインオフ・ツールです。Compilerと緊密に統合されており、サインオフに必要な検証を設計環境内で行うことにより、生産性を向上し、トータルな設計期間を短縮します。Validatorは、スマートな負荷分散を行うスケジューラ機能でCPU分散処理による処理速度の直線的な向上を実現し、特定DRCエラーやECO部分だけをインクリメンタル機能で短時間で検証します。サインオフ品質のタイミングドリブン・メタルフィルを挿入することにより、最終工程のイタレーションを劇的に削減します。Validatorの全貌をご紹介いたします。32nm以降のテクノロジに向けてS-Lithoを用いた高精度なRET考慮と大幅なTAT削減を同時に実現する必要性が叫ばれています。Technology(PPT)を2008年に導入しました。LRC)/MDP(PCX)の基本機能およびアップデート情報をご説明いたします。Designerは、Layout/Schematic/Simulation/Verificationを統合したカスタム設計開発環境をご提供いたします。使用するデータベースは、ファウンドリが提供しているiPDKを使用できます。センター(STARC)様と共同で、次世代カスタム設計環境に対応したPDKのプロトタイプの開発/評価を行っています。Designerの最新バージョンの機能について、また最新SPICEソリューションについてご紹介いたします。近年の、製造プロセスの微細化による論理ゲートや配線のばらつきと、低電圧・高速化による設計マージン減少に伴い、解析コーナー数の増加と検証TATの増大が問題となっています。した背景や、ユーザー様の設計・解析環境を考慮し、PrimeTimeは、2008年にマルチコア解析を、2009年にはマルチスレッド解析機能をリリースしました。タイミングECOの機能をネイティブ化し、解析精度向上に加え使い勝手の向上を実現しています。本セミナーでは2008年、2009年のバージョンアップ機能の中から、パフォーマンス改善とタイミングECOを中心にご紹介いたします。SystemVerilogベースの検証メソドロジをわかりやすく説明いたします。SystemVerilogを利用した制約付きランダム手法、アサーション手法、カバレッジ・ドリブン手法をご紹介し、導入に必要な要素技術の修得手段や導入ステップ、その適用効果についてご説明いたします。SystemVerilog検証メソドロジを初めて適用したい方、さらに深く修得したい方にも必見のセッションです。65nm/90nm以降の先端プロセスにおける電源ノイズの影響の深刻化に伴い、電源ネットワーク解析が重要となっています。設計期間の短縮化を図るために、設計フローのあらゆる段階で、電源ネットワークを容易に解析/改修が可能なソリューションが求められています。本セミナーでは、シノプシスが提供する電源ネットワーク解析ツールPrimeRailと、これらの諸問題に対応した包括的な電源ネットワーク・ソリューション「インデザイン・レール解析」をご紹介いたします。現在、ASIC開発やソフトウエア開発におけるプロトタイピングの重要性が再び高まっています。再利用性に富んだ汎用プロトタイプボードの活用が進み、製品開発の効率化に大きな役割を果たすようになってきました。大規模高速プロトタイプボード、その性能を最大まで引出すソフトウェアを含め、今求められるプロトタイピングを可能とする現実的なフローをご紹介いたします。Systemは、テープアウト実績の豊富なRTL-to-GDSII設計フローと、GUIで視覚化されたプロジェクト管理環境、予め検証済みのファウンドリ・データを自動構成するサブ・システムが統合されたチップ・インプリメンテーション環境です。Galaxyデザイン・プラットフォームを構成するツールの利点を最大に引き出し、業界で最も包括的かつ高度に自動化/統合された製造工程直結のSoC開発プラットフォームをご紹介いたします。今後の経済回復に向けて、半導体業界では徹底した効率追及とコスト低減が求められますが、それに対するシノプシスの回答がこのソリューションです。設計者、プロジェクト管理者ともに必見です。32/28nmの時代を迎え、SoCデザインはますます大規模化、複雑化を極めています。Compilerは、Galaxyデザイン・プラットフォームの中核を成す配置配線ツールとして、32/28nmを含む数多くの先進デザインにすでに採用されています。Compilerの最新技術についてご紹介いたします。