PHYをはじめI/Oリングを構成するIPを全て揃えているのが同社の特徴である。中でも「LiquidPHYTM」は業界最小クラスの高密度且つ高性能なDDR2/3をはじめ、先端プロセスでシリコン実績もある各種物理層(PHY)をサポートする。単体IPの提供と合わせ、効率的かつ合理的なI/Oリングを実現できるLSI設計環境も提供している。IPは下地となるIOセル回路を共通化したテンプレートドリブンアーキテクチャを採用。これによりメタル層の変更で各種IOを再構築できるようになっている。このため,決まったI/Oリングの領域の中に,ほとんどのIPを実装できる。Transistor構造、IO部向けテンプレートドリブンアーキテクチャを採用することで各種IO、スタセル、メモリー、アナログマクロ等をメタル層の変更のみで構築できる。ASICと同等以上で短期間且つ低コストを実現。NN4.7以上で動作確認を行っております。