■出展物紹介メンター・グラフィックスは、常に進化を続ける半導体テクノロジと、それを取り巻く様々な設計開発環境に対応するソリューションを提供しています。Designを軸に、プレゼンテーションやデモンストレーションでそのソリューションをご紹介します。TesterであるT3Sterのご紹介も行います。メンター・グラフィックスブースにお立ち寄りください。FloTHERM.PCBの3つのプロダクトで構成される電子機器設計者のための熱設計支援ツールです。これらを有効に組み合わせて使うことで、設計の早期に潜在的な熱問題を同時に発見・対策することが可能になり、開発スピードアップおよびコストダウンを実現します。IC設計が65nmや45nm世代に入り、より高精度かつ広範囲なデバイス・モデル並びに配線モデルに対するニーズが重要度を増しつつあります。タイミング、パワー、ノイズ、リーク電流等に対する高精度なシミュレーションは、ロバストなシリコンモデル無しでは達成できません。xRC製品群を用いたシリコン・モデリング・フローの最新動向をご紹介します。最新テクノロジであるパワー・インテグリティ・シミュレーションを中心に、DDR2/3、SERDES時代に必要なPI/SIシミュレーション技術とその応用方法を、デモを交えてご紹介します。45nmおよび32nmにおけるデジタルICのフィジカル・インプリメンテーションでは、次の4つの重要な技術課題に対するソリューションが求められています。このセミナーでは、最先端プロセスで直面するこれらの技術課題に対応するOlympus-SoCのソリューションをご説明します。近年の液浸露光技術やCMP技術の発達により微細パターンのシリコン転写精度が向上した反面、わずかなプロセスばらつきによってチップの歩留まりに大きな影響を与えるシステマティック起因の影響が無視できなくなっています。DFMツール群を用いた歩留まり向上支援ソリューションをご紹介します。45nmおよび32nmにおけるデジタルICのフィジカル・インプリメンテーションでは、次の4つの重要な技術課題に対するソリューションが求められています。このセミナーでは、最先端プロセスで直面するこれらの技術課題に対応するOlympus-SoCのソリューションをご説明します。アナログ・ミックスシグナル・チップのトップレベル検証TATを短縮するために、アナログ・ビヘイビア・モデルを効率的に活用するのが、メンター・グラフィックスの提唱するチェッカーボード検証となります。本セミナーでは、モデリング対象となるブロックの策定から実際のモデリング方法、それをAMSシミュレータで運用するまでを、汎用的なアプリーケーションをベースにご紹介します。実プロジェクトへの適用が着実に広まっています。それは柔軟性、再利用性の高さ、そしてシミュレータに依存しない点が評価されているからです。(SystemVerilog)の堅牢なサポート、ユニークなデバッグ機能によって検証の生産性はさらに高まります。このセッションではOVMの最新情報およびQuestaの優れた性能、操作性についてご紹介します。徐々に浸透しつつあるFormal/CDC検証手法。一般的にはなっていない検証手法。今回のセミナーでは、Formal/CDC検証手法の良さを再認識していただくため、0-In最新バージョンの機能説明などを交えながら優しく判りやすい内容をお届けします。65nm、45nm、さらに32nmと進化を続ける半導体プロセスの微細化に伴い、故障発生メカニズムも変化しています。これによりテストに求められる品質もますます厳しさを増しています。一方で、プロセスの微細化は、チップの歩留まりにも大きなインパクトを与えており、歩留まり向上の観点からテストへの期待も大きくなっています。歩留まり改善を効率化するには、ATEから得られる不良チップ情報を統計的に解析し、ウエハ上のどこでどのような不良が発生しているかを特定することが肝要です。このセミナーでは、テスト品質の向上、そして歩留まり改善の両方を支援する、メンター・グラフィックスのDFTソリューションをご紹介します。TLM2.0が標準化され、IPのインターオペラビリティが高まっています。これにより、各社のIPを自社のモデルと自由に組合わせ、システムレベルの仕様検討やアーキテクチャ探索ができる時代がやって来ました。2.0仕様のモデルをゼロから作るためには、様々な技術を要求され、一部の設計者しか実行できません。このセミナーでは、TLM2.0を誰でも設計できる手法、システムの構築や解析の手法、および業界唯一の既存RTLから消費電力/タイミング情報をTLMへバックアノテートし、高精度TLMを作る手法をご紹介します。民生用ビデオに代表される画像処理向けアプリケーションでは、デザインが複雑になり従来のRTL設計では限界がきています。この分野に携わる設計現場では、高い生産性を生み出す高位合成の技術の適応が急務かつチャレンジでもあります。Synthesisを使って、アルゴリズムのデザインから実装、検証の加速に寄与できるかをご解説します。アルゴリズム記述から直接JPEGエンコーダを実装する事例を基に、様々なASICテクノロジへの実装面積/性能/電力のトレードオフ解析例も併せてご紹介します。最新テクノロジであるパワー・インテグリティ・シミュレーションを中心に、DDR2/3、SERDES時代に必要なPI/SIシミュレーション技術とその応用方法を、デモを交えてご紹介します。T3Sterは、2008年8月にメンターグラフィックスが買収した旧Flomericsの製品で、パッケージ内部の素材の熱抵抗・容量を非破壊で測定できる装置です。これまで、パッケージ内部の熱測定で困難であった諸問題を一気に解決することができます。NN4.7以上で動作確認を行っております。