Estou tentando encaminhar uma placa que é essencialmente uma fuga para o MCU LPC23xx / LPC17xx. Eu nunca encaminhei nada parecido com essa complexidade antes e tenho algumas áreas de preocupação. Sei que um PCB de quatro camadas seria ideal, mas sou um hobby, e transformá-lo em uma placa de quatro camadas tornaria isso tão caro quanto as opções disponíveis comercialmente. Baseei meu design em duas placas comerciais de duas camadas comprovadas, por isso sei que é possível fazer isso funcionar. Primeiro, esta é a placa mais roteada (ignore todas as máquinas USB à direita, eu nem decidi com certeza se deve incluí-la) (também sei que a serigrafia é horrível, ainda não resolvi isso ainda ):
1) Uma área de preocupação que tenho é o comprimento dos traços entre o MCU e os cristais (um é para o RTC, o outro é para o MCU). Eles não são mais do que qualquer uma das placas em que baseei meu design, mas gostaria de um pouco de validação.
2) Outra preocupação que tenho é a dissociação. Eu sei que, em geral, não existe muita dissociação, mas neste caso, estou com pouco espaço, por isso não desacoplei TODOS os pares VCC / GND (há muito!). Ambas as placas em que baseei meu design têm apenas 2 capas de desacoplamento e eu tenho três, por isso posso ser bom lá. Devo trabalhar para obter pelo menos mais um ou dois?
3) Eu trabalhei bastante para fornecer um plano de terra quase ininterrupto na camada inferior. Ele está quebrado apenas em alguns pontos, um para os orifícios de passagem (que eu acho que deveriam ser de fato) em um dos cristais, e o outro é o caminho mais amplo do VCC para o MCU. Meu plano de terra é sólido o suficiente?
4) A distribuição de energia foi um problema específico para mim ( veja minha pergunta anterior aqui ). No final, escolhi colocar um preenchimento grande sob o MCU e conectá-lo ao pino do VCC com um grande rastro. Essa é uma estratégia aceitável para distribuição de energia? Se eu estivesse trabalhando com uma placa de 4 camadas, usaria uma camada inteira para o VCC, mas quero ficar com 2 camadas por razões de custo.
No geral, como eu fiz aqui? É provável que isso seja inicializado ou devo voltar à prancheta?
+1, ótima pergunta. Estou ansioso pelas respostas eu mesmo.
Uma observação: existe muita dissociação. Se você jogar bonés por todo o lado, a corrente de irrupção necessária ao ligar sua prancha também aumentará. Se ficar alto demais, talvez você não consiga fornecê-lo e o comportamento do seu painel mudará.
@AngryEE Presumo que você nunca se preocupe com esse tipo de problema apenas seguindo a regra "um limite de desacoplamento por par VSS / VCC"?
1) Os cristais não devem ser roteados dessa maneira. Os traços devem ser mais curtos e o mais simétricos possível. Você deve conectar os capacitores ao GND em um único ponto, para não captar nenhum ruído da placa de aterramento. Isto é especialmente importante para o cristal RTC. Com o roteamento atual, você pode ter problemas com o início / falha da geração, se tiver azar.
2) Confira minha placa de camada única para o ARM: http://hackaday.com/2011/08/03/an-arm-dev-board-you-can-make-at-home/ - até esse pesadelo funciona (apenas 1 tampa de desacoplamento). Definitivamente, o que você tem aqui funcionará. Você pode adicionar algumas tampas extras (como cerâmica eletrolítica de 25uF + 2,2uF) na parte traseira da placa, você tem muito espaço lá e VCC e GND juntos. A única coisa que eu não gosto é de traços finos nos seus bonés. Eles devem ser o mais amplo possível. No meu projeto, o único capacitor era conectado por traços de 2 mm de largura.
Além disso, observe C5: você pode movê-lo um pouco para a direita, mover-se para mais perto da tampa e conectá-lo a uma faixa larga curta. Quando você via está sob o chip, você não pode ter faixas largas. Mesmo para C6 e C7.
Além disso, se você for fabricar isso em casa, terá problemas para criar vias sob os chips QFP.
3) A placa de massa é mais que suficiente. Não há muita necessidade de ter um plano de aterramento sólido, exceto um quadrado embaixo do chip, onde todas as capas de desacoplamento estão conectadas, isso não ajudará muito com o ruído do solo. A placa de aterramento é necessária para impedância controlada, o que não é importante no seu caso. Mas sua conexão GND aos contatos deve ser a mais ampla possível. Esta é a regra geral: as redes VCC e GND devem ter faixas largas.
4) Sim, isso é perfeitamente aceitável para ARMs de baixa velocidade.
No meu caso, eu nem tinha o verso e ainda estava funcionando ;-) A única coisa a melhorar se você estiver fabricando em uma fábrica é ter um pequeno quadrado VCC na camada inferior no meio do chip e conectar até o topo usando 4-9 vias em vez de 1. Para aviões VCC e GND, você sempre precisa ter o mínimo possível de resistências e indutâncias, para que as tampas possam filtrar o ruído com mais facilidade => você precisa de faixas mais largas e curtas e de vias paralelas . Mas neste design específico, não é um requisito.
Portanto, ele funcionará agora mesmo sem modificações. Após as alterações mencionadas, será perfeito.
Obrigado pela informação! Estou planejando fabricar essa placa, já que ela é pequena o suficiente para que algo como o DorkbotPDX possa fazer isso praticamente por nada. O LPC23xx é de 72 MHz e o LPC17xx é de 100 MHz. Quando você diz ARM de baixa velocidade, está incluindo até o LPC17xx?
Sim, eu acho que essa é a borda de 'baixa velocidade' :-)
Eu concordaria em redirecionar a tampa; traços sobre o plano de aterrissagem quebrado podem ser uma preocupação da EMI (em frequências mais altas), mas se for apenas um hobby, eu não me preocuparia.