Bits internos e bits externos. Barramentos. Processadores Atuais. Conceitos Básicos Microprocessadores. Sumário. Introdução. - PDF Download grátis
Download "Bits internos e bits externos. Barramentos. Processadores Atuais. Conceitos Básicos Microprocessadores. Sumário. Introdução."
Sílvia Maria Affonso Lameira
1 Processadores Atuais Eduardo Amaral Sumário Introdução Conceitos Básicos Microprocessadores Barramentos Bits internos e bits externos Clock interno e clock externo Memória cache Co-processador aritmético Processadores com dois ou mais núcleos Referências e sites relacionados Introdução Existem dois modelos de computação usados em processadores: CISC (em inglês: Complex Instruction Set Computing, Computador com um Conjunto Complexo de Instruções) possui um grande conjunto de instruções; processadores Intel e AMD. Conceitos Básicos Microprocessadores RISC (em inglês: Reduced Instruction Set Computing, Computador com um Conjunto Reduzido de Instruções) possui um conjunto pequeno de instruções (tipicamente algumas dezenas) implementadas diretamente em hardware; processadores da Apple, Motorola, IBM e SUN. Lei de Moore Barramentos Bits internos e bits externos Barramento: Conjunto de conexões elétricas/lógicas paralelas que permite a transmissão de dados, endereços e sinais de controle entre os diversos módulos funcionais do computador. Bits internos Quantidade de bits que os processadores são capazes de processar por vez. Bits externos Quantidade de bits que podem ser transmitidos ao mesmo tempo; Especial atenção ao barramento de dados. 1
2 Clock Interno e Clock Externo Memória cache Clock Interno Número de instruções que podem ser executadas a cada segundo; Medido em Hz; Indica a freqüência na qual o processador trabalha. Clock Externo Indica a freqüência de trabalho do barramento. Frequência de comunicação com a placa mãe. Um tipo rápido de memória (SRAM - Static RAM) que serve para armazenar os dados mais frequentemente usados pelo processador, evitando na maioria das vezes que ele tenha que recorrer a uma memória mais lenta (DRAM -Dynamic RAM). Dividido em níveis: Cache L1 (Level 1) Cache L2 (Level 2) Cache L3 (Level 3) Co-processador aritmético A função do coprocessador aritmético é auxiliar o processador principal no cálculo funções complexas, como: Seno; Coseno; Tangente; etc. Unidade de cálculo de números reais. Cada vez mais utilizadas, principalmente em programas de CAD, planilhas, jogos com gráficos tridimensionais e de processamento de imagens em geral bits internos e externos bits internos e 8 bits externos bits internos 16 bits externos (SX) e 32 bits externos (DX) Co-processador externo Vários fabricantes bits internos e externos Co-processador integrado (DX). Sem co-processador (SX). 8 KB de cache interno Pentium 32 bits internos e 64 bits externos 16 KB de cache interno pipeline para números inteiros de 5 estágios. Pentium MMX 57 microinstruções para tratar com multimídia 32 KB de cache interno Pentium II Execução especulativa (Pentium PRO) Instruções MMX 32 KB de Cache L1 (no núcleo) 256 KB de Cache L2 (na borda) Pipelines de 10 estágios. Celeron (PII) Sem cache L2 Pentium III 70 novas microinstruções (incluindo as instruções SSE) 256 ou 512 KB de Cache L2 (no núcleo) Pentium 4 Pipelines de 20, 21 e 31 estágios ( hyper pipeline ) Barramento do sistema Net Burst de 400 MHz Instruções SSE2 (Streaming SIMD Extensions 2) novas instruções 512 a 2 MB de Cache L2 Tecnologia Hyper-Threading Extreme Edition - Cache L3 EM64T x AMD64 (Athlon 64) Tecnologia Hyper-Threading 2
3 Processadores com dois ou mais Justificativa: dificuldade no aumento do clock interno quanto mais megahertz um processador tiver, mais calor ele gerará (dissipação de energia). Baseados em máquinas CMP (Chip Multiprocessor). CMP é um multiprocessamento simétrico (SMP) implementado em um único chip. Uso de vários processadores em um mesmo encapsulamento, compartilhando ou não a cache de nível 2 ou 3. Processadores com dois ou mais Processadores com dois ou mais Existem duas formas de se fabricar processadores de múltiplos núcleos: multi-chip cada núcleo é cortado de diferentes partes do waffer e então são colocados juntos dentro de um mesmo encapsulamento. DDR A A North North -X Express DDR B B - - Túnel Túnel HT HT -X Express monolítica os núcleos já são fabricados em apenas um único chip. IDE, FDC, USB, Etc. South South IDE, FDC, USB, Etc. I/O I/O Hub Hub Exemplo: Core2 Exemplo: Athlon64 X2 3
4 Celeron e Pentium Celeron Dual Core FSB 800 MHz L2 512 KB a 1 MB compartilhado Instruções SSE3 Pentium Dual Core Tecnologia Intel SpeedStep FSB 800 a 1066 MHz L2 1 MB a 2 MB compartilhado Instruções SSE3 i3 e i5 2 núcleos (i3 e i5) e 4 núcleos (somente i5) Tecnologia Hyper-Threading Cache L1 de 64KB, L2 de 256 KB, L3 de 4 MB (i3) e L3 de 8 MB (somente i5) Dois canais de memória DDR3 de 1333/1066 MHz chipset de vídeo integrado ao processador Turbo Boost (overclock) somente no i5 DMI - Direct Media Interface (baseado no express), 2,5 GT/s - número de transferências por segundo (16 bits) Instruções SSE4.2 i7 i7 4 núcleos ou 6 núcleos (Extreme Edition) Tecnologia Hyper-Threading Cache L1 de 64KB, L2 de 256 KB e L3 de 8 MB ou de 12 MB (Extreme Edition) Três canais de memória DDR3 de 1066 MHz Turbo Boost (overclock) Barramento melhorado (QPI - QuickPath Interconect) 4,8 GT/s ou 6,4 GT/s) Instruções SSE4.2 Sempron e Athlon 64 Athlon X2 e Athlon II X2/X4 Single-core Tecnologia AMD KB de cache L1 256KB, 512 KB ou 1 MB(somente Athlon 64) de cache L2; Tecnologia HyperTransport: HT800 ou HT1000(somente Athlon 64) Controlador de memória DDR2 (no Sempron somente em alguns modelos) Instruções SSE3 4
5 Phenom X3 e X4 Phenom II X3 e X4 Cache L3 compartilhado (ou 6 MB ou 4MB) 512K de cache L2 por núcleo Modelos que suportam DDR2 e modelos que suportam DDR3 Um link de 16 bits com até 4000MT/s. Até 8,0 GB/s HyperTransport I/O de largura de banda; Até 16 GB / s em modo HyperTransport Generation 3.0 Instruções SSE4 Fabricação em 45 nm Arquitetura multicore Questionário Há alguma relação entre as antigas arquiteturas de processadores e as novas? Qual? O que melhor determina a escolha de um processador? É possível tentar prever algumas modificações futuras nos processadores? Quais? Referências e sites relacionados MORIMOTO, C. E. Hardware, o Guia Definitivo. São Paulo: GDH Press e Sul Editores, TANENBAUM, A. S. Organização Estruturada de Computadores. São Paulo: Prentice-Hall, TORRES, G. Hardware Curso Completo. 4 ed. São Paulo: Axcel Books, Intel Corporation. Disponível em Advanced Micro Devices, Inc. Disponível em 5