Como as linhas de cruzamento são implementadas nos microchips?
Eu sempre imaginei que a fabricação de microchips fotolitográficos fosse um processo de criação de camada 2D sem camadas, criando assim um problema topológico para circuitos quando você tiver alguns ou , o que certamente seria o caso de qualquer não trivial Projeto.K3 , 3K3,3K5K5
E existem documentos por aí falando sobre a produção de chips "3D" com várias camadas para economizar espaço, aumentando assim a confusão.
Sim, isso é triste, mas foi o que aprendi na escola, um monte de enigmas misteriosos. Não é de admirar que as pessoas comecem a teorias da conspiração sobre alienígenas nos fornecendo essas tecnologias.
Então, como podemos construir processadores e chips complexos usando apenas uma topologia 2D?
Mais imagens das camadas de metal . FWIW, fomos ensinados sobre várias camadas de metal, e minha especialização nem era em eletrônica.
Acontece que não são camadas, mas as pessoas às vezes ignorar aqueles quando se fala sobre como um microchip funciona.
O processo que introduz as camadas é chamado Back end of line, ou BEOL .
Crie a camada de chip 2D usando fotolitografia
Aplique uma camada isolante
Faça furos nessa camada
Aplique uma camada condutora, preenchendo também os orifícios criados e crie caminhos ou interconexões de circuitos
Repita essas etapas sempre que necessário e seu processo de fabricação e talvez outras considerações, como o design térmico, permitam
"Ou como desmontar um gato para ver como ele pode estar vivo." : D
— Doombot
Considere remover a irritação da sua resposta. Seria melhor sem a irreverência. No meu curso, nós definitivamente cobrimos como os chips são fabricados, sua experiência é claramente diferente.
Sempre houve pelo menos duas camadas condutoras nos chips que podem ser usadas para rotear sinais - o próprio silício e pelo menos uma camada de metal.
Nos primeiros processos de fabricação que possuíam apenas uma camada de metal, "jumpers" que permitem a passagem de sinais podem ser criados difundindo ou implantando um caminho condutor no silício a granel ou criando um caminho no "poli" (silício policristalino) ) que foi usada para os portões MOSFET em alguns processos. Vias (orifícios) na camada isolante de óxido de silício permitiram que a corrente flua entre as camadas, quando necessário.
Os chips modernos, especialmente os chips lógicos de alta densidade e alto desempenho, têm muitas camadas de metal e óxido - 6 ou 8 ou mais, semelhantes a um PCB de várias camadas.
Aqui está o SEM (Scanning electron micrograp) mostrando uma seção transversal na largura de dois transistores.
As etiquetas no lado direito são função / posição na pilha. Etiquetas no lado esquerdo são materiais.
A estrutura vertical preta que conecta o portão à 1ª camada de metal é chamada de contato. É composto por uma camada de semente de titânio, uma camada de barreira A TiN e um tampão de tungstênio.
Via's entre camadas entre M!, M2, M3 e M4 não são mostrados.
Como bônus, há algo muito incomum nessa estrutura. qualquer um pode dizer o que é? responder nos comentários.
Bem, o isolamento de valas pode ser considerado muito incomum para alguns de nós. Outros, provavelmente não :-P
— user49628 3/04
Nota para quem procura: essa é uma tecnologia de fabricação bastante antiga - provavelmente entre 10 e 15 anos. Os plugues de metal e alumínio de tungstênio não são usados ​​na maioria das novas fabricas há anos. Em um processo atual, espere ver cobre nas camadas de metal e nas conexões entre camadas.
@JerryCoffin que está correto
@JerryCoffin A transição ocorreu em torno do nó de 130 nm e variou de acordo com a empresa / processo. Dito isto, ainda existem algumas fábricas executando esses processos para MEMs, sensores, automotivo e alta tensão. Portanto, não está desatualizado. Apenas não é o que é usado para SOC, processadores e memória.