Por que o estado S = 1, R = 1 é proibido no flip-flop RS?
Me deparei com o flip flop RS e tentei implementá-lo em um simulador e usando portas lógicas reais. Mas ainda não tenho certeza se entendi corretamente o caso instável ou proibido S = 1, R = 1 no flip-flop. Alguém pode me dizer o que exatamente é isso?
A propósito, usei o NAND Gates de 2 entradas para implementar o flip-flop. Qual é a diferença entre o flip flop NAND gate e o NOR gate flip flop?
— Mohammed Fawzan
Suponha portas lógicas ideais (sem atraso de propagação) como este (imagem da wikipedia ):
Sabemos que a saída da porta NOR é 1 se e somente se ambas as entradas forem 0; e 0 caso contrário.
Quando S = 1, Q = 1 e, portanto, ; quando R = 1, Q = 0 e . ˉ Q =1Q¯= 0Q¯=0Q¯= 1Q¯=1
Mas se você definir R e S como 1, temos Q = 0 e ao mesmo tempo. Isso contradiz a relação . No mundo real, um dos portões alcançará o estado 1 primeiro e o resultado será imprevisível.Q= ˉ QQ¯= 0Q¯=0Q = Q¯Q=Q¯
Para o flip-flop RS baseado em NAND, o mesmo pode ser mostrado quando R = S = 0, escrevendo as equações lógicas apropriadamente.
Por que um portão alcançaria o estado 1 no mundo real? Ainda seria proibido se não nos importássemos com a relação Q =! Q?
— Bilow 8/17
Eletricamente, Q e Qbar podem ser zero simultaneamente. Isso viola o propósito lógico de ter ambas as saídas e torná-las desiguais, mas não é realmente uma contradição no que diz respeito aos portões da NOR.
Afirmar Ssignifica 'definir a saída para 1'. Afirmar Rsignifica 'definir a saída para 0'. Dizer ao flop para dirigir simultaneamente para 0 e 1 ao mesmo tempo não faz sentido, e é por isso que é proibido.
Ter as duas entradas altas coloca dois problemas:
As saídas Q e / Q serão baixas, mas a lógica a jusante pode esperar que / Q seja sempre o oposto de Q. Dependendo da lógica a jusante, o fato de Q e / Q ficarem baixas pode ou não representar uma problema real, mas é algo que deve ser lembrado.
Quando a primeira entrada a ficar baixa o faz, se a outra entrada não permanecer alta até os efeitos da primeira alteração percorrerem o circuito, o comportamento do circuito não será bem definido até que pelo menos uma das entradas seja alto novamente.
A maneira mais simples de evitar o segundo problema descrito acima é nunca fazer com que ambas as entradas subam alto simultaneamente ou por intervalos sobrepostos.