Processador ( CPU ) E/S. Memória. Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento - PDF Download grátis
Download "Processador ( CPU ) E/S. Memória. Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento"
Branca Flor Aquino Capistrano
1 1 Processadores Computador Processador ( CPU ) Memória E/S Sistema composto por Processador, Memória e dispositivos de E/S, interligados por um barramento 2
2 Pastilha 3 Processadores (CPU,, Microcontroladores) 4
3 Processadores Definições Processador Cérebro dos computadores, composto pela Unidade de Controle, Unidade(s) de Operação(ões) e Registradores. CPU - Unidade Central de Processamento 5 Processadores Componentes UC (Unidade de Controle) Busca de instruções Determina a instrução Controla o processador ULA (Unidade Lógica e Aritmética) Operações Aritméticas: soma, subtração Operações Booleanas: and, or, not Registradores Armazenar resultados temporários Armazenar informações de controle PC (Program Counter) IR (Instruction Register) A (Accumulator) 6
4 Processadores Processador +1 PC Dados RD Banco de Regs IR Endereço RE ULA UC A Controle 7 Processadores Fluxo de Dados 8
5 Processadores Ciclo de Execução 1. Busca a próxima instrução da memória p/ o registrador de instrução (IR); 2. Atualiza o contador de programa (PC) p/ que ele aponte p/ a instrução seguinte; 3. Determina o tipo da instrução; 4. Se a instrução usa dados da memória, determina onde eles estão; 5. Busca os dados, se houver algum, p/ registradores internos da CPU; 6. Executa a instrução; 7. Armazena os resultados nos locais apropriados; 8. Volta ao passo (1) p/ iniciar a execução da próxima instrução. 9 Processadores Ciclo de Execução 10
6 Processadores Exemplo de Execução 11 Histórico 1971 (abril) - Intel o primeiro processador (microprocessador); 4 bits; 0,108MHz; 2300 Transistores; 640bytes 12
7 Cronologia ( ) 13 Cronologia ( ) 14
8 Cronologia ( ) 15 Cronologia ( ) 16
9 Anos Anos 80 18
10 Anos Tipos Processadores contidos em um único encapsulamento (chip). Ex: Pentium, PowerPC Microcontroladores Processadores com recursos adicionais embutidos como E/S, memória, interrupção. Ex: 8051, PIC 20
12 Arquitetura dos Processadores CISC Complex Instruction Set Computer (80486, 68000) RISC Reduced Instruction Set Computer (PowerPC, Pentium*, MIPS) VLIW Very Large Instruction Word (DSP, Crusoe) EPIC Explicity Parallel Instruction Computing (Itanium) 23 Processadores Arquiteturas CISC São processadores que tem um conjunto de instruções complexas e que requerem vários Ciclos de Máquina para serem executadas. RISC São processadores que tem um conjunto de instruções reduzido, pois somente são permitidas as instruções que possam ser executadas em um ciclo de máquina. VLIW São processadores que podem executar várias instruções simultâneamente em suas unidades funcionais. Esta arquitetura se caracteriza por executar gabarito de instruções. 24
13 Processadores Características CISC RISC VLIW Instruções Instruções complexas consumindo múltiplos ciclos de máquina Instruções simples gastando um ciclo de máquina Idem RISC Tamanho das Instruções Variável Mesmo tamanho Mesmo tamanho (Gabarito) Referência à Memória Qualquer instrução pode referenciar a memória Apenas instruções loads/stores referenciam a memória Idem RISC Pipeline Não tem pipeline, ou tem pouco Altamente pipeline Grande Capacidade Microcódigo Instruções são interpretadas pelo microprograma Instruções são executadas diretamente pelo hardware, sem a necessidade do interpretador Idem RISC Modos de Endereçamento Muitas instruções e muitos modos de endereçamento Poucas instruções e também poucos modos de endereçamento: Direto Via Registrador Idem RISC Complexidade A complexidade está embutida no microprograma A complexidade do sistema está no compilador A grande carga de trabalho para montar o gabarito é para o compilador Registradores Unidade de Load/Store Conjunto único de registradores Não tem, pois todas as instruções podem acessar a memória Múltiplos conjuntos de registradores Unidade de Branch Não tem este recurso Sim Sim Sim Idem RISC Sim Cache Não tem cache L1 e poucos tem L2 L1 Dados/Instruções L2 Dados L3 - Dados Paralelismo Nenhum Sim, depende das unidades internas Idem RISC Sim, depende do gabarito 25 Processadores Desempenho Tempo CPU = IC x CPI x Período do Clock Período do Clock: Component Technology and Hardware Organization CPI(Clocks per Instruction): Hardware Organization and Instruction Set Architecture IC(Instruction Count): Instruction Set Architecture and Compiler O desempenho da CPU depende destes três fatores, e podem ser melhorado pela redução de um ou mais destes fatores 26
14 Desempenho RISC x CISC 27 Processadores Evolução do Desempenho 1000 CPU %/year 10 35%/year 7%/year DRAM
15 Aplicações Computadores Pessoais Servidores Estações de Trabalho Multiprocessadores Sistemas embarcados (equipamentos) 29 Tamanho da Pastilha 30
16 Pentium 4 31 Nº de Transistores 32
17 Aquecimento 33 Recursos Tecnológicos Unidade de Inteiro Unidade de Ponto Flutuante Unidade de Branch Memória Cache Load/Store MMU (Manager Memory Unit) Unidade de Despacho Pipeline/Superescalar Execução Out-of-Order 34
18 Hyper Threading 35 Code Morphing 36
19 Itanium - 64bits EPIC/CISC Athlon - 32bits CISC Power4-64bits RISC TMS 320C8x - Multiprocessador 32bits DSP Alpha bits SMT PowerPC G4-32bits RISC UltraSPARC III - 64bits RISC R bits RISC 37 M3-32bits CISC ST PC - 32bits CISC SH bits RISC VR bits RISC Sparc64GP - 64bits RISC PA bits RISC Crusoe TM bits VLIW 38
20 Software Firmware Sistema Operacional Aplicativos >>>>> ISA (Instruction Set Architecture) <<<<< 39 Compiladores Elemento-chave para a obtenção do desempenho Fonte >>>>> Executável 40
21 Tendências Futuras CPI 100 MIPS Superscalar Scalar RISC Superpipelined VLIW Superscalar RISC Vector Supercomputer MHz 41 Futuro dos Processadores Multiprocessadores Processadores com mais recursos embutidos Maior velocidade Redução do consumo 42