O CPU contém a implementação standard da arquitetura do MIPS32 com cinco estágios de pipeline. O módulo Cop0-MEC é um coprocessador responsável por manipular e efetuar a gestão da memória, exceções e interrupções, enquanto o módulo Cop2-OSC é responsável por implementar as funcionalidades do kernel de um RTOS.