Você está em: Produção Bibliográfica > Dissertações > 2007: 8 dissertações > ANÁLISE E SÍNTESE DE UM ALGORITMO "PHASE-LOCKED-LOOP" ROBUSTO PARA ESTIMAÇÃO DE AMPLITUDE, FASE E FREQÜÊNCIA DE SINAIS ELÉTRICOS.
A crescente demanda pelos consumidores por índices de qualidade de energia cada vez mais elevados e a recente desregulamentação do setor elétrico, vem exigindo uma demanda cada vez maior pelo monitorameanto da qualidade de energia elétrica pelas concessionárias de uma maneira descentralizada. Aliado a esse fato, a alta proliferação de cargas não lineares conectadas à rede elétrica, entre outros, têm tornado a estimação de parâmetros dos sinais elétricos da rede uma tarefa cada vez mais desafiadora. Assim, o desenvolvimento de algoritmos de estimação eficientes e com baixa complexidade computacional, ou passíveis de implementação em sistemas (hardwares) de baixo custo, têm-se tornado uma prerrogativa importante.
Nesse escopo, essa dissertação apresenta a descrição de uma malha de PLL (Phase-Locked-Loop) robusta (ER-QPLL), capaz de estimar os parâmetros (fase, freqüência e amplitude) da componente fundamental de um sinal de entrada qualquer. O desenvolvimento da estrutura baseou-se no aprimoramento de uma malha de PLL do tipo quadratura (QPLL), que estima os parâmetros da componente fundamental de um sinal de entrada através da aquisição das suas componentes em fase e em quadratura. As modificações da malha foram a introdução de um filtro notch adaptativo em sua entrada e a implementação de toda a estrutura utilizando o operador delta, relacionado à Transformada Gama. A introdução do filtro notch adaptativo na entrada da malha garante uma significativa melhoria na relação SNR do sinal de entrada, sem prejudicar demasiadamente a resposta dinâmica da estrutura. A característica adaptativa do filtro garante uma performance satisfatória da malha para sinais de entrada com parâmetros variantes no tempo. A implementação da malha utilizando o operador delta assegura uma performance ideal quando a mesma é implementada em sistemas de precisão limitada de, no mínimo, 16 bits. De acordo com os resultados demonstrados nesse trabalho, a performance da malha é satisfatória mesmo ao se utilizar altas taxas de amostragem relativas à freqüência de operação da malha. Finalmente, foi proposta uma implementação da malha em um microprocessador (DSP) da família TMS320, o que comprova a viabilidade de implementação da mesma em sistemas (hardware) de ponto fixo.